KR910003020B1 - 자기디스크장치의 기입보상회로 - Google Patents

자기디스크장치의 기입보상회로 Download PDF

Info

Publication number
KR910003020B1
KR910003020B1 KR1019870009031A KR870009031A KR910003020B1 KR 910003020 B1 KR910003020 B1 KR 910003020B1 KR 1019870009031 A KR1019870009031 A KR 1019870009031A KR 870009031 A KR870009031 A KR 870009031A KR 910003020 B1 KR910003020 B1 KR 910003020B1
Authority
KR
South Korea
Prior art keywords
write
data
write compensation
compensation information
signal
Prior art date
Application number
KR1019870009031A
Other languages
English (en)
Other versions
KR880003316A (ko
Inventor
야스이찌 하시모토
Original Assignee
가부시기가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이찌 filed Critical 가부시기가이샤 도시바
Publication of KR880003316A publication Critical patent/KR880003316A/ko
Application granted granted Critical
Publication of KR910003020B1 publication Critical patent/KR910003020B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

내용 없음.

Description

자기디스크장치의 기입보상회로
제1a도는 데이타 전송용의 기준클럭을 설명하는 타이밍 챠트.
제1b도는 NRZ형식의 기록데이타를 설명하는 타이밍 챠트.
제1c도는 클럭펄스를 설명하는 타이밍 챠트.
제1d도는 데이타 펄스를 설명하는 타이밍 챠트.
제1e도는 MFM 형식으로 변환된 기록데이타를 설명하는 타이밍 챠트.
제2a도와 제2b도는 피이크 시프트의 진행을 도시하는 도면.
제2c도와 제2d도는 피이크의 지연을 도시하는 도면.
제3도는 각 데이타 패턴의 피이크 시프트 방향을 도시하는 도면.
제4도는 피이크 시프트가 발생하는 데이타 패턴을 도시하는 도면.
제5도는 종래의 기입보상회로의 한 실시예를 도시하는 블럭도.
제6a도와 제6b도는 기준클럭신호 CS2 및 CS1의 동작을 설명하는 타이밍 챠트.
제6c도는 NRZ 형식의 기록데이타의 동작을 설명하는 타이밍 챠트.
제6d도는 MFM 변환된 기록데이타 S2의 동작을 설명하는 타이밍 챠트.
제6e도는 및 제6f도는 각각 기입을 촉진하는 방향 및 기입을 지연시키는 방향으로 보상을 하는 경우의 신호 S13a 및 S13c의 동작을 도시하는 타이밍 챠트.
제6g도는 기입보상이 실시된 MFM 변환된 기록데이타 S6의 동작을 도시하는 타이밍 챠트.
제7도는 본 발명의 자기디스크장치의 기입보상회로의 한 실시예를 도시하는 블럭도.
제8a도와 제8b도는 기준신호 CS1 및 CS2의 동작을 도시하는 타이밍 챠트.
제8c도는 NRZ 형식의 기록데이타 S1의 동작을 도시하는 타이밍 챠트.
제8d도는 디코더에서 출력된 MFM 형식의 기록데이타 S2의 출력을 나타내는 신호 S22의 동작을 도시하는 타이밍 챠트.
제8e도는 MFM 형식의 기록데이타 S2의 동작을 도시하는 타이밍 챠트.
제8f도는 기입을 촉진하는 방향으로 보상할 경우의 신호 S23a의 동작을 도시하는 타이밍 챠트.
제8g도는 기입을 지연시키는 방향으로 보상하는 경우의 신호 S23a의 동작을 도시하는 타이밍 챠트.
제8h도는 기입보상이 이루어진 MFM 변환된 기록데이타 S20을 도시하는 타이밍 챠트.
* 도면의 주요부분에 대한 부호의 설명
11 : 시프트 레지스터 13, 21 : 디코더
15, 19 : NAND 회로 17 : 지연회로
23 : 플립플롭 25 : AND 회로
본 발명은 고밀도 기록을 행하는 자기기록재생장치의 기입보상회로에 관한 것이다. 고밀도 기록을 행하는 자기디스크장치에 있어서는 디스크로부터 데이타를 판독할때, 데이타 펄스에는 전후의 비트의 영향으로 피이크 시프트가 발생하여 데이타 윈도우 및 클럭 윈도우에 대한 타임마진(time margine)이 저하한다. 상기 마진이 과도하게 저하되면 에러레이트(error rate)를 내려가게 한다.
제1a도 내지 제1e도는 고밀도 기록을 실시하기 위하여 비제로복귀(NRZ : Non-Returm-to-Zero) 형식으로 외부로부터 전송되어온 기록데이타를 수정주파수변조(MFM : Mod : fied Frequency Modulation)형식의 기록데이타로 변환하여, 자기매체에 기입할 경우의 실예를 나타낸다. 제1a도는 데이타 전송용의 준비클럭이고, 제1b도는 NRZ 형식의 기록데이타이다. 제1b도에 도시하는 NRZ 형식의 기록데이타는 제1a도의 준비클럭에 동기해서 전송된다. 이 NRZ 형식의 기록데이타는 자기디스크장치의 내부 MFM 변환 규칙에 의하여 제1c도 및 제1d도에 도시하는 클럭펄스 및 데이타 펄스에 따라 제1e도와 같은 MFM 형식의 기록데이타로 변환된다. 이와 같이 변환된 기록데이타는 자기 기록매체에 기록되지만 제2a도 내지 제2d도와 같은 데이타 패턴시에 피이크 시프트가 발생한다. 즉, 제3a도 내지 제3p도에 도시된 바와 같이 데이타 펄스의 정렬 방법에 의하여 피이크 시프트의 방향이 도시한 화살표와 같이 위치가 이동된다. 예를 들면 제3b도에 있어서, 클럭펄스 C2는 클럭펄스 C1 및 데이타 펄스 D1과 서로 반발한다. 이 경우에 클럭펄스 C2는 데이타 펄스 D1 보다 클럭펄스 C1쪽으로 거리상 가깝다. 따라서 클럭펄스 C2는 클럭펄스 C1과의 반발에 의하여 도시한 화살표 방향으로 위치가 이동된다. 또, 제3d도에 있어서, 데이타 펄스 D2는 클럭펄스 C3 보다도 데이타 펄스 D3쪽으로 거리상 가깝다. 따라서 데이타 펄스 D2는 데이타 펄스 D3와의 반발에 의하여 도시한 화살표 방향으로 위치가 이동된다.
피이크 시프트의 발생은 데이타의 기입시, 그 데이타 펄스의 정렬 방법으로부터 예상할 수 있다. 피이크 시프트가 발생하는 데이타 패턴을 요약하면, 제4도의 도시와 같이 데이타 펄스가 "1" 및 "110"시에 피이크 시프트의 지연을 발생하고, 데이타 펄스가 "11" 및 "1000"시에 피이크 시프트의 지연을 발생하고, 데이타 펄스가 "11" 및 "1000"시에 피이크 시프트의 전진이 발생된다. 따라서 기록데이타가 "11" 및 "1000"의 패턴의 경우에는 제2a도와 제2b도의 도시와 같이 화살표 방향으로, 즉 판독시의 방향과 반대방향으로 데이타 비트를 어긋나게 이동시키고, "110" 및 "1"의 패턴의 경우에는 제2c도 및 제2d도에 도시하는 화살표 방향으로 데이타 비트가 위치이동되도록 기입보상이 실시되고 있다.
그러므로 종래는 제5도에 도시하는 것과 같은 기입보상회로를 사용해서 기입보상을 실시하고 있었다. 제5도에 있어서 시프트 레지스터(11)는 외부로부터 전송되어오는 NRZ 형식의 기록데이타 S1을 기준클럭신호 CS1에 동기해서 저장하고, 저장한 기록데이타를 디코더(13)에 출력한다.
디코더(13)는 NRZ 형식의 기록데이타 S1를 MFM 형식의 기록데이타 S2로 변환하는 기능과 변환후의 기록데이타 S2의 데이타 패턴을 디코드하여 기입보상정보를 작성하는 기능을 가지고 있다. 즉 시프트 레지스터(11)로부터의 NRZ 형식의 기록데이타 S1을 기준클럭신호 CS1 및 기준클럭신호 CS2에 의하여 MFM 형식의 기록데이타 S2로 변환하고, 변환후의 기록데이타 S2의 데이타 패턴을 디코드하여 전방 방향으로(즉 기입을 촉진하는 방향) 보상하는 경우의 신호 S13a, 보상하지 않는 경우의 신호 S13b, 후방 방향(즉, 기입을 지연하는 방향)으로 보상하는 경우의 신호 S13c를 NAND 회로(15)에 출력한다.
지연회로(17)는 기준클럭신호 CS2를 지연시간 D0만큼 지연시킨 지연신호 S17a, 지연시간 D1만큼 지연시킨 지연신호 S17b, 지연시간 D2만큼 지연시킨 지연신호 S17c를 NAND 회로(15)에 출력한다.
NAND 회로(15)는 디코더(13)에서 신호 S13a, S13b, S13c와 지연회로(17)로부터의 S17a, S17b, S17c와의 NAND를 취하여 그 출력신호 S15a, S15b, S15c를 NAND 회로(19)에 입력한다.
NAND 회로(19)는 NAND 회로(15)로부터의 각 출력신호 S15a, S15b, S15c를 입력하여 그 NAND를 취하여 기입보상이 되어진 MFM 형식의 기록데이타 S19를 출력한다.
이하 상기와 같이 하여 구성되는 보상회로의 동작을 제6도 a 내지 제6도 g에 도시하는 타이밍 챠트를 참조해서 설명한다. 외부로부터 전송되어오는 NRZ 형식의 기록데이타 S1(제6c도)는 기준클럭신호 CS1(제6b도)의 하강에지에서 시프트 레지스터(11)에 입력된다.
이 경우, 시프트 레지스터(11)는 4비트의 시프트 레지스터로 구성되고 있으므로 클럭 CS1이 입력될 때마다, 기록데이타 S1이 시프트되므로써 취입된다.
시프트 레지스터(11)에 기록데이타 S1이 저장되면, 저장된 기록데이타 S1이 디코더(13)에 출력된다. 디코더(13)는 시프트 레지스터(11)로부터의 기록데이타 S1(제6c도)를 기준클럭신호 CS1 및 기준클럭신호 CS2에 동기해서 디코드하여 MFM 형식의 기록데이타 S2(제6d도)를 발생한다. 기준클럭신호 CS1과 기준 클럭신호 CS2를 사용하고 있는 것은 동기 타이밍을 정확히 하기 위한 것이다.
즉, 본래 CS1의 신호가 필요해지는데, 이 CS1의 신호는 정확한 파형신호라야 한다. 따라서 CS1의 신호의 배인 주파수를 가지는 CS2의 신호를 만들어 이 CS2의 신호를 분주하여 CS1의 신호를 형성하므로써 정확한 파형의 CS1의 신호를 만들고 있다.
디코더(13)는 변환후의 기록데이타 S2의 데이타 패턴을 디코드하므로써 기입보상의 필요성을 판정하여 필요에 따라 기입보상정보를 작성한다. 기록데이타 S2를 기입을 촉진하는 방향으로 보상할 경우의 보상정보신호 S13a(제6e도), 보상하지 않는 경우의 보상정보신호 S13b, 기입을 지연시키는 방향으로 보상하는 경우의 보상정보신호 S13c(제6f도)를 NAND 회로(15)에 출력한다. 지금, 제6c도에 도시하는 바와 같이 기록데이타 S1의 패턴은 "1"이므로 제6도 D의 도시와 같이 기록데이타 S2의 펄스(35)가 지연된다. 따라서 제6b도에 도시하는 기준클럭신호 CS1의 하강에지 31a에서 하강에지 31b의 사이, 기입을 촉진하는 방향으로 보상할 경우의 보상정보신호 S13a가 출력된다.
또, 제6d도의 도시와 같이 기록데이타 S2의 펄스(37)는 앞으로 진행하고 있다. 따라서 제6b도에 도시하는 기준클럭신호 CS1의 하강에지 33a로부터 하강에지 33b의 사이, 기입을 지연시키는 방향으로 보상하는 경우의 보상정보신호 S13c가 출력된다. 보상하지 않은 펄스에 대해서도 기준클럭신호 CS1의 하강에지로부터 다음의 하강에지까지의 사이, 보상하지 않는 경우의 보상정보신호 S13b(도시생략)가 출력된다.
동시에 지연회로(17)에 의하여 각각 기준클럭신호 CS2를 지연시간 D0만큼 지연시킨 지연신호 S17a, 지연시간 D1만큼 지연시킨 지연신호 S17b, 지연시간 D2만큼 지연시킨 지연신호 17c가 NAND 회로(15)에 출력된다.
NAND 회로(15)에 디코더(13)로부터의 보상정보신호 S13a, S13b, S13c와 지연회로(17)로부터의 지연신호 S17a, S17b, S17c가 입력되면 NAND 회로(15)는 각각 NAND를 취하고, 그 결과 신호 S15a, S15b, S15c를 NAND 회로(19)에 출력한다.
NAND 회로(19)는 NAND 회로로부터의 신호 S15a, S15b, S15c의 NAND를 취하고, 기입보상을 한 MFM 형식의 기록데이타(19)를 출력한다.
즉, 제6g도는 기입보상된 MFM 기록데이타를 도시한다. 제6d도에 있어서 MFM 기록데이타 펄스(41)는 위치이동이 발생하지 않는다. 이 펄스(41)에 대해서는 제6g도의 펄스(43)에 표시하는 것과 같이 본래 D1의 지연량을 가지고 있다. 그렇지만, 제6d도의 펄스(35)는 기입을 지연시키는 방향으로 위치이동이 발생되므로 제6g도의 펄스(45)에 표시하는 것과 같이 (D1-D0)분만 기입을 촉진하는 방향(도시 화살표 51방향)으로 보정하도록 D1 보다 작은 지연량 D0가 부여된다. 또 제6d도에 있어서 펄스(37)는 기입을 촉진하는 방향으로 위치가 이동된다. 따라서 제6g도의 펄스(47)는 기입을 촉진하는 방향으로 위치가 이동된다. 따라서 제6g도의 펄스(47)의 도시와 같이 (D2-D1)분만 기입을 지연시키는 방향(도시 화살표 53방향)으로 위치가 이동하도록 D1 보다 큰 지연량 D2가 부여된다.
이와 같이 고밀도 기록을 실시하는 자기디스크장치에 있어서는 상기와 같은 기입보상회로를 사용하므로써 자동적으로 피이크 시프트를 감소하는 방향으로 기입타이밍을 변위(變位)할 수 있다.
그러나, 제5도의 도시와 같은 기입보상회로에 있어서는 기준클럭신호를 기준으로 하여 기입보상정보를 얻도록 구성되어 있다. 따라서 기입보상정보신호의 지연폭이 상기 기준클럭신호의 시간폭에 의하여 결정된다. 즉, 예컨대 제6e도의 도시와 같이 기입을 촉진하는 방향으로 보상하는 신호 S13a의 지연폭 J나, 기입을 지연시키는 방향으로 보상하는 신호 S13c의 지연폭 K는 제6b도에 도시하는 기준클럭신호 CS1의 하강에지에서 다음의 하강에지까지만 취할 수 있다. 왜냐하면 기준신호 CS1이 시프트 레지스터(11)에 입력될 때마다, 기록데이타 S1이 시프트되고, 따라서 시프트 레지스터(11)는 상이한 값을 디코더(13)에 출력한다. 따라서 디코더(13)는 시프트 레지스터(11)로부터의 출력신호가 변하기 전에 디코드해야 한다. 따라서 기입보상정보신호 S13a, S13b, S13c의 지연폭은 기준신호 CS1의 1사이클 이상으로 길게 할 수는 없다. 따라서 필연적으로 기입보상후의 기록데이타 S19에 있어서의 지연시간 D0, D1 및 D2(즉 기입보상신호 S17a, S17b, S17c의 지연량 D0, D1, D2)가 취할 수 있는 범위도 결정되고 만다.
또한, 실제로 회로를 설계할 경우, 시프트 레지스터(11)나 디코더(13)의 동작시간을 고려하면 지연시간 D0, D1, D2의 지연폭은 더욱 짧아지고 만다. 따라서 지연시간 D0, D1, D2에 유연성을 갖게할 수가 없었다. 이와 같은 유연성의 결여는 기록밀도가 고도로 되면 될수록 문제가 된다.
본 발명의 목적은 기입정보신호의 지연폭을 크게 취하므로써 지연시간에 유연성을 갖게한 기입보상을 실시할 수 있는 자기디스크장치의 기입보상회로를 제공하는 것이다.
상기의 목적을 위하여 본 발명의 자기디스크장치의 기입보상회로는 입력기록데이타를 소정의 기록데이타 형식으로 변환하는 데이타 변환수단과; 상기 입력기록데이타의 변환 패턴 또는 상기 데이타 변환수단에 의하여 변환된 기록데이타의 데이타 패턴에 따라 기입보상정보를 작성하는 기입보상정보 작성수단과; 상기 기입보상정보 작성수단에 의하여 얻어지는 기입보상정보를 상기 데이타 변환수단으로 얻어지는 변환후의 기록데이타를 기준으로 해서 기억하는 기입보상정보 기억수단과; 상기 기입보상정보 기억수단에 의하여 기억된 기억보상정보에 따라 상기 변환후의 기록데이타의 기입보상을 실시하는 기입보상수단으로 구성된다.
제7도는 본 발명의 자기디스크장치의 기입보상회로의 한 실시예를 도시하는 블럭도이다. 또 제5도와 동일부에는 동일부호를 달아서 설명을 생략한다. 디코더(21)는 시프트 레지스터(11)에 저장된 NRZ 형식의 기록데이타 S1를 기준클럭신호 CS1 및 기준클럭신호 CS2에 동기해서 디코드하고, MFM 형식의 기록데이타 S2로 변환한다. 디코더(21)는 변환후의 기록데이타 S2의 데이타 패턴을 디코드하므로써 보상의 필요성을 판단하여 필요에 따라 기입보상정보신호 S21a, S21b, S21c를 작성한다. 즉 기록데이타 S2의 기입을 촉진하는 방향으로 보상할 경우의 기입보상정보 신호 S21a, 기입보상을 하지 않는 경우의 보상정보신호 S21b, 기입을 지연시키는 방향으로 보상할 경우의 기입보상정보신호 S21c를 플립플롭(23)에 출력한다.
디코더(21)는 MFM 형식의 기록데이타 S2의 출력을 표시하는 신호 S22를 AND 회로(25)에 출력하는 기능을 가지고 있다. 디코더(21)로부터 출력되는 신호 S22는 제8d도의 도시와 같이, 제8e도에 도시하는 기록데이타 S2가 있는 것을 나타내는 신호이다. 즉 제8e도에 도시하는 기록데이타 S2의 상승DP 동기하여 상승되고, 제8b도에 도시하는 기준신호 CS1의 상승에 동기해서 하강되는 신호이다. 신호 S22는 AND 회로(25)에 공급된다. AND 회로(25)는 제8a도에 도시하는 기준신호 CS2에 동기하여 트리거신호 S24를 플립플롭(23)에 공급한다.
따라서 플립플롭(23)은 AND 회로(25)로부터 신호 S24가 공급될때까지 그 내용을 유지한다. 또 신호 S22는 기입보상정보신호 S21a, 기입보상정보신호 S21b, 기입보상정보신호 S21c의 논리합이라도 좋다.
플립플롭(23)은 D-형 플립플롭으로 구성되고, AND 회로(25)로부터 트리거신호 S24가 인가되면 그때까지 유지하고 있었던 기입보상정보신호 S21a, S21b, S21c를 각각 기입보상정보신호 S23a, S23b, S23c로서, NAND 회로(15)에 출력하는 동시에 디코더(21)로부터 새로운 기입보상정보신호 S21a, S21b, S21c를 취입한다. 한편 지연회로(17)는 각각 AND 회로(25)로부터의 트리거신호 S24를 입력하고, 지연시간 D0만 지연시킨 지연신호 S17a, 지연시간 D1만 지연시킨 지연신호 S17b, 및 지연시간 D2만 지연시킨 지연시간 S17c를 NAND 회로(15)에 출력한다.
NAND 회로(15)는 각각 플립플롭(23)으로부터의 기입보상정보신호 S23a, S23b, S23c 신호와 지연회로(17)로부터의 지연신호 S17a, S17b, S17c와의 NAND를 취하고, 신호 S16a, S16b, S16c를 NAND 회로(19)에 출력한다. NAND 회로(19)는 NAND 회로(15)로부터의 출력신호 S16a, S16b, S16c의 NAND를 취하고, 기입보상을 실시한 MFM 형식의 기록데이타 S20을 출력한다.
즉, NAND 회로(15)와 NAND 회로(19)에 의하여 OR 회로가 구성되어 기입보상정보신호 S16a, S16b, S16c의 어느것에 의하여 기입보상된 기록데이타 S20을 출력한다.
이하, 상기와 같이 구성되는 기입보상회로의 동작을 제8a도 내지 제8h도에 도시하는 타이밍 챠트를 참조하여 설명한다. 외부로부터 전송되어오는 NRZ 형식의 기록데이타는 기준클럭신호 CS1의 하강에지에서 시프트 레지스터(11)에 입력한다. 이 결과 시프트 레지스터(11)는 기준클럭신호에 응답해서 4비트분의 기록데이타 S1을 저장한다.
이와 같이 하여, 시프트 레지스터(11)에 기록데이타 S1이 저장되면 저장된 기록데이타 S1이 디코더(21)에 출력된다. 디코더(21)는 시프트 레지스터(11)로부터의 기록데이타 S1을 기준클럭신호 CS1 및 기준클럭 신호 CS2에 동기해서 디코드하고, 제8e도에 도시하는 MFM 형식의 기록데이타 S2로 변환한다.
디코더(21)는 변환후의 기록데이타 S2의 데이타 패턴을 디코드하고, 기입보상의 필요성을 판단하여 필요에 따라 기입보상정보를 작성한다. 즉, 기록데이타 S2 보상의 필요성에 의해 기입보상정보신호 S21a, S21b, S21c를 각각 플립플롭(23)에 출력한다. 이 경우 제8e도에 표시하는 기록데이타 S2의 펄스(61)가 지연되기 때문에 이 펄스의 상승에서 다음 펄스(63)의 상승 사이에 기입을 촉진하는 방향으로 보상할 경우의 기입보상정보신호 S23a가 출력된다(제8f도 참조). 또 기록데이타 S2중의 펄스(65)가 전진하기 때문에 이 펄스의 상승으로부터 다음의 펄스(67)의 상승동안, 기입을 지연시키는 방향으로 보상할 경우의 기입보상정보신호 S23c가 출력된다(제8g도). 동일하게 기입보상하지 않는 펄스에 대해서도 그 펄스의 상승으로부터 다음의 상승까지의 보상하지 않은 경우의 기입보상정보신호 S23b(도시생략)가 출력된다.
디코더(21)에는 기록데이타 S2를 출력하는 신호 S22를 AND 회로(25)에 출력한다. 이 경우, AND 회로(25)에는 기준클럭신호 CS2가 입력되어 있고, AND 회로(25)는 이 기준클럭신호 CS2를 디코더(21)로부터의 신호 S22와의 AND를 취하고, 그 결과의 신호 S24를 플립플롭(23) 및 지연회로(17)에 출력한다.
디코더(21)로부터의 기입보상정보신호 S21a, S21b, S21c는 신호 S24를 트리거함으로써 플립플롭(23)에 기억된다.
이때, 플립플롭(23)은 다음에 AND 회로(25)로부터 트리거신호 S24가 공급될때까지는 기억하고 있는 기입보상정보신호 S21a, S21b, S21c를 유지한다. 트리거신호 S24가 플립플롭(23)에 공급되는 것은 제8d도에 도시하는 신호 S22가 출력될 경우 뿐이다. 즉, 제8e도에 도시하는 기록데이타 S2가 출력되고 있을때 뿐이므로, 기록데이타 S2가 출력되고 있지 않을때는 제8b도의 CS1의 클럭주기에 관계없이 기입보상신호 S21a, S21b, S21c를 유지할 수 있다. 이 경과 제8f도 및 제8g도의 도시와 같이 기입보상신호 S23a, S23c의 펄스폭을 넓힐 수 있다. 즉, 펄스폭을 최대로 하여 다음의 기록데이타 S2가 올때까지의 사이에 설정할 수가 있다. 또, 기입보상하지 않은 경우의 기입보상신호 S23b는 도시를 생략했으나, 기입보상신호 S23a, S23c와 동일하게 그 펄스폭을 넓게 설정할 수가 있다.
플립플롭(23)은 기억한 기입보상신호 S21a, S21b, S21c를 기입보상정보신호 S23a, S23b, S23c로서, NAND 회로(15)에 출력한다.
NAND 회로(15)에는 지연회로(17)로부터의 지연신호 S17a, S17b, S17c가 입력하고 있다. 따라서 NAND 회로(15)는 각각 NAND를 취하고 신호 S16a, S16b, S16c를 NAND 회로(19)에 출력한다. NAND 회로(19)는 이 신호 S16a, S16b, S16c를 입력하여 그 NAND를 취하므로써 기입보상을 실시한 MFM 형식의 기록데이타 S20을 출력한다.
상술한 바와 같이 본 발명의 기입보상회로에 의하면, 디코더(21)에 의하여 얻어지는 기입보상정보신호를 변환후의 기록데이타를 사용해서 일시적으로 플립플롭(23)에 기억하고, 이 플립플롭(23)으로부터 출력되는 기입보상정보신호에 따라 기입보상을 실시하도록 하고 있으므로, 기입을 촉진하는 방향으로 보상하는 신호 S23a의 지연폭 M이나. 기입을 지연시키는 방향으로 보상하는 신호 S23c의 지연폭 M가 기록데이타 S2의 펄스간격을 기준으로 하여 취할 수가 있다.
따라서, 필연적으로 기입보상후의 기록데이타 S20에 있어서의 지연시간 D0, D1, D2가 취할 수 있는 범위를 크게 할 수 있고, 지연시간의 융통성을 높일 수 있다.
또, 본 실시예에서는 변환한 기록데이타의 데이타 페턴에 따라 기입보상정보를 얻도록 구성했으나 변환전의 기록데이타의 데이타 패턴에 따라 얻을 수도 있다.

Claims (6)

  1. 입력기록데이타를 소정의 기록데이타 형식으로 변환하고, 변환후의 기록데이타에 대하여 상기 기록데이타의 데이타 패턴에 의하여 정해지는 기입보상을 실시하고, 기입보상후의 기록데이타를 매체에 기록하는 자기디스크장치에 있어서, 입력기록데이타를 소정의 기록데이타 형식으로 변환하는 동시에 상기 입력기록데이타의 변환 패턴 또는 상기 데이타 변환수단에 의하여 변환된 기록데이타의 데이타 패턴에 따라서 기입보상정보를 작성하는 데이타 변환 및 기입보상정보 작성수단(21)과, 상기 데이타 변환 및 기입보상정보 작성수단(21)에 의하여 얻어지는 기입보상정보를 상기 데이타 변환 및 기입보상정보 작성수단(21)에 의한 변환후의 기록데이타를 기준으로 하여 기억하는 기입보상정보 기억수단(23)과; 상기 기입보상정보 기억수단(23)에 의하여 기억된 기입보상정보에 따라 상기 변환후의 기록데이타의 기입보상을 행하는 기입보상수단(17), (15), (19)를 구비하는 것을 특징으로 하는 자기디스크장치의 기입보상회로.
  2. 제1항에 있어서, 상기 기록데이타 형식이 수정주파수 변조(MFM) 형식인 것을 특징으로 하는 자기디스크장치의 기입보상회로.
  3. 제1항에 있어서, 상기 데이타 변환 및 기입보상정보 작성수단(21)은 기입할 기록데이타가 있는지를 나타내는 기입기록데이타신호를 출력하고, 상기 기입보상정보 기억수단(23)은 상기 기입기록데이타신호에 응답하여 상기 데이타 변환 및 기입보상정보 작성수단(21)으로부터의 기입보상정보를 기억하고, 그 다음 기입기록데이타신호가 공급될때까지 현재 기억하고 있는 기입보상정보를 유지하는 것을 특징으로 하는 자기디스크장치의 기입보상회로.
  4. 제1항에 있어서, 상기 데이타 변환 및 기입보상정보 작성수단(21)이 디코더인 것을 특징으로 하는 자기디스크장치의 기입보상회로.
  5. 제1항에 있어서, 상기 기입보상정보 기억수단(23)이 플립플롭인 것을 특징으로 하는 자기디스크장치의 기입보상회로.
  6. 제3항에 있어서, 상기 기입보상수단은, 상기 데이타 변환 및 기입보상정보 작성수단(21)으로부터 출력된 기입기록신호를 수신하여 기록데이타의 기입을 촉진하는 방향으로 보상하기 위한 제1의 지연량과, 상기 기록데이타를 기입보상하지 아니한 경우의 제2의 지연량과, 상기 기록데이타를 기입을 지연시키는 방향으로 보상하는 경우의 제3의 지연량을 생성하는 지연회로(17)와; 상기 지연회로(17) 및 상기 기입보상정보수단(23)으로부터의 기입보상정보를 수신하여 공급된 지연량에 상당하는 시간경과후에 기입보상신호를 기록데이타로서 출력하는 게이트회로(15), (19)로 이루어진 것을 특징으로 하는 자기디스크장치의 기입보상회로.
KR1019870009031A 1986-08-20 1987-08-19 자기디스크장치의 기입보상회로 KR910003020B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61194589A JPS6352307A (ja) 1986-08-20 1986-08-20 磁気デイスク装置
JP61-194589 1986-08-20
JP194589 1990-07-23

Publications (2)

Publication Number Publication Date
KR880003316A KR880003316A (ko) 1988-05-16
KR910003020B1 true KR910003020B1 (ko) 1991-05-15

Family

ID=16327057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870009031A KR910003020B1 (ko) 1986-08-20 1987-08-19 자기디스크장치의 기입보상회로

Country Status (5)

Country Link
US (1) US4885645A (ko)
EP (1) EP0256498B1 (ko)
JP (1) JPS6352307A (ko)
KR (1) KR910003020B1 (ko)
DE (1) DE3766041D1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276666A (en) * 1992-03-04 1994-01-04 Storage Technology Corporation Bit shift post-compensation using sampled data prequalifier
US5335118A (en) * 1992-07-22 1994-08-02 Seagate Technology, Inc. Disc drive with write precompensation using window/pulse timing measurements
JP3147255B2 (ja) * 1992-10-13 2001-03-19 ソニー株式会社 データ記録方法、データ記録装置およびデータ記録媒体
JP3005030U (ja) * 1994-06-07 1994-12-06 株式会社今井製作所 連続炉
JP3677141B2 (ja) * 1997-05-30 2005-07-27 株式会社日立グローバルストレージテクノロジーズ 記録等化器及びそれを用いた磁気記録再生装置
US6404572B1 (en) * 1999-05-05 2002-06-11 Texas Instruments Incorporated Circuit and method for generating a write precompensation signal
US7123429B2 (en) * 2004-02-26 2006-10-17 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for providing write pre-compensation using a read timing path
US7002764B2 (en) 2004-02-26 2006-02-21 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for providing generalized write pre-compensation
WO2007014473A1 (de) * 2005-08-03 2007-02-08 Ozonia Ag Ozongenerator
US7515372B2 (en) * 2006-04-03 2009-04-07 Seagate Technology Llc Compensating the effects of static head-media spacing variations and nonlinear transition shift in heat assisted magnetic recording
JP4867767B2 (ja) * 2007-04-06 2012-02-01 日立電線株式会社 車両用ガラスアンテナ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3510786A (en) * 1967-07-17 1970-05-05 Ibm Synchronizing circuit compensating for data bit shift
US3879342A (en) * 1973-12-28 1975-04-22 Honeywell Inf Systems Pre-recorded digital data compensation system
US4000513A (en) * 1975-07-28 1976-12-28 Computer Peripherals, Inc. Apparatus and method for data recording with peak shift compensation
IT1091253B (it) * 1977-09-30 1985-07-06 Olivetti & Co Spa Dispositivo per la codifica di informazioni in una pluralita di codici di regiastrazione e per la precompensazione degli errori in fase di scrittura
US4334250A (en) * 1978-03-16 1982-06-08 Tektronix, Inc. MFM data encoder with write precompensation
US4516178A (en) * 1982-09-15 1985-05-07 Ampex Corporation Cylinder crossing detection circuit for disc drive or the like
JPS5977607A (ja) * 1982-10-27 1984-05-04 Hitachi Ltd 記録タイミング補正方式
JPS5987610A (ja) * 1982-11-10 1984-05-21 Fujitsu Ltd 書込デ−タのプリシフト回路
IT1206332B (it) * 1983-10-25 1989-04-14 Honeywell Inf Systems Apparato digitale per sistema di recupero di informazioni binarie registrate su supporti magnetici.
JPS61233404A (ja) * 1985-04-08 1986-10-17 Mitsubishi Electric Corp デ−タ書込補償回路
JPS6252771A (ja) * 1985-08-30 1987-03-07 Toshiba Corp 磁気ヘツドの速度検出装置

Also Published As

Publication number Publication date
EP0256498A3 (en) 1988-10-26
US4885645A (en) 1989-12-05
EP0256498A2 (en) 1988-02-24
KR880003316A (ko) 1988-05-16
EP0256498B1 (en) 1990-11-07
DE3766041D1 (de) 1990-12-13
JPS6352307A (ja) 1988-03-05

Similar Documents

Publication Publication Date Title
US4000513A (en) Apparatus and method for data recording with peak shift compensation
KR910003020B1 (ko) 자기디스크장치의 기입보상회로
US4425646A (en) Input data synchronizing circuit
JP3274490B2 (ja) コンピュータデータテープ駆動機構のための書込回路、パルス回路および書込等化パルスを調整するための方法
US4009490A (en) PLO phase detector and corrector
KR920008049B1 (ko) 동기회로
US4607295A (en) Write data compensating circuit in magnetic recorder
EP0479491B1 (en) Reproducing apparatus for modifying signals read back from recorded data to avoid signal errors
US3488662A (en) Binary magnetic recording with information-determined compensation for crowding effect
US4672483A (en) Information recording and reading apparatus having recording error checking circuit
US3827078A (en) Digital data retrieval system with dynamic window skew
US4553178A (en) Magnetic recording system with peak shift compensation
US5267096A (en) Adjustable write equalization for tape drives
JPH0432442B2 (ko)
KR880001340B1 (ko) 데이타 재생장치
JPH0656958B2 (ja) 情報デ−タ復元装置
CA1322404C (en) Magnetic disk write precompensation
US3831194A (en) Digital data recovery system with circuitry which corrects for peak shifting
US3996612A (en) Test code generator
US4417286A (en) Data window expander circuit in a data recovery system
KR20060027370A (ko) 광학 기록장치
EP0287637B1 (en) Magnetic disk write precompensation
GB1282358A (en) Improvements in magnetic tape read out signal processing systems
KR900009748Y1 (ko) 디스크 드라이브의 비트 시프트 보상회로
JPS644266B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000428

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee