JPH01264037A - データ転送速度変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １血光１ 本発明はディジタル信号のデータ転送速度変換装置に関
するものである。

良米肱韮 従来、ディジタル信号の転送速度変換技術としては、書
込み・読出し動作がそれぞれ異なった速度で行え、かつ
書込み・読出しが同時に行える非同期のデュアルポート
メモリあるいはレジスタファイルを用いてＦＩＦＯを構
成することにより行うような技術が知られている。

即ち、ある周波数ａで入力されたデータをその周波数に
同期した書込み信号でデュアルポートメモリまたはレジ
スタファイルに書込み、書込まれたデータを周波数ａと
異なる周波数すに同期した読出し信号で読出すことによ
って、［Ｉ［０動作が行え、従ってデータの転送速度を
変換することが可能である。

しかしながら、従来のこの様な手法て゛は、データ転送
速度変換を行なう装置が非同期のデュアルポートメモリ
またはレジスタファイルを用いており、集積回路上に実
現する場合同期式メモリで構成するのに比べ非常に大き
な面積を必要とし、特に非同期メモリを用いて集積回路
上に回路を実現することはタイミング上器しいという欠
点がある。

九肌座且勲 本発明は上記実情に鑑みてなされたものであって、その
目的とするところは、同期式のメモリを用いて小さな面
積で集積回路化することが可能なデータ転送速度変換装
置を提供することにある。

発明の構成 本発明によれば、所定周波数のシリアルデータをｎビッ
ト毎のパラレルデータに変換するシリアルパラレル変換
手段と、前記パラレルデータをｎビット毎に取込むｎビ
ットレジスタと、同期式メモリと、前記レジスタの出力
を前記所定周波数より高い周波数に同期して前記メモリ
へ順次書込む書込み制御手段とを含むことを特徴とする
データ転送速度変換装置が得られる。

夫旗コ 以下に本発明について図面を用いて詳細に説明する。

第１図は本発明の実施例のブロック図である。

第１図において、周波数ａのシリアルディジタルデータ
は、シリアルパラレル変換装置ｌに入力されｎビットの
パラレルデータに変換された後、ｎピッ１〜レジスタ２
に入力される。このときシリアルパラレル変換装置１は
、ｎとットデータをレジスタ２に書込んだ合図としてフ
ラグ６をセットする９フラグ６はレジスタ２が意味のあ
るデータを出力している期間だけハイになるように制御
される。

周波数すのクロックに同期したｎビットカウンタ５の出
力により指定されるビット位置にあるレジスタ２の１と
ットデータが、セレクタ３により選択され１ワード１ピ
ツＩ・のメモリ４に書込まれる。

カウンタ５の出力がｎ、即ちレジスタ２の全てのデータ
がメモリ４に書込まれると、カウンタ５はフラグ６をリ
セットする。またカウンタ５はフラグ６がロウの期間リ
セットされ続け、フラグ６がハイになると計数を開始す
る。

書込み（ＷＥ　）信号発生装置７はフラグ６がハイの間
のみ周波・数すのクロックに同期したパルスを出力し、
この出力信号に同期して書込みアドレス発生装置８はメ
モリ４に書込みアドレスを出力する。

メモリ４に書込まれたデータは、周波数すのクロックに
同期して１ビツトづつ読出すことができる。また、周波
数すでのメモリへの書込み動作と、周波数すでの読出し
動作とを交互に行なうには、メモリに供給するクロック
の周波数を２倍の２ｂにすればよい、よって、周波数ａ
のデータを周波数すのデータに変換することができるこ
とになる。

次に、第１図の回路構成により上記動作が保証されるこ
とを説明する。レジスタ２にシリアルパラレル変換装置
１よりデータが書込まれる時間はｎ　／　ａであり、読
出される時間はｎ　／　ｂである。

周波数すは周波数ａより高い、即ちａ＜ｂだから、ｎ　
／　ａ　＞　ｎ　／　ｂである。つまり、書込まれる時
間より読出す時間の方が短い、従って、読込み時・書込
み時のビットずれとして１ビツトづつ余裕を見て、 ｎ　／　ａ　−ｎ　／　ｂ　＞　１　／　ａ　＋　１　
／　ｂとする。すなわち、 ｎ＞（ｂ＋ａ）／　（ｂ−ａｍ−−−・（１）となるよ
うにｎを選べばシリアルパラレル変換装置１からレジス
タ２に次のデータが書込まれる前に、レジスタ２のデー
タはすべて読出されることになる。

また、上述したようにメモリ４への書込みはフラグ６が
ハイの時のみ周波数すのクロックに同期して行なわれる
から、ｎビットだけ書込むことができる。換言すれば、 ｉ　ｎｔ　（１／ａ十１／ｂ）±１ クロックの間、書込みは行なわれない、ここでｉｎｔは
整数をとる関数とする。

第２図は本発明の他の実施例を示すブロック図であり、
第１図と同等部分は同一符号により示している６本例で
は、周波数ａのシリアルディジタルデータはシリアルパ
ラレル変換装置１に入力され、ｎビットのパラレルデー
タに変換された後、ｎビットレジスタ２に入力される。

このときシリアルパラレル変換装置１はｎとットデータ
をレジスタ２に書込んだ合図としてフラグ６をセットす
る。フラグ６はレジスタ２がデータを出力している期間
だけハイになるように制御される。

書込み信号発生装置７はフラグ６がハイの間のみ周波数
すのクロックに同期したパルスを出力し、この出力信号
に同期して書込み７′ドレス発生装置８はメモリ４に書
込みアドレスを出力する。この書込み信号に同期してレ
ジスタ２のｎとットデータが１ワードｎビツトのメモリ
４に書込まれる。

１ワード書込む毎に書込み信号発生装置７はフラグ６を
リセットする。

メモリ１１からｎビットのデータを周波数すに同期して
読出すことができるが、さらにメモリ４の出力にｎ／１
セレクタ（図示せず）を挿入し、このセレクタを第１図
のセレクタ３のように周波数すのクロックに同期するカ
ウンタの出力で制御することにより、周波数すに同期し
な１ビ・ントデータをうることもできる。

また、第２図では、メモリ４に書込まれる周波数はｂ　
／　ｎであるので、メモリ４に供給するクロックの周波
数はｂのままでメモリへの書込み、読出しを交互に行な
うことが可能である。

本発明においては、上記のようにシリアルパラレル変１
！装置１とｎビットレジスタ２とによる２段のレジスタ
構成とし、この２段のレジスタ間でデータ転送速度の差
を吸収することにより、データ転送速度変換が可能とな
るのである。また、メモリ４の読出しアドレスをシーケ
ンシャルに増加するように制御するアドレス発生回路を
別に付加することにより、ＦＩＦＯ動作が可能となる。

第３図及び第４図は第１図及び第２図の各実施例のブロ
ックの具体例を夫々示す回路図である。

両図共に５８１１Ｚのデータを８Ｈｔｌｚ　　（若しく
は８Ｈ１１２の整数（ｎ　）のクロックに同期する同期
式メモリに書込む場合の例を示している。なお、周波数
ａが６８ＩＩＺであり、周波数すが８Ｈｔｌｚであるか
ら、（１）式によりｎ＝８としている。

第３図において、８段のシフトレジスタ１１と８進カウ
ンタ１２とによりシリアルパラレル変換装置１を構成し
ており、８進カウンタ１２のキャリイ信号（カウンタの
キャリイ信号とは、カウンタの内容が０になった後、半
りロック間ハイである信号である）に同期してＳビット
のデータが８ピツトレジスタ２に入力され、かつ５Ｒ−
ＦＦ　６がセットされる。フラグはこの５Ｒ−ＦＦによ
って実現されている。

書込み信号は、５Ｒ−Ｆｒ　６の出力を８８１１Ｚクロ
ツクの逆相で制御されるＤ−ＦＦ７１で受けた信号を、
８Ｈ１ｌＺクロ・ｌりとアンドゲート７２によりアンド
することで得ている。また、この書込み信号は、Ｄ−Ｆ
Ｆ７１の出力を使ってもよい。

メモリ４は１ワード１ビツトのＲＡＭであり、１６Ｈｔ
ｌｚのクロックに同期して動作している。アドレスはア
ドレスカウンタ８によって供給されている。

第１図の回路の説明で述べたように、６Ｍ＋１２データ
がレジスタ２に８ビツト書込まれ、次に書込まれ始める
までにデータはずべてメモリ１９に送られていることに
なる。

第４図において、シリアルパラレル変換装置１が第３図
と同様な構成とされ、フラグ６は５Ｒ−ＩＦによって実
現されている。この５Ｒ−ＦＦ　６のセット信号は第３
図と同様であり、リセット信号はメモリに書込み１６号
を出力するＤ−ＦＦ７１をさらにＤ−［［７３で受けた
出力としている。

九肌立急］ 以上説明したように、本発明によれば、同期式メモリを
用いてデータの転送速度変換装置や［Ｉ［０を集積回路
上に従来の方法によるより小さい面積で実現でき、また
実現された装置は同期して動作するため、この装置を用
いた設計が非常に行いやすくなり、実用的には極めて有
用である。

【図面の簡単な説明】

第１図及び第２図は本発明の実施例を夫マ示すブロック
図、第３図及び第４図は第１図及び第２図の各ブロック
の具体例を夫々示す回路図である。 主要部分の符号の説明

Claims (1)

【特許請求の範囲】
1. （１）所定周波数のシリアルデータをｎビット毎のパラ
   レルデータに変換するシリアルパラレル変換手段と、前
   記パラレルデータをｎビット毎に取込むｎビットレジス
   タと、同期式メモリと、前記レジスタの出力を前記所定
   周波数より高い周波数に同期して前記メモリへ順次書込
   む書込み制御手段とを含むことを特徴とするデータ転送
   速度変換装置。