KR920003460B1

KR920003460B1 - 2×2윈도우구조를 가진 병렬파이프라인 영상처리기

Info

Publication number: KR920003460B1
Application number: KR1019890700633A
Authority: KR
Inventors: 윌리엄 더블유. 웨너
Original assignee: 허니웰 인코오포레이티드; 클라이드 씨. 블라인
Priority date: 1987-08-13
Filing date: 1988-08-08
Publication date: 1992-05-01
Also published as: EP0380521B1; AU603971B2; DE3885294D1; EP0380521A1; KR890702153A; AU2388188A; US4805227A; JP2949589B2; JPH03500698A; DE3885294T2; WO1989001670A1

Abstract

내용 없음.

Description

[발명의 명칭]

2×2윈도우구조를 가진 병령파이프라인 영상처리기

[도면의 간단한 설명]

제1도는 병렬분할연속인접영상처리시스템에 대한 블록도이다.

제2도는 본 발명에 따른 인접변환모듈의 블록도이다.

제3도는 3개의 병렬인접변환모듈의 상호접속을 나타내는 블록도이다.

제4a도 내지 제4d도는 래스터 스캔제어방식의 도식 표시도이다.

제5도는 메모리 맵상의 인접변환윈도우를 나타내는 도면이다.

제6도는 제2도의 인접변환모듈의 동작을 나타내는 클럭사이클 타이밍도이다.

제7도는 본 발명에 따른 3-세그먼트 분할 메모리의 메모리 맵이다.

제8도는 제4b도의 역스캔으로 인접변환모듈의 동작을 나타내는 클럭사이클 타이밍도이다.

제9도는 본 발명에 따른 인접변환모듈의 다른 실시예를 나타내는 도면이다.

[발명의 상세한 설명]

[발명의 배경]

본 발명은 영상처리기에 관한 것으로, 특히 분할영상데이타 매트릭스의 각 세그먼트상에서 동작하는 2×2윈도우 연속 인접변환처리기에 관한 것이다.

[배경]

인접영상처리기는 영상데이타 메모리의 셀 또는 레지스터에 저장된 영상센서데이타 값이 제1배열 또는 매트릭스상에서 동작하는 장치로 분류된다. 각 셀마다에 저장된 영상데이타 값은 그 셀에서 방출된 빛에 대응하여 2차원의 센서플레인에서 발생된 영상내의 각 픽셀로부터 처음으로 정해진다. 인접영상처리기는 후속변환 매트릭스를 발생토록 영상데이타 값을 기반으로 동작하게 되는데, 그 매트릭스의 각 셀은 영상데이타 메모리의 선행 메트릭스내의 값과 그 선행 매트릭스의 주위 즉, 인접 셀의 값에 좌우되는 값을 갖는다. 환원하면, 후속 변환은 이전 변환 매트릭스의 동작에 의해 발생될 수 있다. 영상처리, 영상해석, 기계의 영상 응용등에 있어서 효과적인 로우-레벨, 하이-데이타속도 처리를 하는데에는 인접변환처리가 결정적이다.

인접변환 처리기의 연산은 초당 수억의 동작을 필요로 할 수 있는데, 이는 수행알고리즘(픽셀당 수백의 동작)에서 실행되어야만하는 영상처리에 포함된 하이데이타속도(T.V.비데오의 525스캔라인에 대한 매초마다 약 8백만 픽셀)와 수 많은 동작 때문에 기인한다. 영상내용을 이해하고, 영상데이타 압축에 있어서 그 가치가 유용한 영상집합으로부터 수 많은 고유특성을 추출하는데(예를 들면, 물체의 경계면 즉, 연부(Sobel과 Roberts의 연부라함)를 찾는 것) 인접변환 처리기가 유용하다는 것이 증명되었다.

본 발명은 영상처리기 이상의 넓은 응용범위를 가지며, 인접변환 처리로서의 변환에 필요한 임의의 2차원 데이터배열에 적용될 수 있도록 기획하였다.

David L. McCubbrey씨의 미합중국 특허 제4,484,349호에 인접영상 처리기의 일례가 개재되는데, 본원에서 참조하기로 한다. McCubbrey씨는 개별프로그램가는 연속인접 변환단계의 체인 즉, 파이프라인을 사용하는 연속 인접 변환처리기에 대해서 설명하고 있는데, 그 각 단계는 단일 클럭 펄스 간격내의 한 픽셀에 대한 변환 값을 발생시킬 수 있다. 연속 인접 변환 단계의 각 출력은 그 입력에 있어서의 속도와 동일하게 발생한다. 따라서, 한 단계의 출력은 다른 인접 변환으로 실행될 수 있는 후속단계의 입력에 제공된다. 그러므로 전체영상에 걸쳐 하나의 특정변환을 각 단계에서 실행한다.

또한, McCubbrey씨는 영상매트릭스의 분할기법에 대해서도 설명하고 있는데, 여기에서 영상의 인접세그먼트는 두개이상의 인접연속 인접변환처리기에 의해 동시에 처리될 수 있도록 구성되며, 그러한 시스템에 있어서, 인접한 연속변환처리기 사이의 양방향성데이타를 전달할 수 있는 설비가 제공되어야 하며, 그러한 전달은 하나의 처리기에서 변환되는 셀에 이웃한 셀이 하나의 인접한 영상매트릭스세그먼트의 영상 매트릭스 세그먼트에 포함되는 경우에 필요시된다.

발명의 간단한 설명

따라서, 본 발명의 주목적은 하나의 병렬파이프라인 영상처리기상에 통합될 수 있는 인접변환 모듈용의 간단한 구조를 제공하는데 있으며, 다른 목적은 2×2윈도우상에서 인접변환을 실행하는 인접변환모듈구조를 제공하는데 있다.

본 발명은 2×2윈도우 변환을 실행키 위한 인접변환모듈(neighborhood transformation module : NTM)을 계획하고 있으며, 본 발명에 있어서, NTM은 세그먼트지연으로 분할되는 두개의 기억장치레지스터를 포함하고 제1기억장치레지스터의 입력, 제1 및 제2기억장치레지스터의 출력 및 세그먼트 지연의 출력은 후속인접변환 처리용 다중톨로에 제공되며, 또한 2×2인접변환모듈구조는 두개의 시프트레지스터와 별도의 기억장치 레지스터를 포함하는데, 이는 병렬인접변환 모듈사이의 데이터를 전달키 위함이다.

본 발명의 양호한 실시예에 있어서, NTM 모듈의 시프트레지스터중 하나는 인접(병렬)NTM 모듈로의 활용성을 갖도록 에지데이타값하에 래치된다. 시프트레지스터의 2진 데이터는 인접 NTM의 입력시프트 레지스터에 연속적으로 전달되고, 그 입력시프트레지스터는 다중통로 스위치에 알맞게 접속되어 있어서, 인접변환은 인접 NTM의 에지데이타를 사용하여 실해될 수 있다.

또한, 본 발명은 2×2윈도우인접변환방식과 관련하여 반대의 래스터스캔을 사용하도록 계획하였으며, 본 발명의 인접변환모듈구조는 하드웨어 및 제어동기화에 있어서 어떠한 다른 변경을 필요치 않고서 동일한 NTM 구조에 의해 반대의 스캔을 형성할 수 있다.

발명의 상세한 설명

제1도에 도시된 병렬파이트라인 영상처리기는 미합중국 특허원 제4,484,349호에 기재된 바와 유사한다. N-열 및 M-행의 2차원 영상센서플레인(10)으로 부터의 영상센서데이타는 영상데이타 메모리수단(20)으로 전송된다. 설명하기 위해서, 메모리(10)는 또한 M-행 및 N-열을 갖는 기억레지스터의 2차원 배열로서 구체화될 수도 있다. 메모리(20)내 각 레지스터들은 행 및 열 어드레스에 의해 번지 지정될 수 있다. 통상의 기술을 가진자가 알 수 있듯이, 영상의 위치트랙을 유지하기 위해 많은 기법의 메모리 매핑이 사용될 수 있다. 제1도에 도시되었듯이, 메모리(20)는 21,22 및 23으로 표시되는 K-분할(도면에서 K=3)로 나누어지는데, 그 각 분할은 M-행 및 P-열로 구성된다. 본 발명에서, 이러한 분할은 배열크기와 일치한다.

제1분할(21)로부터의 데이터가 인접변환모듈(neighborhood transformation module : NTM)(30)에 연속적으로 제공된다. NTM(30)의 출력이 NTM(40)에 연속적으로 제공되고, NTM(40)의 출력(50)이 메모리 수단(20) 후면에 결합된다.

유사한 방법으로, 메모리수단(20)의 제2분할(22)이 연속적으로 NTM(31) 및 NTM(41)에 제공되고, NTM(41)의 출력(61)이 메모리수단(20) 후면에 결합된다. 이와 유사하게, 제3분할(23)이 NTM(32) 및 NTM(42)에 연속하여 제공되고, 모듈(42)의 출력(62)에 메모리수단(20) 후면에 또한 결합된다.

실지로, NTM모듈(30),(31) 및 (32)는 동일하며, 동일한 인접변환 처리로 수행된다(즉, 그들은 실질상 동일한 인접변환알고리즘을 이용함). 유사하게, NTM모듈(40),(41) 및 (42)는 실지로 동일하며, 동일한 인접변환을 수행하게 된다. NTM모듈(30),(31) 및 (32)를 포함하는 제1변환 단계로 수행되는 변환알고리즘과 NTM모듈(40),(41) 및 (42)를 포함하는 제2변환단계로 수행되는 변환 알고리즘은 동일한 알고리즘일지라도 다른다. 각 단게에서 수행되는 각 알고리즘은 소정의 영상처리 형태에 따른다. 본 발명에 있어서, 각 인접변환모듈은 NTM모듈로 수행되는 알고리즘을 변화시킬 수 있는 제어정보(도시되지 않음)를 제외하고는 동일하다.

다시 제1도를 참조하면, 상호 접속수단(51)은 모듈(30) 및 (31)간의 에지데이타를 전송하는 경로를 제공한다. 이와 유사하게, 상호 접속수단(52)은 모듈(31) 및 (32)간의 에지데이타를 전송하기 위한 수단을 제공한다. 상호 접속수단(53)은 모듈(40) 및 (41)간의 에지데이타를 전송하고, 상호 접속수단(54)은 모듈(41) 및 (42)간의 에지데이타를 전송하기 위한 경로를 제공한다.

(22)로 정의된 제2분할 및 (23)으로 정의된 제3분할 사이에는 얼마간의 분할이 있다는 것을 본 발명에 속하는 통상의 기술을 가진자는 알 수가 있다. 분할 선택의 수는 설계 선택의 문제이다.

제1도에 또한 도시된 바와 같이, 메모리(20)는 출력수단(70)을 포함하는데, 그 출력수단은 통상적으로 비디오 출력에 대한 표시전자 장치와 같은 유틸리제이션디바이스(71)에 연결된다. 그러나, 모듈(40),(41) 및 (42)의 출력이 유틸리제이션디바이스에 직접 연결되어 사용될 수 있음을 알 수 있다.

지금까지 기술한 사항의 일부는 본질적으로 공지된 바와 같고, 부분적으로는 미합중국 특허원 제4,484,349호에 기재된 바와 같다. 변환처리를 구성하는 부분으로 2×2윈도우변환을 갖는 본 발명에 따라서, 제2도는 제1도에 도시된 인접변환모듈중의 하나를 개략적으로 도시한 블록도이다. 제2도에서, 도시된 단일신호라인은 실제로는 복수개의 신호라인, 즉 병렬신호버스들이다.

제2도에 도시된 인접변환모듈(100)의 구조는 전술한 바와 같은 2×2 윈도우인접변환을 수행하도록 동작되고, 제1도의 어떤 NTM 모듈에 대해서도 사용될 수 있다. 각 NTM모듈은 기억레지스터(storage register : SR)(203)에 제공되는 입력수단(201)을 포함한다. 기억레지스터(203)는 신호부허 ＂A＂로 표시된 출력(204)을 포함하는데, 그 출력(204)은 각각 접속수단(204a) 및 (204b)을 통해 기억레지스터(205) 및 다중경로 스위치(207)의 입력으로 제공된다. 기억 레지스터(205)는 신호부허＂B＂로 표시된 출력(206)을 포함하는데, 그 출력은 접속수단(206a),(206b) 및 (206c)을 통해 각각 출력 시프트 레지스터(211), 지역레지스터(212) 및 다중경로스위치(207)에 제공된다. 출력시프트레지스터(211)는 또한 신호부호 ＂H＂로 표시된 출력(218)을 포함한다. 지연레지스터(212)는 신호부호＂C＂로 표시된 출력(213)을 포함하는데, 그 출력은 접속수단(213a) 및 (213b)을 통해 각각 기억 레지스터(215) 및 다중경로스위치(207)에 제공된다. 기억레지스터(215)는 또한 신호부호 ＂D＂로 표시되는 출력(219)를 포함하는데, 그 출력은 다중경로스위치(207)에 제공된다. 모듈(100)은 신호부호 ＂F＂로 표시된 출력(225)를 가지는 입력시프트레지스터(221)를 추가로 포함하는데, 그 출력은 접속수단(225a) 및 (225b)를 통해 각각 기어레지스터(223) 및 다중경로스위치(207)에 제공된다. 신호부호 ＂G＂로 표시된 기억레지스터(223)의 출력(227)이 접속수단(227)을 통해서 다중경로스위치(207)에 접속된다. 스위치제어(S2)의 제어하에 멀티플렉서(235)를 통해서 입력수단(231) 또는 (233)의 입력을 입력시프트레지스터(221)가 수신된다.

다중경로스위치(207)는 각각 신호부호 ＂a＂,＂b＂,＂c＂ 및 ＂d＂로 표시된 신호를 가지는 4개의 출력(241),(242),(243) 및 (244)을 제공한다. 이러한 출력들이 산술논리연산장치(arithmetic logic unit; ALU) (251),(252) 및 (253)를 포함하는 인접변환처리기(250)에 입력으로 제공된다. ALU(251)는 신호 ＂a＂ 및 ＂b＂로써 작동하고, ALU(252)는 신호 ＂c＂ 및 ＂d＂로써 작동한다. ALU(251)의 출력이 기억레지스터(257)를 통해서 ALU(253)에 제공된다. 이와 유사하게 ALU(251)의 출력이 기억레지스터(257)를 통해서 ALU(253)에 제공된다. 이와 유사하게 ALU(252)의 출력이 기억레지스터(257)를 통해서 ALU(253)을 통해서 ALU(253)에 제공된다. 전술한 바와 같이 처리기(250)의 입력, 출력 및 내부 접속부는 본 발명에 따라 수행하는 좋은 예가 된다.

각각의 기억레지스터, 지연레지스터(212) 및 산술논리연산장치는 중심클럭신호(CK1)(도시되지 않음.)에 의해 동기적으로 동작된다. 본 발명의 이해를 용이하게 할 목적으로 도면에서는 클럭신호(CK1)의 도시를 생략하였다(동기 및 비동기 제어는 제어기술분야에서 잘 알려져 있음). 출력시프트레지스터(211) 및 입력 시프트레지스터(221)는 공통 클럭신호(CK2)에 의해 순차적으로 시프트된다. 그러나, 독립클럭신호가 이용될 수 있다.(입력시프트레지스터(221) 및 출력시프트레지스터(211)는 직렬로서 병렬버스라인을 필요치 않으므로 그 구조가 간단한 것을 주지해야 함). 출력시프트레지스터(211)는 또한 인에이블링신호(E1)의 제어하에, 레지스터(205)의 출력을 기억시키는 인에이블링신호(E1)를 추가로 포함한다. 기억레지스터(223)는 인어이블링신호(E2)의 제어하에 입력시프트레지스터(221)의 출력을 기억시키는 인에이블링신호(E2)를 포함한다. 끝으로, 다중경로스위치(207)는 후술되는 바와 같이 동작하는 제어스위치신호(S1)를 갖는다.

제3도는 배열이 3개로 분할되는 본 발명의 병렬파이프라인 인접변환처리기를 도시한다. 제3도는 3개의 동일한 인접변환모듈(100)들 간의 접속을 도시하는데, 특히 다음에 기술될 방식으로 에지데이타정보를 전송하는 모듈들사이, 각각 입력 및 출력시프트레지스터(211) 및 (221)사이의 접속을 도시한다.

제3도에서, 좌측 NTM 모듈은 모듈(301)로 지정되며, 우측 NTM 모듈은 (303), 중간 NTM 모듈은 (302)로 지정된다. NTM 모듈(301), (302) 및 (303)은 제1도의 모듈(30), (31) 및 (32)와 동일하다. 제2도에 도시된 바와 동일한 기능을 갖는 각 NTM 모듈의 소자들은 제2도의 NTM 모듈(100)과 동일한 번호로 지정된다. 모듈(302)에서 출력시프트레지스터(211)의 출력은 선행모듈(301)의 입력수단(233) 및 후속모듈(303)의 입력수단(231)에 접속된다. 모듈(301)에서 시프트레지스터(211)의 출력이 후속모듈(302)의 입력수단(231)에 제공된다. 모듈(303)에서 출력시프트레지스터(211)의 출력이 선행모듈(302)의 입력수단(233)에 제공된다.

제4a,4b,4c 및 4d도는 본 발명에 따른 래스터라인스캔 제어방식 및 인접변환메모리매핑방식을 도시한다. 특히 제4a도는 좌측에서 우측 및 상향에서 하향으로 이동되는 래스터라인스캔-즉, 우측/하측-스캔을 도시한다. 4개의 코너어드레스 a,b,c 및 d를 갖는 2×2윈도우의 데이터가 결정자로 동작됨으로써 그 결과, 전술한 4개의 코너데이타 값의 변환이 b-어드레스의 선행위치에 따라 메모리수단(20) 어드레스위치에 저장된다. 전술한 제어시스템이 제5도에 도시된다.

제5도는 4행 및 4열을 갖는 메모리에서의 어드레스매트릭스 실시예를 도시한다. 메모리(A) 매트릭스의 각 셀은 어드레스 1a 내지 16a로 지정된다. 단계 1에서, 제1 2×2인접변환이 소자 1a, 2a, 5a 및 6a에서 데이터로 동작하고, 메모리(A)와 대응어드레스를 갖는 메모리(B)의 어드레스 5b위치에 그 결과 NT1을 저장한다. 단계 2에서 1행에 걸쳐 래스터스캔 및 셀 2a, 3a, 6a 및 7a내 데이터로 인접변환을 수행하고, 셀 6b에 그 결과 NT 2를 저장한다. 단계 3후에, 셀 3a, 4a, 7a 및 8a상의 인접변환결과는 어드레스 7b에 저장되고 NT3로 지정된다. 단계 3후에, 열 1 및 2에서 데이터값으로 수행될 수 있는 2×2윈도우변환이 더 이상 유효하지 않음을 유의해야 한다. 그러므로, 단계 4(도시되지 않음)에서는 셀 8b에 별표로 표시된 바와 같이 무효화 데이터를 생성한다. 단계 4의 마지막에서는, 단계 K로 도시된 바와 같이 좌측으로 1열 및 후진아래로 리세트된다. 단계 K에서는, 인접변환 NT4가 셀 5a,6a,9a 및 10a상에서 수행되고 어드레스 9b에 저장된다. 단계 N에서는 메모리(A)에 기억된 데이터 값 매트릭스내의 데이터 값을 수행하는 마지막 2×2윈도우 변환을 설명한다. 단계 N에서, 인접변환 NT11가 셀 11a,12a,15a 및 16a상에서 수행되고 어드레스 15b내에 기억된다.

2×2윈도우인접변환의 이용 및 메모리(B)내 b셀의 어드레스에 따라 변환결과의 기억을 이용하여, 메모리 A에 기억된 영상의 래스터스캔을 완료후에, 상부 열 및 우측행이 더 이상 유효한 인접변환데이타를 갖지 않으므로 영상 비틀림이 발생하게 된다. 이러한 것은 단계 N후에 메모리(B)의 상부 열 및 우측 행에 별표로 제5도에 도시된다. 추가로, 메모리매트릭스내 영상은 하측 1열이 좌측 1행으로 시프트된다.

제3도에 도시된 NTM 모듈(40),(41) 및 (42)에 의한 제2변환을 예로 들어서, 각 인접변환에 대해 그 메모리내의 영상은 동일 래스터라인스캔패턴을 동일방향의 추가열 및 행으로 시프트될 것이다. 후술되는 바와 같이, 본 발명에 따른 구조는 역스캔방법을 이용할 수 있으며, 제4b도에 도시된 바와 같이 동일 NTM 모듈 및 제어방식을 이용함으로써 인접변환영상이 영상메모리 맵내 중심으로 영상을 재배치하도록 보수방식으로 시프트된다.

제2도의 인접변환모듈의 동작을 제3도, 제6도에 도시된 클럭사이클 타이밍표, 제7도의 메모리도표, 및 제4a도의 래스터라인스캔도표를 참조하여 기술하겠다.

제7도는 제5도와 유사한 3-세그먼트분할 영상데이타 메모리맵(A),(B) 및 (A+)를 도시한다. 각 메모리맵은 4열 및 12행을 갖는다. 추가로, 메모리맵세그먼트(601),(602) 및 (603)에 도시된 바와 같이 영상데이타 및 대응메모리맵은 3세그먼트로 나누어진다. 각 메모리맵에 있어서, 상부 좌측메모리셀은 어드레스 1로 지정되며, 하부 우측셀은 어드레스 16으로 지정된다. 추가로, 제4a도에 도시된 래스터라인스캔에 따라서 제3도에 도시된 각 변환보듈(301),(302) 및 (303)의 신호번스(접속부로 도시되지 않음)로 메모리분할(601),(602) 및 (603)에서의 출력 데이터가 순차적으로 공급된다. 즉, 선택된 클럭사이클동안, 하나의 셀 및 하나의 라인에 메모리로부터 셀데이타가 공급되는데, 메모리맵의 상부 좌측코너에 어드레스 대응을 개시하고 각 라인스캔에 대해 좌측에서 우측으로 스캔한다. 제6도는 입력수단 a,b,c 및 d상의 데이터 어드레스(데이타가 아님)를 상세히 도시하는데, 그 어드레스는 각 클럭사이클 CK1에 대해 인접변환처리기(250)에 제공된다.

제6도의 클럭사이클타이밍표 및 제7도의 메모리맵 도표는 우측/하향-스캔에 대해서 모든 NTM 모듈, 그러나 특히 중간 NTM 모듈(302)의 동작을 도시한다. 제6도의 표에서 시작문자는 제2도에 관련하여 지정된 바와 같이 신호부호를 나타낸다. ＂부호＂행 아래의 숫자는 각각 분할된 메모리의 셀어드레스를 나타낸다. 그 다음의 설명은 클럭사이클 CK1완료 다음에 오는 데이터 흐름을 기술한다. ＂원형＂으로 표시된 셀은 기(250)입력신호 a로, 신호 F는 처리기(250) 입력 신호 C로 접속된다. 이러한 관점에서, 제7도에 윈도우(610)로 도시된 바와 같이 양호한 2×2윈도우 소자 데이터로 처리기(250)는 인접 변환 NT4를 수행할 수 있다.

제9클럭 사이클 후에, SR(223)은 신호 F를 기억하도록 다시 인에이블된다. 추가로, 제10클럭 사이클후에, 에지 데이터가 다시 NT8 변환을 필요로 제13클럭 사이클 후 이용하기 위해서 셀 9는 입력 레지스터(221)로 전송된다. 물론, 이러한 패턴은 제17클럭 사이클에서 필요항 에지데이타에 대해 반복된다. 따라서, 2×2윈도우 스캔을 이용한 완전 래스터 라인 스캔은 제17클럭 사이클후에 완료된다. NTM모듈(301),(302) 및 (303)이 동시에 동일한 방식으로 동작되므로, 제17클럭 사이클후에 완전 영상이 전송된다.

제7도에 도시된 바와 같이, NT12를 통해 인접 변환 NT1은 전술한 우측 및 하향으로 시프트된 영상과 함께 메모리(B)에 기억된다. 그러나, 전술한 바와 같이, 처리기의 파이프라인이 인접 변환 처리기의 출력을 순차적으로 처리함으로써, 메모리(B)로 전송되기전에 영상데이타를 더불어 변환시킨다. 메모리(B)는 메모리(A)와 동일할 수 있으며, 또는 메모리(A)의 크기와 거의 동일하게 메모리 분할이 이루어진 것일 수 있다.

본 발명에 있어서, 동일제어방식을 가진 동일 NTM모듈이 사용됨으로써, 복잡하며 정교한 메모리 제어방식 없이도 메모리 플레인내에 영상을 재배치시킬 수 있다. 본 발명에서, 제4b도-즉, 스캔 좌측 및 상향에 구체적으로 도시된 바와 같이 메모리의 스캔을 간단히 역전시킬 수 있다. 제6도에 도시된 바와 같이 제8도의 표는 좌측-상향-스캔에 대한 신호값을 도시한다. 그 결과가 제7도의 메모리 맵에 구체적으로 도시되는데, 메모리 B의 값이 역으로 스캔되어 메모리(A

)에 기억된다. 메모리(A+)내 영상은 우측 및 상향-우측-하양-스캔으로 생기는 시프트의 반대방향으로 시프트된다.

그러나, 전술한 바와 같이 스캔이 역전될 때, 윈도우에 대해 에지데이타를 얻는다면 선행 NTM모듈로부터 에지데이타를 얻어야 한다. 이러한 경우에 있어서, 입력 시프트 레지스터(221)의 입력을 접속수단(231)에 접속시키는 멀티플렉서(235)에 의해 신호 S2가 동작된다. 나머지 신호들 및 NTM모듈의 동작은 전술한 바와 동일하다.

역 스캔을 사용하는 윈도우 기억 방식은 우측-하향-스캔과 동일하다는 것을 주지해야 한다. 즉, 그 결과가 ＂b＂셀 위치부에 저장된다. 제4a 및 4b도의 2×2윈도우 비교는 하향에서 상향으로, 우측에서 좌측으로의 변환을 나타낸다. 따라서, 전술한 역 스캔후에 추가의 처리 또는 메모리 제어를 하지 않고 메모리로부터 직접 판독할 수가 있다. 제4c 및 4d도에 도시된 바와 같이 본 발명에 따른 NTM 모듈에 의해 보수적인 스캔이 또한 처리될 수 있다.

제9도는 영상처리 알고리즘과 같은 것으로 향상시킨 제2도의 NTM 모듈이 향상된 경우를 표시한다. 제2도와 동일한 기능을 갖는 소자는 제9도에 동일한 수로 지정된다. 제9도의 NTM 모듈은 NTM 변환처리기(950)를 통해 두 영상 매트릭스 중의 하나 및 다양한 결합부를 순차적으로 제공하기 위해서 다중경로 스위치(900)를 포함한다. 다중경로 스위치는 두 입력 신호 (201)또는 (902)중의 하나를 선택할 수 있으며, 명령 신호 입력(S9)의 제어하에 셋 이상의 출력 라인(911),(912) 또는 (913)에 그것을 접속시킬 수 있다. 출력(911)은 제2도의 출력 수단(204)와 유사하다. 출력(912)는 복잡한 다중경로 스위치 및 인접 변환 처리기로 선택적으로 처리되도록 다중 경로 스위치(207)에 직접 접속된다.

제9도에 도시된 바와 같이, 처리기(950)는 신호 처리의 양호한 타이밍에 대해 복수의 기억 레지스터(storage register; SR)와 함께 ALU(955) 및 결정 논리회로(956)를 추가로 포함한다.

제2도의 NTM 모듈과 같이, 처리기(950)의 출력(990)은 파이프라인에서 다시 순차적으로 처리되거나 인접한 NTM 모듈에 의해 필요한 에지데이타를 나타내고, ＂박스형＂으로 표시된 셀데이타는 인접 2×2변환에 대해 필요한 셀데이타를 나타낸다. 제2클럭 사이클후에, 셀 1의 데이터를 포함하는 신호 B가 신호 E1의 요구에 따라 시프트 레지스터(211)로 로드된다. 통상적으로 고속의 클럭 비율 CK2에서, 예로써 설명된 타이밍도에 있어서, 출력 시프트 레지스터(211)의 내용은 접속 수단(231)을 통해 선행 NTM 모듈(301)의 입력 시프트 레지스터(233)로 순차적으로 시프트된다. 동시에, 그 다음에 오는 NTM 모듈(303)의 출력 시프트 레지스터(211)의 내용이 접속수단(233)을 통해 모듈(302)의 입력 시프트레지스터(221)로 순차적으로 시프트된다. 신호 E2의 명령에 따라, 신호 F가 SR(223)로 로드된다. 유사한 방법으로, 제6클럭 사이클후에, 셀(5)의 내용이 입력 시프트 레지스터(221)로 로드된다. 따라서, 제10클럭 사이클전에, 신호 G는 셀 1의 내용을 나타내고 신호 F는 셀 5의 내용을 나타낸다. 출력 시프트 레지스터(211) 및 입력 시프트 레지스터(221)의 결합으로 NTM모듈간의 단일 연속 데이터 전송 라인을 통해 에지 데이터를 전송 및 적재한다. 따라서, 레지스터(205),(212) 및 (215)를 통해 셀 데이터가 전송되는 동안의 타이밍 동작, 및 NTM 모듈간의 최소 신호 라인이 있게 된다.

통상적으로, 클럭 비율 CK2는 CK1보다는 고속으로 될 필요는 없으며, 실제로 CK1과 동일할 수도 있음을 주지해야 한다. 즉, 세그먼트 당 행의 수가 메모리 셀에 저장된 데이터 값당 비트의 수(즉, 레지스터(211)를 예로들어, 출력 연속 시프트 레지스터의 길이)보다 크다면 CK2는 CK1는 같을 수 있다(또는 더욱 느림).

지연 레지스터(212)의 기능 및 지연의 크기에 관해서 이제 기술하겠다. 제6도에 도시된 실시예에 있어서, 메모리 영상은 3세그먼트로 나누어지는데, 그 각 세그먼트는 4행을 포함한다. NTM모듈(100)의 양호한 동작을 위해서, 지연 레지스터(212)는 N-총합-행(12)을 K-분할(3)로 나누어 1을 감산한 수, 즉(N/K)-1이 되어야 한다. 실시예에 있어서, 지연 레지스터는 3클럭 사이클과 동등한 값(12를 3으로 나누어 1을 감산)을 제공해야 한다. 그러므로, 본 발명의 실시예에 있어서, 부호 ＂C＂로 지정된 지연 레지스터 출력(213)에서 데이터를 얻기전에 지연 데이터는 3클럭 사이클 기간과 동등한 값이 되어야 한다. 따라서, 제5클럭 사이클 후에 C에서 셀 1의 내용이 얻어진다. 제6클럭 사이클후에, 신호 A,B,C 및 D의 값은 메모리(A)에 대해 제5도의 단계 1에서 도시된 윈도우 및 제4a도의 윈도우 패턴이다. 이른바, D는 셀 1의 값을, C는 셀 2의 값을 가지며, B는 셀 5의 값을, A는 셀 6의 값을 갖는다. 유사한 방식으로, 각 클럭사이클 CK1후에, A,B,C 및 D의 값은 스캐닝 2×2윈도우와 대응한다.

다중경로 스위치의 동작을 기술함으로써 분할 에지에서 인접 변환을 수행한다. 제6클럭 사이클 다중경로 스위치(207)가 스위치(S1)으로 세트된후에 출력 A,B,C 및 D는 인접 변환 처리기(250)에 입력 a,b,c 및 d로서 제공된다. 제7클럭 사이클후에, 소자 (2),(3),(6) 및 (7)의 인접 변환 개시는 처리기(205)에서 개시된다. 제1도에 도시된 바와 같이 다음의 변환 단계로 제공 또는 메모리 B에 저장을 위해서 처리기(250)의 출력(290)에서 데이터가 얻어질때까지 하나 이상의 클럭 서이클을 통해서 변환처리가 실지로 발생한다. 하나의 변환 단계만이 있다면, 제5도에 각각 단계 1,2 및 3으로 도시된 바와 같이 제6,7 및 8클럭 사이클이 2×2윈도우 이동에 대응한 후에 데이터가 신호 A,B,C 및 D로 표시된다. 이런 경우, 다중경로 스위치(207) 제어신호 S1은 신호 A,B,C 및 D와 같은 신호를 입력신호 a,b,c 및 d로 변환시켜 인접 처리기(250)에 제공한다. 그러므로, 인접 변환 값 NT1,NT2 및 NT3는 인접 변환 처리기에 의해 순차적으로 계산될 수 있다.

그러나, 제9클럭 사이클 후에, 중간 NTM 모듈은 다음의 NTM모듈(303)로부터 에지 데이터를 필요로 한다. 이러한 경우에, 스위치 제어 S1은 다중경로 스위치(207)를 제어하도록 변환됨으로써 신호 G는 처리 전술한 바와 같이 메모리 후위로 전송될 수 있다.

제9도의 NTM 모듈은 다양한 영상 처리 방식을 제공하기 위해서, 영상을 결합하는데 있어 엄청난 래터튜드를 허용하는 처리기(950)를 포함한다.

2×2 윈도우를 이용하는 NTM 모듈이 영상처리제 응용분야와 관련하여 설명되었지만, 인접 변환 처리가 필요한 데이터 매트릭스에 적합하도록 본 발명의 기술정신 및 그 범위내에 있음을 주지해야 한다. 추가로, 본 발명의 기술 정신 및 의도를 벗어나지 않는 한도내에서 다양한 메모리 매핑 방식이 활용될 수 있음을 주지해야 한다.

본 발명에 따른 기능을 제공하는 다양한 회로 기술에 의해 기억레지스터가 제공될 수 있음을 또한 주지해야 한다. 본 발명을 4×4 메모리 맵과 함께 기술하였지만, 본 발명의 영역내에서 어떤 메모리 크기도 적용될 수 있다.

마지막으로, 다중경로 스위치(207)는 특정 스위치 접속 A,B,C 및 D를 각각 출력 a,b,c 및 d에 제공하는 것으로 기술되었다.

그러나, 다중경로 스위치(207)는 통상적으로 A,B,C 및 D를 임의로 a,b,c 및 d에 여러 방법으로 접속되도록 하는데, 예로서 A를 d로, B는 a로, C는 b로, 그리고 D는 e등으로 접속되도록 사용된다.

Claims

n-행×m-열 영상센서 배열에 대응하고, 영상 데이터 메모리의 어드레스 가능셀에 저장되는 영상데이타 값의 n-행×m-열 배열을 영상 처리하는 장치에 있어서, 상기 영상 데이터 메모리를 판독하여 상기 영상 센서배열의 선택된 래스터 라인 스캔패턴에 따라 제1출력신호 수단상의 제1클럭신호의 연속 클럭 사이클에 대한 상기 영상 데이터 메모리의 영상데이타값중 그 하나의 저장값을 연속 출력시키기 위한 독출수단; 상기 제1출력 신호 수단상에 상기 저장데이타값을 수신토록 제1입력 수단을 갖고, 제2, 제3, 제4 및 제5출력신호 수단을 구비한 데이터 순서수단을 포함하는데, 그 데이터 순서 수단은 상기 영상 센서배열의 2×2윈도우중 4개의 코너 데이터 값에 대응하여 상기 제2, 제3, 제4 및 제5출력 신호수단상의 데이터값을 동시에 출력시키고, 상기 4개의 코너데이타 값은 상기 선택된 래시터 라인 스캔패턴과 유사한 래시터 라인스캔 패턴에 있는 슬라이딩 윈도우에 따라 제1클럭신호의 연속클럭 사이클을 연속적으로 변화시키며; 상기 제2, 제3, 제4 및 제5출력신호수단상의 4개의 코너 데이터값을 수신키위한 입력수단을 갖고, 제6출력 신호수단을 구비한 인접 변화 처리기 수단을 포함하는데, 그 처리 수단은 상기 4개의 코너 데이터 값상의 선택된 인접 변환을 실행할 수 있고, 상기 제1클럭신호의 연속클럭 사이클에 대해 상기 제6출력신호 수단상에 그 결과를 연속적으로 출력시키는 것을 특징으로 하는 영상처리장치.
제1항에 있어서, 상기 데이터 순서수단을 제1 및 제2기억장치 레지스터와 지연수단을 포함하는데, 그 각각은 입력 및 출력수단을 가지며, 상기 제1기억장치 레지스터의 입력수단을 상기 제1출력 신호 수단에 결합되도록 되어 있으며, 상기 제1기억장치 레지스터의 출력수단은 상기 지연수단의 입력수단에 결합되며, 상기 지연수단의 출력수단은 상기 제2기억장치 레지스터의 입력수단에 결합되고, 상기 제1기억장치 레지스터, 상기 지연수단, 상기 제2기억장치 레지스터의 상기 입력수단은 상기 제2, 제3 및 제4출력 신호수단으로서 작용하며, 상기 제2기억장치 레지스터의 출력수단은 상기 제5출력신호 수단으로서 작용하는 것을 특징으로하는 영상처리장치.
제2항에 있어서, 상기 지연수단은 상기 클럭사이클 정수와 거의 동일한 지연을 제공하는데, 상기 배열내의 행수의 정수값과 동일한 1이하의 정수인 것을 특징으로 하는 영상처리장치.
n-행×m-열 영상 센서배열에 대응하고, 영상데이타 메모리의 어드레스 가능셀에 저장되는 영상데이타값의 n-행×m-열 배열을 영상처리하는 장치에 있어서, 그 장치는 복수의 인접변환 모듈을 포함하는데, 그 모듈은 상기 영상 데이터 메모리를 판독하여, 상기 영상 센서 배열의 분할 세그먼트의 n-행×m-열중 선택된 래스터 라인 스캔 패턴에 따라 제1출력 신호 수단상의 제1클럭신호의 연속 클럭 사이클에 대한 상기 영상 데이터 메모리의 영상데이타값중 그 하나의 저장값을 연속출력 시키기 위한 독출수단; 상기 제1출력 신호수단상에 상기 저장 데이터값을 수신토록 제1입력수단을 갖고, 제2,제3,제4 및 제5출력신호 수단을 구비한 데이터 순서수단을 포함하며, 그 데이터 순서수단은 상기 영상 센서 배열의 2×2윈도우 중 4개의 코너 데이터 값에 대응하여 상기 제2, 제3, 제4 및 제5출력신호 수단상의 데이터값을 동시에 출력시키고, 상기 4개의 코너데이타 값은 상기 선택된 래스터 라인 스캔패턴과 유사한 래스터 라인 스캔패턴에 있는 슬라이딩 윈도우에 따라 상기 제1클럭신호의 연속클럭 사이클을 연속적으로 변화시키며; 상기 제1입력수단에 결합되어, 상기 p-행 배열의 처음과 최종행중 선택된 한행의 에지데이타 값을 후속적으로 기억시키기 위한 출력기억 장치수단; 상기 복수의 인접 변환 모듈의 선행 및 후속 변환 모듈의 선택된 한모듈에 대한 상기 출력기억 장치수단에 결합되어, 상기 입력기억 장치수단에 저장된 에지데이탁 값을 수신하는 입력기억장치 수단을 포함하며, 상기 입력기억 장치수단은 상기 처음과 최종행중 상기 선택된 한 행의 두개의 연속 에지 데이터 값을 기억키위한 기억수단 및 상기 두개의 연속 에지 데이터 값을 출력시키기 위한 제1 및 제2 에지데이타출력수단을 포함하며; 상기 제2, 제3, 제4 및 제5출력 신호 수단 및 제1, 제2, 제3 및 제4스위치 출력수단상에 상기 제1, 제2, 에지데이타 출력수단을 선택적으로 접속하여 그 제1, 제2, 제3 및 제4스위치 출력수단이 상기 슬라이딩 어셈블리의 4개의 코너데이타 값을 나타내도록 하는데, 그 윈도우는 상기 분할세그먼트중 하나의 선행 및 후속 세그먼트에서 선택된 하나의 상기 에지데이타를 포함하도록한 스위치수단; 상기 제1, 제2, 제3 제4출력신호 수단상의 4개의 코너 데이터값을 수신키위한 입력수단을 갖고, 제6출력 신호수단을 구비한 인접 변환 처리기 수단을 포함하며, 그 처리기 수단은 상기 4개의 코너 데이터값상의 선택된 인접 변환을 실행할 수 있고, 상기 제1클럭신호의 연속클럭 사이클에 대해 상기 제6출력신호 수단상에 그 결과를 연속적으로 출력 시키는 것을 특징으로 하는 영상처리장치
제4항에 있어서, 상기 스위치수단은, 상기 세그먼트중 선택된 하나의 선행 및 후속세그먼트로부터의 에지데이타를 필요로 하지 않는 상기 윈도우에 대한 래스터 라인 스캔의 각 라인에 대해 제1, 제2, 제3 및 제4스위치 출력 수단상에 상기 제2, 제3, 제4 및 제5출력 신호수단을 각각 선택적으로 접속키 위한 접속수단; (ⅰ) 상기 제1 및 제3스위치 출력수단상에 상기 제1 및 제2에지데이타 출력 수단을 각각 선택적으로 접속하고, (ⅱ) 에지 데이터를 필요로 하는 상기 윈도우의 상기 래스터 라인 스캔에 대한 각 라인의 종료점에서 상기 제2 및 제4스위치 출력상에 상기 제2 및 제4출력 신호 수단을 각각 선택적으로 접속키 위한 접속수단을 포함하는 것을 특징으로 하는 영상처리장치.
제4항에 있어서, 상기 데이터 순서수단은, 제1 및 제2기억장치 레지스터와 지연수단을 포함하는데, 그 각각은 입력 및 출력 수단을 가지며, 상기 제1기억장치 레지스터의 입력수단은 상기 제1출력 신호수단에 결합되도록 되어 있으며, 상기 제1기억장치 레지스터의 출력수단은 상기 지연수단의 입력수단에 결합되며, 상기 지연 수단의 출력수단은 상기 제2기억장치 레지스터의 입력수단에 결합되고, 상기 제1기억장치 레지스터, 상기 지연수단, 상기 제2기억장치 레지스터의 상기 입력수단은 상기 제2, 제3 및 제4출력신호수단으로서 작용하며, 상기 제2기억장치 레지스터의 출력수단은 상기 제5출력신호 수단으로서 작용하는 것을 특징으로 하는 영상처리장치.
제6항에 있어서, 상기 지연수단은 상기 클럭 사이클 정수와 거의 동일한 지연을 제공하는데, 상기 배열내의 행수의 정수값과 동일한 1이하의 정수인 것을 특징으로 하는 영상처리장치.
제6항에 있어서, 상기 출력 기억장치 수단은 제1시프트레지스터를 포함하는 것을 특징으로 하는 영상처리장치.
제8항에 있어서, 상기 입력 기억장치수단은 제2시프터레지스터와 제3기억장치 레지스터를 포함하는데 그 각각은 입력수단 및 출력수단을 구비하며, 상기 제2시프트 레지스터의 출력수단은 상기 제3기억장치 레지스터의 입력수단에 결합되고, 상기 제2시프트레지스터의 출력수단은 상기 제2에지데이타 출력수단을 제공하고, 상기 제3기억장치 레지스터의 출력은 상기 제1에지데이타 출력수단을 제공하며, (ⅰ) 인에이블 신호에 응답하여 상기 입력기억장치수단의 제2시프트 레지스터에 상기 제1시프트레지스터에 저장된 상기 에지데이타 값을 시프팅시키고, 상기 제3기억장치 레지스터에 제공된 명령신호에 응답하여 상기 제3기억장치 레지스터에 상기 제2시프트 레지스터의 출력을 전달하기 위한 타이밍 제어 수단을 추가로 포함하는 것을 특징으로 하는 영상처리장치.
n-행×m-열 영상 센서배열에 대응하고, 영상데이타 메모리의 어드레스 가능셀에 저장되는 영상데이타값의 n-행×m-열 배열을 영상처리하곤 장치에 있어서, 그 장치는 복수의 인접 변환 모듈을 포함하는데, 그 모듈은 상기 영상 데이터 메모리를 판독하여, 상기 영상 센서 배열의 분할 세그먼트의 p-행×m-열중 선택된 래스터 라인 스캔 패턴에 따라 제1출력 신호 수단상의 제1클럭신호의 연속클럭 사이클에 대한 상기 영상 데이터 메모리의 영상데이타값중 그 하나의 저장값을 연속출력 시키기 위한 독출수단; 상기 제1출력 신호수단상에 상기 저장 데이터값을 수신토록 제1입력 수단을 갖고, 제2, 제3, 제4 및 제5출력신호 수단을 구비한 데이터 순서수단을 포함하며, 그 데이터 순서수단은 상기 영상세너 배열의 2×2윈도우중 4개의 코너 데이터 값에 대응하여 상기 제2, 제3, 제4 및 제5출력 신호수단상의 데이터 값을 동시에 출력시키고, 상기 4개의 코너데이타 값은 상기 선택된 레스터라인 스캔패턴과 유사한 래스터 라인 스캔패턴에 있는 슬라이딩 윈도우에 따라 상기 제1클럭신호의 연속클럭 사이클을 연속적으로 변화시키며; 상기 복수의 인접 변환 모듈의 선행 및 후속변환 모듈의 선택된 한 모듈에 결합되어, 그와 관련한 분할 세그먼트의 상기 P-행 배열의 처음과 종료행중 선택된 하나의 에지데이타 값을 수신하는 입력기억장치 수단을 포함하며, 상기 입력기억장치수단은 상기 처음과 최종행중 상기 선택된 한 행의 두개의 연속 에지데이타 값을 기억키 위한 기억수단 및 상기 두개의 연속 에지데이타 값을 출력시키기 위한 제1 및 제2에지데이타 출력수단을 포함하며; 상기 제2, 제3, 제4 및 제5출력신호수단 및 제1, 제2, 제3 및 제4스위치출력수단상에 상기 제1, 제2에지데이타 출력수단을 선택적으로 접속하여 그 제1, 제2, 제3 및 제4스위치 출력수단이 상기 슬라이딩어셈블리의 4개의 코너데이타 값을 나타내도록 하는데, 그 윈도우는 상기 분할세그먼트중 하나의 선행 및 후속 세그먼트에서 선택된 하나의 상기 에지데이타를 포함하도록 한 스위치 수단; 상기 제1, 제2, 제3 및 제4출력신호수단상의 4개의 코너 데이터값을 수신키위한 입력수단을 갖고, 제6출력신호수단을 구비한 인접변환 처리기 수단을 포함하며, 그 처리기 수단은 상기 4개의 코너 데이터값사의 선택된 인접변환을 실행할 수 있고, 상기 제1클럭신호의 연속클럭 사이클에 대해 상기 제6출력신호 수단상에 그 결과를 연속적으로 출력시키는 것을 특징으로 하는 영상처리장치.
제10항에 있어서, 상기 스위치수단은, 상기 세그먼트중 선택된 하나의 선행 및 후속세그먼트로부터의 에지데이타를 필요로 하지 않는 상기 윈도우에 대한 래스터 라인 스캔의 각 라인에 대해 제1, 제2, 제3 및 제4스위치 출력 수단상에 상기 제2, 제3, 제4 및 제5출력신호수단을 각각 선택적으로 접속키 위한 접속수단; (ⅰ) 상기 제1 및 제3스위치 출력 수단상에 상기 제1 및 제2에지데이타 출력수단을 각각 선택적으로 접속하고, (ⅱ) 에지 데이터를 필요로 하는 상기 윈도우의 상기 래스터 라인 스캔에 대한 각 라인의 종료점에서 상기 제2 및 제4스위치 출력상에 상기 제2 및 제4출력신호수단을 각각 선택적으로 접속키위한 접속수단을 포함하는 것을 특징으로 하는 영상처리장치.
제10항에 있어서, 상기 데이터 순서수단은, 상기 데이터 순서수단은 제1 및 제2기억장치 레지스터와 지연수단을 포함하는데, 그 각각은 입력 및 출력수단을 가지며, 상기 제1기억장치 레지스터의 입력수단은 상기 제1출력 신호수단에 결합되도록 되어있으며, 상기 제1기억장치 레지스터의 출력수단은 상기 지연 수단의 입력수단에 결합되며, 상기 지연수단의 출력수단은 상기 제2기억장치 레지스터의 입력수단에 결합되고, 상기 제1기억장치레지스터, 상기 지연수단, 상기 제2기억장치레지스터의 상기 입력수단은 상기 제2, 제3 및 제4출력 신호수단으로 작용하며, 상기 제2기억장치 레지스터의 출력수단은 상기 제5출력신호 수단으로서 작용하는 것을 특징으로하는 영상처리장치.
제12항에 있어서, 상기 지연수단은 상기 클럭사이클 정수와 거의 동일한 지연을 제공하는데, 상기 배열내의 행수의 정수값과 동일한 1이하의 정수인 것을 특징으로하는 영상처리장치.
제12항에 있어서, 상기 출력기억장치 수단은 제1시프트레지스터를 포함하는 것을 특징으로하는 영상처리장치.
제14항에 있어서, 상기 입력기억장치수단은 제3기억장치 레지스터를 포함하는데, 그 각각은 입력수단과 출력수단을 가지며, 상기 시프트레지스터의 출력수단은 상기 제3기억장치 레지스터의 입력수단에 결합되고, 상기 시프트레지스터의 출력수단은 상기 제2에지데이타 출력수단을 제공하는 것을 특징으로 하는 영상처리장치.