JPH07107706B2 - 遅延段数の可変なラインバツフア - Google Patents

遅延段数の可変なラインバツフア

Info

Publication number
JPH07107706B2
JPH07107706B2 JP60214163A JP21416385A JPH07107706B2 JP H07107706 B2 JPH07107706 B2 JP H07107706B2 JP 60214163 A JP60214163 A JP 60214163A JP 21416385 A JP21416385 A JP 21416385A JP H07107706 B2 JPH07107706 B2 JP H07107706B2
Authority
JP
Japan
Prior art keywords
line
signal
data
information
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60214163A
Other languages
English (en)
Other versions
JPS6274126A (ja
Inventor
忠 福島
小林  芳樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60214163A priority Critical patent/JPH07107706B2/ja
Priority to CA000500718A priority patent/CA1249376A/en
Priority to EP19860101338 priority patent/EP0189943B1/en
Priority to DE19863686822 priority patent/DE3686822T2/de
Publication of JPS6274126A publication Critical patent/JPS6274126A/ja
Priority to US07/963,675 priority patent/US5274717A/en
Publication of JPH07107706B2 publication Critical patent/JPH07107706B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、空間積和演算等の局所近傍画像処理を実行す
る際に、局所近傍画像を切り出すラインバツフアの係
り、特にLSIに内蔵するのに好適な遅延段数の可変なラ
インバツフアに関する。
〔発明の背景〕
デイジタル計算機を用いて画像処理を行う場合、通常、
画像データは、ラスタ走査と呼ばれる走査方式(主走査
方向が左から右、副走査方向が上から下の走査方式)に
より走査される。このため、空間積和演算などの局所近
傍演算を実行する場合は、第6図に示すような回路を用
いて、局所画像を切り出す。
第6図において、入力画像1はラスタ走査により走査さ
れる。走査された画像データは、シフトレジスタ11とラ
インバツフア2に入力される。ラインバツフア2は、画
像データを入力画像1の1ラインを走査する時間だけ遅
延させる。ラインバツフア2の出力は、シフトレジスタ
21とラインバツフア3に入力される。ラインバツフア3
は、ラインバツフア2と同様に、画像データを入力画像
1の1ラインを走査する時間だけ遅延させて、シフトレ
ジスタ31に出力する。シフトレジスタ11,21,31内の画像
データは、それぞれシフトレジスタ12,22,32へ、さらに
シフトレジスタ13,23,33へ順次転送される。この結果、
9個のレジスタには隣接する3×3個の画素データが切
り出される。
第6図の例では、2個のラインバツフアと9個のシフト
レジスタにより、3×3の形を成す局所近傍画像が切り
出されるが、ラインバツフアやシフトレジスタを追加す
ることにより、より大きな局所近傍画像を取り出すこと
もできる。
このような機能を果たすラインバツフアは、当初のシフ
トレジスタにより構築されていたが、入力画像1に含ま
れる画像数が大きくなるにつれて、大容量RAMとRAMの行
番地を制御する行番地制御回路とで置き換えられるよう
になつた。(特開昭58−159190,特開昭58−169681他)
これは、データそのものをシフトする代わりに、読み出
し・書き込みの行番地を制御することにより、シフトレ
ジスタと同等の機能を実現している。これにより、用い
るIC数をそれ程増やすことなく、ラインバツフアの遅延
段数を大きくし、大きな画像に対する局所近傍画像の切
り出しを実現できる。
しかし、複数本のラインバツフアを用いる場合、画像デ
ータはあるラインバツフアで遅延されられた後、別のラ
インバツフアへ転送される。このため、RAM間のデータ
転送が絶え間なく実行されることになる。このデータ転
送を高速に実行するためには、専用のデータ線が必要で
ある。また、RAM間のデータ転送レートを高くするため
には、RAMの読み出し/書き込みサイクルと、データ転
送サイクルを別々にしなければならなくなる。この時の
データ転送による生ずる、RAMの読み出しアドレスと書
き込みアドレスの歪みを、何らかの方法で補正する必要
がある。
また複数のラインバツフアを、1個のIC上に実現する場
合、ラインバツフアのビツト幅(同時に読み出しおよび
書き込むデータ量)が大きくなると、そのデータ転送に
必要な配線による集積度の低下は、ICのコスト上昇につ
ながる。さらに、読み出し/書き込みアドレスの歪みの
補正に要する回路もコスト上昇の要因となる。
また、従来のラインバツフアにあつては、転送回路を設
ける必要があるため、転送信号のビツト幅が大きくなる
と転送線を大きくしなければならずチツプ面積が大きく
なり、転送線(バス)にノイズがのりやすくなるという
欠点を有している。
〔発明の目的〕
本発明の目的は、ラインバツフア間のデータ転送を不要
にすることのできる遅延段数の可変なラインバツフアを
提供することにある。
本発明は、少なくとも1ビットの情報をそれぞれ同時読
み出し・同時書き込み可能な複数行の情報記憶部がn
(n≧2)本と、前記情報記憶部の行を順にずらして指
定する行番号信号を予め設定された複数行の範囲で繰返
し生成し、該生成した行番号信号を前記n本の情報記憶
部に対して共通に出力する行番地制御部と、前記行番地
制御部の行番地信号の繰返しの度に、入力情報を書き込
む前記情報記憶部を予め定めた順に従って前記n本のう
ちの1本に切り替えるとともに、該切り替えられた情報
記憶部の前記行番地信号に対応した行に前記入力情報を
書き込ませる入力情報制御部と、前記行番地信号に対応
する行番地の情報を、前記n本の情報記憶部からそれぞ
れ読み出させるとともに、前記n本の情報記憶部から読
み出されたn個の情報を出力させるn本の出力信号線
を、前記行番地信号の繰返しの度に順次切り替える出力
情報制御部とを含んでなるものとするとにより、ライン
バッファ間のデータ転送を不要にしたのである。
言い換えれば、少なくとも1ビツトのデータを同時に読
み出し・書き込み可能なRAMを用いてn本のラインバツ
フアを構成する際、データの書き込みは、常にn本のう
ちの1本のラインバツフアのみに行い、データの読み出
しはn本のラインバツフア同時に行い、データのライン
バツフア選択書き込みと、読み出し後データ変換回路で
配列変換して出力することによりラインバツフア間での
データ転送を不要にしたことを特徴とするものである。
〔発明の実施例〕
以下、本発明の実施例について説明する。
第1図には本発明の一実施例が示されている。すなわち
8ビツトのデータを最大1024段遅延できるラインバツフ
アを2本、もしくは8ビツトのデータを最大2048段遅延
できるラインバツフアは1本形成できる遅延段数の可変
なラインバツフアの構成が示されている。
第1図において、RAM41、およびRAM42はそれぞれ8×10
24ビツトの記憶容量を持つ。クロツク信号102が第2図
(B)に示す如く“High"レベルのとき、行番地制御回
路45の出力である10ビツトの行番地信号103は第2図
(c)に示す如く出力される。これによつて、行番地信
号103に対応するRAM41およびRAM42の各8ビツトのデー
タはそれぞれ信号線52、信号線53上に読み出される。ま
た、クロツク信号102が“Low"レベルでかつ入出力情報
制御回路46の出力データ104が“Low"のときは、入力信
号線51上の8ビツトのデータは、RAM41の行番地信号103
に対応する番地に、クロツク信号102が“Low"レベルで
かつ入出力情報制御回路46の出力データ104が“High"レ
ベルの際は入力信号線51上の8ビツトのデータは、RAM4
2の行番地信号103に対応する番地に、それぞれ書き込ま
れる。RAM41およびRAM42から読み出された信号線52およ
び信号線53上のそれぞれ8ビツトのデータは、選択回路
43および選択回路44に入力される。選択回路43は、信号
104が“Low"の時、信号線52の上のデータを選択して出
力信号線54上に、信号線104が“High"の時は、信号線53
上のデータを選択して出力信号線54上に出力する。一
方、選択回路44は、信号線104は“Low"の時は信号線53
上のデータを、信号線104が“High"の時は信号線52上の
データを、それぞれ選択して出力信号線55上に出力す
る。
行番地制御回路45は10ビツトのバイナリイカウンター
で、制御信号101が第2図(A)に示す如く“Low"でか
つクロツク信号102が第2図(B)に示す如く“High"に
なる度カウントアツプし制御信号101が“High"となると
0に初期化される。この行番地制御回路45は、第4図
(D)に示される如きカウントデータを10ビツトの行番
地信号103として、RAM41,RAM42のほか、論理回路47に出
力する。論理回路47は、10ビツトの行番地信号103すべ
てが“High"の時、ましくは信号線101が“High"の時、
信号線106に“High"レベルを出力する。これ以外の時
は、信号線106に“Low"レベルを出力する。
また、入出力情報制御回路46は、1ビツトのカウンタ
(すなわち、Tフリツプフロツプ)であり、初期化信号
が第3図(A)に示す如く“Low"でかつ、信号線106が
第3図(B)に示す如く“High"レベルとなる度に、出
力信号104の状態を第3図(C)に示す如く“High"から
“Low"へ、もしくは“Low"から“High"へと変化させ
る。また、第3図(A)に示される初期化信号105が“H
igh"となると出力信号104を“Low"の初期化する。
次に、第1図図示回路の動作について第4図図示タイム
チヤートを用いて説明する。
いま、初期状態として第4図(A),(B),(C)に
示す如く制御信号101、クロツク信号102および初期化信
号105がすべて“Low"とする。そして、初期化信号105を
第4図(C)に示す如く、“High",“Low"と変化させた
後、制御信号101を第4図(A)に示す如く“High"にす
る。この制御信号101の“High"信号によつて、行番地制
御回路45の出力信号103は第4図(D)に示す如く
「0」となる。また、入出力情報制御回路46の出力信号
104は、初期化信号105の“High"信号によつて第4図
(F)に示す如く“Low"となる。この後、制御信号101
が第4図(A)に示す如く“Low"に変化し、クロツク信
号102が第4図(B)に示す如く“Low"から“High"に、
さらに“Low"レベルへと変化する。クロツク信号102が
“High"の間にRAM41の0行番地の内容8ビツトが、信号
線52、選択回路43を介して、出力信号線54上に第4図
(H)に示す如く出力される。またRAM42の0行番地の
内容8ビツトが信号線53、選択回路44を介して、信号線
55上に第4図(I)の示す如く出力される。その後、ク
ロツク信号102が“High"から“Low"になると、、第4図
(G)に示されている入力信号線51上の8ビツトのデー
タが、RAM41の0行番地に書き込まれる。この時、RAM42
の内容は、どの行番地も変化しない。
この後、クロツク信号102が“Low"から“High"、さらに
“Low"と変化する度、読み出し,書き込みの行番地は一
つずつ増えてゆくが、RAM41から読み出されたデータは
出力信号線54上に、RAM42から読み出されたデータが出
力信号線55上に出力されること、および、入力信号線51
上のデータがRAM41に書き込まれることは変わらない。
ここで、行番地信号線103が1023に達する前に制御信号
線101が第4図(A)に示す如く“High"となつたとす
る。すると、信号線106は第4図(E)に示す如く“Lo
w"から“High"へと変化する。この信号線106のレベル変
化によつて、入出力情報制御回路46の状態は変化し、信
号線104を第4図(F)に示す如く“Low"から“High"に
する。この結果、選択回路43,44の選択が切り換わり、
信号線52は出力信号線55に、信号線53は出力信号線54に
接続される。また、書き込み可能なRAMは、RAM41からRA
M42に移り、RAM41は書き込めなくなる。さらに、第4図
(A)に示される制御信号の立上りによつて行番地回路
45の出力信号103は第4図(D)に示す如く「0」に初
期化される。そこで、この後、制御信号101が“Low"に
なつた後、クロツク信号102が“High"になると、読み出
し・書き込みの行番地信号103は第4図(D)に示す如
く「0」から1つずつ上昇する。クロツク信号102が“H
igh"の時、行番地信号103によりRAM41から読み出された
データは、信号機52、選択回路44を介して出力信号線55
へ、またRAM42から読み出されたデータは、信号線53、
選択回路43を介して出力信号線54に読み出される。また
クロツク信号102が第4図(B)に示す如く“Low"の
時、入力信号線51のデータは、RAM42の行番地信号103に
対応する行番地に書き込まれる。
ここで、第1図の回路構成と第6図との対応について説
明する。
第1図の回路において、初期状態として、RAM41,42の内
定は不定であるとする。また、入力画像1の水平方向の
画素数を100とする。
第1図の回路において、入力画像1の画素データは、入
力信号線8から入力されて、最初はRAM41に書き込まれ
る。第1番目のラストの画素データ100個はRAM41の行番
目0から99まで順次書き込まれる。この時、RAM41,42か
らは不定データが読み出される。次に第2番目のラスタ
の画素データ100個が、RAM42の行番地0から99まで書き
込まれる。この時、RAM41からは、第1番目のラスタデ
ータが読み出されるが、RAM42から読み出されるデータ
は不定データである。
そして第3番のラスタデータは、RAM41の行番地0から9
9に書き込まれる。この時、RAM41からは第1番目のラス
タデータが、信号線52、選択回路43を介して出力信号線
54に、RAM42からは第2番目のラスタデータが、信号線5
3、選択回路44を介して出力信号線55に出力される。さ
らに第4番のラスタデータは、RAM42の行番地0から99
に書き込まれる。この時、RAM42からは第2番目のラス
タデータが、信号線53、選択回路43を介して出力信号線
54へ、RAM41からは第3番目のラスタデータが、信号線5
2、選択回路44を介して出力信号線55へ出力される。
つまり、第3番目のラスタデータを入力する時、RAM41
はラインバツフア3として、RAM42はラインバツフア2
としてデータを出力することになる。一方、第4番目の
ラスタデータを入力する時は、RAM42がラインバツフア
3として、RAM41がラインバツフア2としてデータを出
力することになる。
一般的に言つて、奇数番目のラスタデータはRAM41に、
偶数番目のラスタデータはRAM42に書き込まれる。ま
た、RAM41,42から読み出されたデータは、小さい番数の
ラスタデータが出力信号線54に、大きい番数のラスタデ
ータが出力信号線55に出力されることになる。
第6図を第1図の回路を用いて構成すると、第5図にな
る。
第5図において、RAM41,42にはそれぞれ奇数番目、偶数
番目のラスタデータが一時記憶されるが、選択回路43,4
4によつて、シフトレジスタ11にi番目のラスタデータ
が入力される時、シフトレジスタ21にはi−1番目のラ
スタデータが、シフトレジスタ31にはi−2番目のラス
タデータが常に供給される。
一方、遅延段数が1024段を越えた場合、換言すると、行
番地信号103が1023に達した場合、信号線106が“High"
となり、読み出し制御回路46の出力信号104の状態を変
化させ、これまで書き込んでいたRAMへの書き込みをや
めさせ、もう一方のRAMへの書き込みを指示することに
なる。この時書き込み開始行番地は0となる。また、信
号線104が変化するとRAM41,42と出力信号線54,55の接続
が切り換わる。このため、第1図の回路を、入力信号51
と出力信号54をもつ8ビツト2048段のラインバツフアと
して使用することが可能となる。
〔発明の効果〕
以上説明したように、本発明によれば、外部からの制御
信号により遅延段数を任意に変更できるラインバツフア
を構築できる。この結果、処理対象の画像サイズが異つ
ても、外部からの制御信号を変化させるだけで、同一の
ハードウエアで局所近傍演算に必要な画像データを取り
出すことができる。
また本発明によれば、個々のラインバツフア間でデータ
転送の必要のない複数個のラインバツフアを構築でき
る。ラインバツフア間でデータ転送が必要ないため、デ
ータ転送にかかる時間を省略できるとともに、転送に必
要なラインバツフア間の接続線を削除できる。転送時間
の省略は、ラインバツフアの動作タイミングの制御を容
易し、接続線の削除は、LSI化において占有チツプ面積
を小さくできる。特に後者は、並列に読み書きするビツ
ト幅が増加するにつれて、その効果が高まる。さらに、
本発明によれば、遅延段数がmのラインバツフアn本
と、遅延段数がm・nのラインバツフア1本とを、同一
構成で切り換えられるラインバツフアを形成できる。
【図面の簡単な説明】
第1図は本発明の実施例を示す回路図、第2図は第1図
図示行番地制御回路の動作タイミングチヤート、第3図
は第1図図示入出力情報制御回路の動作タイミングチヤ
ート、第4図は第1図図示回路の動作タイムチヤート、
第5図は従来のラインバツフアに第1図図示実施例を組
合せた回路図、第6図は従来のラインバツフアを示す図
である。 41,42……RAM、43,44……選択回路、45……行番地制御
回路、46……入出力情報制御回路。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】少なくとも1ビットの情報をそれぞれ同時
    読み出し・同時書き込み可能な複数行の情報記憶部がn
    (n≧2)本と、 前記情報記憶部の行を順にずらして指定する行番号信号
    を予め設定された複数行の範囲で繰返し生成し、該生成
    した行番号信号を前記n本の情報記憶部に対して共通に
    出力する行番地制御部と、 前記行番地制御部の行番地信号の繰返しの度に、入力情
    報を書き込む前記情報記憶部を予め定めた順に従って前
    記n本のうちの1本に切り替えるとともに、該切り替え
    られた情報記憶部の前記行番地信号に対応した行に前記
    入力情報を書き込ませる入力情報制御部と、 前記行番地信号に対応する行番地の情報を、前記n本の
    情報記憶部からそれぞれ読み出させるとともに、前記n
    本の情報記憶部から読み出されたn個の情報を出力させ
    るn本の出力信号線を、前記行番地信号の繰返しの度に
    順次切り替える出力情報制御部とを含んでなる遅延段数
    の可変なラインバツフア。
JP60214163A 1985-02-01 1985-09-27 遅延段数の可変なラインバツフア Expired - Lifetime JPH07107706B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60214163A JPH07107706B2 (ja) 1985-09-27 1985-09-27 遅延段数の可変なラインバツフア
CA000500718A CA1249376A (en) 1985-02-01 1986-01-30 Parallel image processor
EP19860101338 EP0189943B1 (en) 1985-02-01 1986-01-31 Parallel image processor
DE19863686822 DE3686822T2 (de) 1985-02-01 1986-01-31 Parallel- bildverarbeitungsgeraet.
US07/963,675 US5274717A (en) 1985-02-01 1992-10-20 Parallel image processor for performing local neighboring image processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60214163A JPH07107706B2 (ja) 1985-09-27 1985-09-27 遅延段数の可変なラインバツフア

Publications (2)

Publication Number Publication Date
JPS6274126A JPS6274126A (ja) 1987-04-04
JPH07107706B2 true JPH07107706B2 (ja) 1995-11-15

Family

ID=16651277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60214163A Expired - Lifetime JPH07107706B2 (ja) 1985-02-01 1985-09-27 遅延段数の可変なラインバツフア

Country Status (1)

Country Link
JP (1) JPH07107706B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278182A (ja) * 1987-05-08 1988-11-15 Matsushita Electric Ind Co Ltd メモリ回路
JPH01201781A (ja) * 1988-02-08 1989-08-14 Fujitsu Ltd ラインメモリ制御方式
JP2664420B2 (ja) * 1988-07-18 1997-10-15 株式会社日立製作所 画像処理装置および画像処理装置用バッファリング装置
JPH02105977A (ja) * 1988-10-14 1990-04-18 Nec Home Electron Ltd 画像データの輪郭強調回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS571060B2 (ja) * 1974-04-20 1982-01-09
JPS5442923A (en) * 1977-09-12 1979-04-05 Ricoh Co Ltd Buffer control system
JPS5833765A (ja) * 1981-08-20 1983-02-28 Toshiba Corp メモリ制御方式

Also Published As

Publication number Publication date
JPS6274126A (ja) 1987-04-04

Similar Documents

Publication Publication Date Title
JPH07168754A (ja) 方形画像をローディング及び読み出す方法
US4980923A (en) Dilation/erosion conversion circuit
EP0189576B1 (en) Multiple pixel mapped video memory system
EP0520425B1 (en) Semiconductor memory device
US5022090A (en) Digital image processing apparatus for correctly addressing image memory
JPH02230383A (ja) 画像処理装置
JPH07107706B2 (ja) 遅延段数の可変なラインバツフア
CA1287398C (en) Electronic image processing circuit
US5274717A (en) Parallel image processor for performing local neighboring image processing
US4707690A (en) Video display control method and apparatus having video data storage
JP2664420B2 (ja) 画像処理装置および画像処理装置用バッファリング装置
JP2591448B2 (ja) セレクタ回路およびマルチポートメモリセル
JPH08123683A (ja) 並列プロセツサ装置
JP2989193B2 (ja) 画像メモリインターリーブ入出力回路
JPH06324935A (ja) アドレス発生器およびアドレス発生システム
JPS62151987A (ja) 画像処理用マルチ・ポ−ト・メモリ
JP2735072B2 (ja) 画像表示制御装置及びこれを具備する電子機器
JP2523687Y2 (ja) 画像データ処理装置
JP2719327B2 (ja) 画像処理装置用バッファリング装置
JPH0624008B2 (ja) 並列画像処理プロセツサ
JPH0369090A (ja) 画像用デュアルポートram
JPH05113768A (ja) フレームメモリ回路
JPH0352714B2 (ja)
JPS61183789A (ja) 画像処理装置
JPS6247784A (ja) 画像処理装置