JPS60146365A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS60146365A JPS60146365A JP59003816A JP381684A JPS60146365A JP S60146365 A JPS60146365 A JP S60146365A JP 59003816 A JP59003816 A JP 59003816A JP 381684 A JP381684 A JP 381684A JP S60146365 A JPS60146365 A JP S60146365A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- frame memory
- image signal
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ロボット等の視覚システムに用いられる画
像処理装置に関するものである。
像処理装置に関するものである。
従来この種の装置として第１図に示すものがあった。図
において、ｌはカメラ、２はＡ／Ｄ変換 −器、３はデ
ィジタル画像入力用のフレームメモリ、４は画像処理ユ
ニット、５は制御ユニット、６は表示ユニットである。
において、ｌはカメラ、２はＡ／Ｄ変換 −器、３はデ
ィジタル画像入力用のフレームメモリ、４は画像処理ユ
ニット、５は制御ユニット、６は表示ユニットである。
次に動作について説明する。
カメラ１により入力されるアナログ画像信号はＡ／Ｄ変
換器２によりディジクル化され、バッファメモリとして
のディジタル画像入力用のフレームメモリ３に格納され
る。画像処理はこのフレームメモリ３へ格納されている
画像データに関して行なわれる。
換器２によりディジクル化され、バッファメモリとして
のディジタル画像入力用のフレームメモリ３に格納され
る。画像処理はこのフレームメモリ３へ格納されている
画像データに関して行なわれる。
そして制御ユニット５からの指示により、所望の処理が
画像処理ユニット４で行なわれるわけであるが、まずフ
レームメモリ３に格納されている２次元画像データは１
次元に分解され、画面の左上端に対応するデータから順
にテレビ走査のように直列に画像処理ユニット４に入力
される。この時、ＮＸＮの局所並列処理を行なう場合は
、画像処理ユニット４内にラインバッファ （シフトレ
ジスタ）をＮ−１段内蔵し、並列処理を行なう。この場
合、見かけ上ＮＸＮの処理ウィンドウが画面をスキャン
することになる。このようにして処理された画像データ
は、必要に応じて上記フレームメモリ３に再格納される
か、あるいは制御ユニット５ヘコード変換等の処理がさ
れて出力される。
画像処理ユニット４で行なわれるわけであるが、まずフ
レームメモリ３に格納されている２次元画像データは１
次元に分解され、画面の左上端に対応するデータから順
にテレビ走査のように直列に画像処理ユニット４に入力
される。この時、ＮＸＮの局所並列処理を行なう場合は
、画像処理ユニット４内にラインバッファ （シフトレ
ジスタ）をＮ−１段内蔵し、並列処理を行なう。この場
合、見かけ上ＮＸＮの処理ウィンドウが画面をスキャン
することになる。このようにして処理された画像データ
は、必要に応じて上記フレームメモリ３に再格納される
か、あるいは制御ユニット５ヘコード変換等の処理がさ
れて出力される。
従来の装置は以上のように構成されているので、フレー
ムメモリ３からのデータは直列に読出されて画像処理ユ
ニットに送られ、処理されており、その処理に時間がか
かるという欠点があった。
ムメモリ３からのデータは直列に読出されて画像処理ユ
ニットに送られ、処理されており、その処理に時間がか
かるという欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、フレームメモリを複数個のメモ
リに分割し、該分割された各メモリに対して並列にアク
セスして得た画像データ及び該画像データを所望の時間
遅延させて得た画像データを使用して、複数個の注目画
素についての近傍処理を同時に行なうことができるよう
にすることにより、画像処理の時間を著しく短縮するこ
とのできる画像処理装置を提供することを目的としてい
る。
ためになされたもので、フレームメモリを複数個のメモ
リに分割し、該分割された各メモリに対して並列にアク
セスして得た画像データ及び該画像データを所望の時間
遅延させて得た画像データを使用して、複数個の注目画
素についての近傍処理を同時に行なうことができるよう
にすることにより、画像処理の時間を著しく短縮するこ
とのできる画像処理装置を提供することを目的としてい
る。
以下、この発明の一実施例を図について説明する。第２
図において、ｌはカメラ、２はＡ／Ｄ変換器であり、こ
のカメラ１及びＡ／Ｄ変換器２により画像情報を読み取
りこれをディジクル画像データとして出力する画像読取
手段１０が構成されている。２３は複数個に分割された
フレームメモリであり、これは直列又は並列にアクセス
可能となっている。２４は任意の注目画素について近傍
処理を行なう画像処理ユニット、５は制御ユニット、６
は表示ユニット、２７は上記フレームメモリ２３からの
画像データを、該フレームメモリ２３から画像信号中の
１水平走査ライン分異なる位置にある２画素のデータを
読み出す場合の読み出し時間の差に相当する時間だけ遅
延させる水平遅延回路、２８はフレームメモリ２３及び
水平遅延回路からの画像データの一部又は全部を単位画
像読出し時間だけ遅延させる単位遅延回路である。
図において、ｌはカメラ、２はＡ／Ｄ変換器であり、こ
のカメラ１及びＡ／Ｄ変換器２により画像情報を読み取
りこれをディジクル画像データとして出力する画像読取
手段１０が構成されている。２３は複数個に分割された
フレームメモリであり、これは直列又は並列にアクセス
可能となっている。２４は任意の注目画素について近傍
処理を行なう画像処理ユニット、５は制御ユニット、６
は表示ユニット、２７は上記フレームメモリ２３からの
画像データを、該フレームメモリ２３から画像信号中の
１水平走査ライン分異なる位置にある２画素のデータを
読み出す場合の読み出し時間の差に相当する時間だけ遅
延させる水平遅延回路、２８はフレームメモリ２３及び
水平遅延回路からの画像データの一部又は全部を単位画
像読出し時間だけ遅延させる単位遅延回路である。
第３図はフレームメモリ２３を８分割（４×２）し、８
近傍処理を行なう場合に画像処理ユニット２４へ同時に
入力される各データの配置を示したちので、Ａ−Ｈが各
分割されたフレームメモリＦ Ｍ ａ −Ｆ Ｍ ｈか
らのデータ、ａ ｗ ｈは水平遅延回路ｔ７からのデー
タ、Ｕｃ、Ｕｄ、Ｕｇ、Ｕｈ。
近傍処理を行なう場合に画像処理ユニット２４へ同時に
入力される各データの配置を示したちので、Ａ−Ｈが各
分割されたフレームメモリＦ Ｍ ａ −Ｆ Ｍ ｈか
らのデータ、ａ ｗ ｈは水平遅延回路ｔ７からのデー
タ、Ｕｃ、Ｕｄ、Ｕｇ、Ｕｈ。
ＵＣ，ＵＤ、ＵＧ、ＵＨは単位遅延回路２８からのデー
タである。
タである。
次に動作について説明する。
対象とする画像をカメラｌで入力し、Ａ／Ｄ変換器２で
ディジタル化するまでの処理は従来のものと同じである
。ディジタル化された画像データを分割されたフレーム
メモリ２３に書込む場合、フレームメモリ群ＦＭａ−Ｆ
Ｍｄは直列にアクセスされ、画像データはその分割部分
に相当するフレームメモリに書込まれる。今、フレーム
メモリ２３を４×２の８分割にした場合、第３図に示し
た記号で説明すると、偶数ラインの書込みはＡ。
ディジタル化するまでの処理は従来のものと同じである
。ディジタル化された画像データを分割されたフレーム
メモリ２３に書込む場合、フレームメモリ群ＦＭａ−Ｆ
Ｍｄは直列にアクセスされ、画像データはその分割部分
に相当するフレームメモリに書込まれる。今、フレーム
メモリ２３を４×２の８分割にした場合、第３図に示し
た記号で説明すると、偶数ラインの書込みはＡ。
Ｂ、Ｃ，Ｄ、Ａ・・・・・・の順に各フレームメモリＦ
Ｍａ −Ｆ Ｍ ｄに書込まれ、奇数ラインはＥ、Ｆ、
Ｇ。
Ｍａ −Ｆ Ｍ ｄに書込まれ、奇数ラインはＥ、Ｆ、
Ｇ。
Ｈ，Ｅ・・・・・・の順に各フレームメモリＦＭｅ〜Ｆ
Ｍｈに書込まれる。またフレームメモリ２３の画像を表
示ユニット６に表示する時の走査も、書込み ゛と同様
にフレームメモリ群ＦＭａ−ＦＭｈを直列にアクセスす
る。
Ｍｈに書込まれる。またフレームメモリ２３の画像を表
示ユニット６に表示する時の走査も、書込み ゛と同様
にフレームメモリ群ＦＭａ−ＦＭｈを直列にアクセスす
る。
次に画像処理については、フレームメモリ群ＦＭａ〜Ｆ
Ｍｈは並列にアクセスされる。即ち、各フレームメモリ
Ｆ Ｍ ａ −Ｆ Ｍ ｈは同時にアクセスされ、各デ
ータＡ−Ｈは並列に画像処理ユニット２４に入力される
。この画像処理ユニット２４には、水平遅延回路２７か
らのデータａ −ｈと、単位遅延回路２８からのデータ
ＵＣ，Ｕｄ、Ｕｇ。
Ｍｈは並列にアクセスされる。即ち、各フレームメモリ
Ｆ Ｍ ａ −Ｆ Ｍ ｈは同時にアクセスされ、各デ
ータＡ−Ｈは並列に画像処理ユニット２４に入力される
。この画像処理ユニット２４には、水平遅延回路２７か
らのデータａ −ｈと、単位遅延回路２８からのデータ
ＵＣ，Ｕｄ、Ｕｇ。
Ｕｈ、ＵＣ，ＵＤ、ＵＧ、ＵＨも同時に入力される。
この時の各画像データの配置を第３図に示している。
今、フレームメモリ群Ｆ Ｍ ａ −Ｆ Ｍ ｄから出
力されるデータＡ−Ｄを第４行（偶数ライン）の所定部
分のデータ、フレームメモリ群Ｆ Ｍ ｅ ＝ Ｆ Ｍ
ｈから出力されるデータＥ−Ｈを第５行（奇数ライン）
の所定部分のデータとする。この場合、水平遅延回路２
７からのデータは、フレームメモリから上記各データＡ
−Ｄ、Ｅ−Ｈより１水平走査ライン分先に読出されたデ
ータであるから、データａ −ｄ 、データｅ −ｈは
それぞれ第２行、第３行の所定部分のデータとなる。ま
た単位遅延回路２８からのデータは、上記データＣ，Ｄ
、Ｇ、Ｈ。
力されるデータＡ−Ｄを第４行（偶数ライン）の所定部
分のデータ、フレームメモリ群Ｆ Ｍ ｅ ＝ Ｆ Ｍ
ｈから出力されるデータＥ−Ｈを第５行（奇数ライン）
の所定部分のデータとする。この場合、水平遅延回路２
７からのデータは、フレームメモリから上記各データＡ
−Ｄ、Ｅ−Ｈより１水平走査ライン分先に読出されたデ
ータであるから、データａ −ｄ 、データｅ −ｈは
それぞれ第２行、第３行の所定部分のデータとなる。ま
た単位遅延回路２８からのデータは、上記データＣ，Ｄ
、Ｇ、Ｈ。
及びｃ、ｄ、ｇ、ｈより１画像読出し時間前のものであ
るから、データＵｃ、Ｕｄはデータａと、データＵｇ、
ｕｈはデータｅと、データｔＪｃ、ＵＤはデータＡと、
データＵＧ、ＵＨはデータＥとそれぞれ画面上において
連続する画素のデータとなる。従って、画像処理ユニｙ
ト２４には、読み取った画像における所定部分の隣接画
像データ、２４個が同時に入力されることとなる。
るから、データＵｃ、Ｕｄはデータａと、データＵｇ、
ｕｈはデータｅと、データｔＪｃ、ＵＤはデータＡと、
データＵＧ、ＵＨはデータＥとそれぞれ画面上において
連続する画素のデータとなる。従って、画像処理ユニｙ
ト２４には、読み取った画像における所定部分の隣接画
像データ、２４個が同時に入力されることとなる。
ここで、８近傍処理を行なう場合、注目する画素の周辺
に８個のデータが必要となるわけであるが、上述のよう
に画像処理ユニット２４には第３図に示すような画像デ
ータが同時に入力されるので、該画像処理ユニット２４
では！！Ｉ像データＵｈ。
に８個のデータが必要となるわけであるが、上述のよう
に画像処理ユニット２４には第３図に示すような画像デ
ータが同時に入力されるので、該画像処理ユニット２４
では！！Ｉ像データＵｈ。
ＵＤ、ｅ、ｆ、ｇ、Ａ、Ｂ、Ｃのそれぞれを注目画素と
する８近傍処理を同時に行なうことができる。
する８近傍処理を同時に行なうことができる。
このような本実施例装置では、フレームメモリ２３をＮ
ＸＭ＝Ｘ個に分割するとともに、該各メモリからのデー
タを画面上の水平、垂直方向について遅延させる遅延回
路を設けたので、（Ｎ＋２）・ （Ｍ＋２）個のデータ
を同時にｉｉ！ｉＩ像処理ユニット２４に入力でき、８
近傍処理についていえば、同時に（ＮＸＭ）個の画素に
ついて近傍処理を行なうことができる。
ＸＭ＝Ｘ個に分割するとともに、該各メモリからのデー
タを画面上の水平、垂直方向について遅延させる遅延回
路を設けたので、（Ｎ＋２）・ （Ｍ＋２）個のデータ
を同時にｉｉ！ｉＩ像処理ユニット２４に入力でき、８
近傍処理についていえば、同時に（ＮＸＭ）個の画素に
ついて近傍処理を行なうことができる。
なお上記実施例では、ＭＸＮ分割のフレームメモリで、
８近傍（３×３画素）処理を行なう場合、即ち水平、単
位遅延回路としては２・ （Ｍ＋Ｎ＋２）個のデータを
扱う場合について説明したが、本発明は、１５近傍（４
×４画素）処理等信の近傍処理にも通用できるのは勿論
であり、取扱う近傍データ量の変化に対しては、各遅延
回路で取扱うデータ量を変化させて対処することができ
る。
８近傍（３×３画素）処理を行なう場合、即ち水平、単
位遅延回路としては２・ （Ｍ＋Ｎ＋２）個のデータを
扱う場合について説明したが、本発明は、１５近傍（４
×４画素）処理等信の近傍処理にも通用できるのは勿論
であり、取扱う近傍データ量の変化に対しては、各遅延
回路で取扱うデータ量を変化させて対処することができ
る。
以上のように、ｉ＜発明によれば、フレームメモリを複
数個に分割するとともに、該分割された各メモリからの
データ辷所望の遅延を与える遅延回路を設け、上記各メ
モリからの画像データ及び上記遅延回路からの画像デー
タを同時に画像処理回路に入力し、複数の注目画素につ
いての近傍処理を同時に行なうことができるようにした
ので、画像処理時間を著しく短縮することができる効果
がある。
数個に分割するとともに、該分割された各メモリからの
データ辷所望の遅延を与える遅延回路を設け、上記各メ
モリからの画像データ及び上記遅延回路からの画像デー
タを同時に画像処理回路に入力し、複数の注目画素につ
いての近傍処理を同時に行なうことができるようにした
ので、画像処理時間を著しく短縮することができる効果
がある。
第１図は従来の画像処理装置を示す構成図、第２図はこ
の発明の一実施例による画像処理装置を示す構成図、第
３図は該装置の画像処理ユニットへ入力される画像デー
タの配置図である。 １０・・・画像読取手段、２３・・・フレームメモリ、
２４・・・画像処理ユニット（画像処理回路本体）、２
７・・・水平遅延回路、２８・・・単位遅延回路。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄
の発明の一実施例による画像処理装置を示す構成図、第
３図は該装置の画像処理ユニットへ入力される画像デー
タの配置図である。 １０・・・画像読取手段、２３・・・フレームメモリ、
２４・・・画像処理ユニット（画像処理回路本体）、２
７・・・水平遅延回路、２８・・・単位遅延回路。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄
Claims (1)
- ＋１１ 画像情報を読み取りこれをディジタル画像信号
として出力する画像読取手段と、上記画像信号を分割し
て記憶する複数のメモリからなり直列又は並列にアクセ
ス可能なフレームメモリと、上記複数個のメモリを並列
にアクセスして得た並列アクセス画像信号の一部又は全
部を上記フレームメモリから画像信号中の１水平走査ラ
イン分異なる位置にある２画素のデータを読み出す場合
の読出し時間の差に相当する時間だけ遅延させる水平遅
延回路と、上記並列アクセス画像信号及び上記水平遅延
回路からの画像信号の一部又は全部を単位画像読出し時
間だけ遅延させる単位遅延回路と、上記並列アクセス画
像信号及び上記２つの遅延回路からの画像信号が並列に
入力され複数の注目画素について該各注目画素の周辺画
素を参照した近傍処理を同時に行なう画像処理回路本体
とを備えたことを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59003816A JPS60146365A (ja) | 1984-01-10 | 1984-01-10 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59003816A JPS60146365A (ja) | 1984-01-10 | 1984-01-10 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60146365A true JPS60146365A (ja) | 1985-08-02 |
Family
ID=11567709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59003816A Pending JPS60146365A (ja) | 1984-01-10 | 1984-01-10 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60146365A (ja) |
-
1984
- 1984-01-10 JP JP59003816A patent/JPS60146365A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6247786A (ja) | 近傍画像処理専用メモリ | |
| US4885787A (en) | High-speed digital image processing apparatus | |
| JPH0695631A (ja) | 画像処理方法及び装置 | |
| KR920003460B1 (ko) | 2×2윈도우구조를 가진 병렬파이프라인 영상처리기 | |
| JPH02230383A (ja) | 画像処理装置 | |
| JPS60146365A (ja) | 画像処理装置 | |
| JPH0522629A (ja) | ビデオ信号用プロセツサ | |
| JPS6252874B2 (ja) | ||
| JP3553376B2 (ja) | 並列画像処理プロセッサ | |
| JPH07107706B2 (ja) | 遅延段数の可変なラインバツフア | |
| JPH09212637A (ja) | 画像処理プロセッサ | |
| JPS60103779A (ja) | 画像信号処理装置 | |
| JP2510220B2 (ja) | 画像処理装置 | |
| JPH04100179A (ja) | 画像処理装置 | |
| JPH01295377A (ja) | ラベリング処理装置 | |
| JPS61183789A (ja) | 画像処理装置 | |
| JPS58219639A (ja) | 画像処理用バツフアメモリ装置 | |
| JPH0312752A (ja) | 画像データアクセス方式 | |
| JPS61237132A (ja) | 画像処理装置 | |
| JPS62168270A (ja) | パタ−ン変更装置 | |
| JPS6247784A (ja) | 画像処理装置 | |
| JPH06274607A (ja) | 並列信号処理装置 | |
| JPS6319911B2 (ja) | ||
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JPS62135974A (ja) | 画像演算回路 |