JPH04207673A - 画面表示装置 - Google Patents
画面表示装置Info
- Publication number
- JPH04207673A JPH04207673A JP2337495A JP33749590A JPH04207673A JP H04207673 A JPH04207673 A JP H04207673A JP 2337495 A JP2337495 A JP 2337495A JP 33749590 A JP33749590 A JP 33749590A JP H04207673 A JPH04207673 A JP H04207673A
- Authority
- JP
- Japan
- Prior art keywords
- display
- characters
- patterns
- memory
- character rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明げブラウン管などの表示装置の画面に所望の文
字又はパターン等の画像を表示させる画面表示装置に関
するものである。
字又はパターン等の画像を表示させる画面表示装置に関
するものである。
最近はテレビジョンの画面にチャネル番号や音量表示な
どを表わす文字又はパターン等の画面表示を行っている
。
どを表わす文字又はパターン等の画面表示を行っている
。
第２図に従来のこの褌の画面表示装置を示すブロック図
である。水平同期信号Ｈ３ＹＮＣ及び垂直同期信号ＶＳ
ＹＮＣが同期信号入力回路５を介して、発振回路ｌ及び
表示位置検出回路６へ入力される。表示位置検圧回路６
は文字又はパターン等の表示すべき位置を検出する。莞
振回路ｌは水平同期信号Ｈ８ＹＮＣごとに同期合わせ金
行い、所定の周波数で発振する。
である。水平同期信号Ｈ３ＹＮＣ及び垂直同期信号ＶＳ
ＹＮＣが同期信号入力回路５を介して、発振回路ｌ及び
表示位置検出回路６へ入力される。表示位置検圧回路６
は文字又はパターン等の表示すべき位置を検出する。莞
振回路ｌは水平同期信号Ｈ８ＹＮＣごとに同期合わせ金
行い、所定の周波数で発振する。
発塵回路】の発振出力はタイミングジェネレータ２へ入
力される。タイミングジェネレータ２にその発振出力に
基づいて、各部の動作に必要なりロック信号を作成し。
力される。タイミングジェネレータ２にその発振出力に
基づいて、各部の動作に必要なりロック信号を作成し。
それを入力制御回路３１表表示用ビデオメモリ、キャラ
クタＲＯＭＩ：Ｌ及び表示制御回路７へ与える。
クタＲＯＭＩ：Ｌ及び表示制御回路７へ与える。
−万、所望の文字あるいにパターン表示を行わせるだめ
の図示しないマイクロコンピュータからの画塚データ
（表示開始１表示中止等のコマンド及びキャラクタコー
ド等）ＣＤが、入力制御回路３と介して表示用データメ
モリ４へ入力される。
の図示しないマイクロコンピュータからの画塚データ
（表示開始１表示中止等のコマンド及びキャラクタコー
ド等）ＣＤが、入力制御回路３と介して表示用データメ
モリ４へ入力される。
表示用データメモリ４に入力された画像データＣＤを記
憶する。
憶する。
表示片データメモリ４のキャラクタコードに表示すべき
文字又はパターン等のデータを記憶しているキャラク、
りＲＯＭＩＩへ入力される。キャラクタＲＯＭ１１のキ
ャラクタデータは表示制御回路７へ入力される。表示制
御回路７は文字又はパターン等の画像を表示する画像デ
ータ信号ＳＣを図示しないブラウン管等へ与える。
文字又はパターン等のデータを記憶しているキャラク、
りＲＯＭＩＩへ入力される。キャラクタＲＯＭ１１のキ
ャラクタデータは表示制御回路７へ入力される。表示制
御回路７は文字又はパターン等の画像を表示する画像デ
ータ信号ＳＣを図示しないブラウン管等へ与える。
ここで、１つのフォントは例えば第３図に示すように、
ｌｘｍドツトの画素で構成されている。
ｌｘｍドツトの画素で構成されている。
従って、キャラクタＲＯＭＩＩがこのフォントヲｎ文字
分格納する場合は、キャラクタＲＯＭＩＩの記憶容量は
ＪＸｍｘｎビットになる。
分格納する場合は、キャラクタＲＯＭＩＩの記憶容量は
ＪＸｍｘｎビットになる。
従来の画面表示装置は以上のように構成されていたので
１表示できる文字やパターン等がキャラクタＲＯＭに格
納されているｎ文字分しかできないために、その表示内
容が限られてし甘い、キャラクタＲＯＭ に格納され
ていない任意の文字や、動画といった従来の表示文字だ
けでは表示できない幼くような画面を構成でさないとい
う問題屯があった。
１表示できる文字やパターン等がキャラクタＲＯＭに格
納されているｎ文字分しかできないために、その表示内
容が限られてし甘い、キャラクタＲＯＭ に格納され
ていない任意の文字や、動画といった従来の表示文字だ
けでは表示できない幼くような画面を構成でさないとい
う問題屯があった。
この発明は上記のような問題咀を解決するためになされ
たもので、キャラクタＲＯＭに格納されている文字やパ
ターン以外の任意の文字表示や納置表示も次示し得る画
面表示装置を得ることを目的とする。
たもので、キャラクタＲＯＭに格納されている文字やパ
ターン以外の任意の文字表示や納置表示も次示し得る画
面表示装置を得ることを目的とする。
この発明に係る画面表示装置は、任意の文字やパターン
以外示させるための一画面分の表示が可能表示用ビデオ
メモリをキャラクタＲＯＭとは別に設けこれにより動画
も可能とするようにしたものである。
以外示させるための一画面分の表示が可能表示用ビデオ
メモリをキャラクタＲＯＭとは別に設けこれにより動画
も可能とするようにしたものである。
この発明における表示用ビデオメモリに、読み出し書き
込み可能な表示メモリで、キャラクタＲＯＭと同時にア
クセスされ、表示制御回路へ出力される。
込み可能な表示メモリで、キャラクタＲＯＭと同時にア
クセスされ、表示制御回路へ出力される。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例である画面表示装置のブロ
ック図である。
ック図である。
マイクロコンピュータ等より画像データＣＤが入力制御
回路３へ入力される。この画像データＣＤは表示片デー
タメモリ４に入力されるだけではなく、一画面分の表示
叱方を有する表示用ビデオメモリ１２にも入力される。
回路３へ入力される。この画像データＣＤは表示片デー
タメモリ４に入力されるだけではなく、一画面分の表示
叱方を有する表示用ビデオメモリ１２にも入力される。
表示用データメモリ４に入力される画像データはキャラ
クタＲＯＭＩＩを記憶している文字、パターンのキャラ
クタコードであるが、表示用ビデオメモＩＪ ｌ ２に
入力される画像データは、画素データとして任意の文字
やパターンの表示を可能とする記憶Ｊｏ路である。
クタＲＯＭＩＩを記憶している文字、パターンのキャラ
クタコードであるが、表示用ビデオメモＩＪ ｌ ２に
入力される画像データは、画素データとして任意の文字
やパターンの表示を可能とする記憶Ｊｏ路である。
このように１画像データＣＤは入力制御回路３により、
表示用データメモリ４と、表示片ビデオメモリ１２にそ
れぞれ記憶される。
表示用データメモリ４と、表示片ビデオメモリ１２にそ
れぞれ記憶される。
本実施列では上記の表示用データメモリ４、キャラクタ
ＲＯＭＩＩ及び表示用ビデオメモリ１２を半導体集積回
路上にワンチップで構成したことを特徴とする。
ＲＯＭＩＩ及び表示用ビデオメモリ１２を半導体集積回
路上にワンチップで構成したことを特徴とする。
表示用データメモリ４が記憶するキャラクタコードによ
り、キャラクタＲＯＭＩＩ から格納されていた文字
やパターンが出力される。
り、キャラクタＲＯＭＩＩ から格納されていた文字
やパターンが出力される。
更に、表示用データメモＩＪ ｌ ２からも同時に、任
意の文字やパターンが出力され、表示制御回路７へ出力
される。
意の文字やパターンが出力され、表示制御回路７へ出力
される。
ここで、本実施例による表示用データメモリ１２ｒｉ、
読出し、書込みが出来るメモリＲＡＭであるため、マイ
クロコンピュータ等から伝送される画像データを書替え
ることで動画等の表示も可能となるわけである。
読出し、書込みが出来るメモリＲＡＭであるため、マイ
クロコンピュータ等から伝送される画像データを書替え
ることで動画等の表示も可能となるわけである。
なお、上記実施列では一画面分の光示用ビデオメモリと
して説明したが、複数両面分の記憶容酸があっても全く
問題はなく同様の効果を奏する。
して説明したが、複数両面分の記憶容酸があっても全く
問題はなく同様の効果を奏する。
以上のようにこの発明によれば、キャラクタＡＲＯとは
別に表示用ビデオメモｌ） ｋ−画面分設けることによ
り、キャラクタＲＯＭに格納てれている文字やパターン
とは別に任意の文字やツクターンとの論理合成が呂米、
従って、その結果ブラウン管等の画面に表示される画像
内容が豊冨になるだけではなく、本画面表示装置を半導
体集槓回路上でワンチップで構成したことにより、多彩
な画像表示を闇単に安価に行うことができるなどの優れ
た効果を奏する。
別に表示用ビデオメモｌ） ｋ−画面分設けることによ
り、キャラクタＲＯＭに格納てれている文字やパターン
とは別に任意の文字やツクターンとの論理合成が呂米、
従って、その結果ブラウン管等の画面に表示される画像
内容が豊冨になるだけではなく、本画面表示装置を半導
体集槓回路上でワンチップで構成したことにより、多彩
な画像表示を闇単に安価に行うことができるなどの優れ
た効果を奏する。
第１図げこの発明の一実ａ例である画面表示装置のブロ
ック図、第２図に従来の画面表示装置のブロック図、第
３図にキャラクタＲＯＭ に格納された字体フォント
の説明図である。 図において、３は入力側＠（ロ）路、４に表示用データ
メモリ、７ｒ：表示制御回路、ＩＪにキャラクタＲＯＭ
、１２に表示用ビデオメモリを示すＯ なお、図中、１明−符号に１ヨ」−１または相当品分？
示す。
ック図、第２図に従来の画面表示装置のブロック図、第
３図にキャラクタＲＯＭ に格納された字体フォント
の説明図である。 図において、３は入力側＠（ロ）路、４に表示用データ
メモリ、７ｒ：表示制御回路、ＩＪにキャラクタＲＯＭ
、１２に表示用ビデオメモリを示すＯ なお、図中、１明−符号に１ヨ」−１または相当品分？
示す。
Claims (1)
- 【特許請求の範囲】 ブラウン管などの表示装置に文字やパターン表示させる
画面表示装置において、 表示される文字の字体フォントを記憶する表示キャラク
タメモリと、この表示キャラクタメモリを読出すための
字体フォントのコードを記憶する第１の表示用データメ
モリと、任意の一画面分の表示が可能な第２の表示用ビ
デオメモリを備え、上記３種類のメモリを半導体集積回
路上にワンチップで構成して、上記キャラクタメモリの
データと上記第２の表示用ビデオメモリのデータを合成
して出力るすことを特徴とする画面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2337495A JPH04207673A (ja) | 1990-11-30 | 1990-11-30 | 画面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2337495A JPH04207673A (ja) | 1990-11-30 | 1990-11-30 | 画面表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04207673A true JPH04207673A (ja) | 1992-07-29 |
Family
ID=18309191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2337495A Pending JPH04207673A (ja) | 1990-11-30 | 1990-11-30 | 画面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04207673A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538703B1 (en) | 1998-03-27 | 2003-03-25 | Funai Electric Co., Ltd. | Video processing circuit |
-
1990
- 1990-11-30 JP JP2337495A patent/JPH04207673A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538703B1 (en) | 1998-03-27 | 2003-03-25 | Funai Electric Co., Ltd. | Video processing circuit |
| US6765627B2 (en) * | 1998-03-27 | 2004-07-20 | Funai Electric Co., Ltd. | Video processing circuit for processing character signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0103982B1 (en) | Display control device | |
| US5065346A (en) | Method and apparatus for employing a buffer memory to allow low resolution video data to be simultaneously displayed in window fashion with high resolution video data | |
| JPS6061796A (ja) | 表示装置 | |
| JP3477666B2 (ja) | 画像表示制御装置 | |
| JPH0426273B2 (ja) | ||
| US5339160A (en) | Character display device for synchronizing operation of video ram to operation of CPU | |
| EP0400990B2 (en) | Apparatus for superimposing character patterns in accordance with dot-matrix on video signals | |
| JPH11282437A (ja) | 液晶表示パネルのインタフェース装置 | |
| JPH04207673A (ja) | 画面表示装置 | |
| JP2781924B2 (ja) | スーパーインポーズ装置 | |
| JPH03134695A (ja) | 液晶表示装置 | |
| JPS6142683A (ja) | Ｃｒｔ表示装置 | |
| US20050030428A1 (en) | On-screen display device | |
| JPS59214085A (ja) | 信号変換装置 | |
| JP2597983B2 (ja) | 複数画面テレビ受像機 | |
| JPS6138473B2 (ja) | ||
| JPH09130710A (ja) | 液晶表示映像信号生成装置 | |
| JP2005326701A (ja) | 表示装置 | |
| JPH10282947A (ja) | オンスクリーン表示装置 | |
| JP3303923B2 (ja) | 画像表示制御装置及び画像表示制御方法 | |
| JPS5936267B2 (ja) | ディスプレイ装置におけるメモリ追加方式 | |
| JPS63141462A (ja) | スキヤンコンバ−タ | |
| JPS61272784A (ja) | 表示制御装置 | |
| JPH0343792A (ja) | 文字表示装置 | |
| JPH10268855A (ja) | 画面分割表示装置 |