JPS61286880A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １片圀互 この発明は、ビット・マップディスプレイ方式の表示装
置に関する。

炎末且東 一般に、オフィスコンピュータ、パーソナルコンピュー
タ、ワードプロセッサ、画像編集処理システム、ワーク
ステーション、ＣＡＤ／ＣＡＭ等の各種情報処理装置に
おいては、ビット・マップディスプレイ等の表示装置を
備え、マルチウィンドウ表示を行なうようにしたものが
ある。

ところで、このマルチウィンドウ表示を行なってウィン
ドウ以外の部分を特定の背景パターンで塗りつぶす場合
には、フレーム・バッファの背景領域を例えばＣＲＴコ
ントローラの塗りつぶし機能を使用して行なうようにし
ている。

しかしながら、この場合、背景領域は矩形領域ではない
ので、背景を完全に塗りつぶすためには。

塗りつぶし境界線の検出等煩雑な処理が必要になるため
、システムのスループットが低下すると共に、背景の塗
りつぶしに時間がかかるという不都合がある。

ｌ−灯 この発明は上記の点に鑑みてなされたものであり、背景
塗りつぶし時間を短縮することを目的とする。

構成 この発明は上記の目的を達成するため、背景画面か否か
を示すデータを格納する背景画面メモリを備え、この背
景画面メモリの読出しデータに基づいてフレーム・バッ
ファメモリに対する書込み又は表示データの出力を許可
／禁止するようにしたものである。

以下、この発明の一実施例に基づいて具体的に、　　説
明する。

第１図は、この発明を実施した情報処理装置の一例を示
す外観斜視図である。

この情報処理装置は、入力装置として文字情報。

制御情報等の各種情報を入力するキーボード１と。

ポインティング・デバイスであるマウス２と、原稿画像
等を読取るイメージスキャナ３とを備えている。

また、出力装置として各種情報を表示するＣＲＴディス
プレイ４と、各種情報をプリントアウトするレーザプリ
ンタ５とを備えている。

さらに、記憶装置として本体６内にプロツピディスク装
＠　（ＦＤＤ）及びハードディスク装置（ＨＤＤ）を備
えている。

第２図は、この情報処理装置の制御部を示すブロック図
である。

この制御部１０は１例えば１６ビツトマイクロプロセツ
サからなるマイクロプロセッサ（Ｍ　Ｐ　Ｕ）１１及び
メインメモリー２からなるマイクロコンピュータ・シス
テムによってこの処理装置全体を制御する。

なお、メインメモリー２は、起動時にフロッピディスク
装置７又はハードディスク装置８がらロードされるオペ
レーティングシステム等の常駐プログラムを格納するシ
ステム領域（常駐領域）。

非常駐プログラムを格納する非常駐領域及びデータエリ
ア、ワーキングエリアを構成するＲＡＭ等からなる。

また、この制御部１０は、キーボード１がらの情報を入
力するためのキーボードインタフェース（Ｉ／Ｆ）１３
と、ポインティング・デバイスとしてのマウス２からの
Ｘパルス、Ｙパルスに基づいて移動方向、移動量並びに
移動速度を検出するマウスインタフェース１４と、イメ
ージスキャナ３からの読取りデータを入力するためのス
キャナインタフェース１５とを備えている。

さらに、この制御部１０は、ＣＲＴディスプレイ４を制
御するＣＲＴインタフェース１６と、プリンタ５を制御
するプリンタインタフェース１７と、フロッピディスク
装置（ＦＤＤ）７を制御するフロッピディスクコントロ
ーラ（ＦＤＣ）１８と、ハードディスク装置（ＨＤＤ）
　８を制御するハードディスクコントローラ（ＨＤＣ）
１９とを備えている。

なお、そのＣＲＴインタフェース１６及びＣＲＴディス
プレイ４によって表示装置としてのビット・マップディ
スプレイを構成し、マイクロプロセッサ（ＭＰＵ）１１
がこのビット・マップディスプレイに対するホストとな
る。

さらにまた、この制御部１０は、他の通信端末装置との
間で情報の送受を制御する通信制御部（ＣＣＵ）２０を
も備えている。

第３図は、ＣＲＴインタフェース１６の一例を示すブロ
ック図である。

ＣＲＴコントローラ（ＣＲＴＣ）２１は、このＣＲＴイ
ンタフェース１６の全体の制御を司る矩形領域塗りつぶ
し機能を有する回路である。

そして、このＣＲＴＣ２１は、ＣＲＴディスプレイ４に
対して水平同期信号Ｈ８ＹＮＣ，垂直同期信号ＶＳＹＮ
Ｃを出力すると共に、フレーム・バッファ２２用の書込
み信号ＷＲ２，背景画面メモリ２３用の書込み信号ＷＲ
１を出力する。

フレーム・バッファ２２は、・ビット・マツプメモリで
あり、ＣＲＴＣ２１によってＣＲＴディスプレイ４に表
示する表示データが書込まれる。

また、このフレーム・バッファ２２の１アドレス（アド
レスデータはＣＲＴＣ２１が出力する）には１画像デー
タ１６ビツトが対応している。

背景画面メモリ２３は、ＣＲＴＣ２１によって背景画面
か否かを示すデータ（０”、１″）が書込まれる。

この背景画面メモリ２３の１アドレス（アドレスデータ
はｃＲｒｃ２１が出力する）には、背景データ１ビツト
が対応している。

すなわち、背景画面メモリ２３のメモリ容量はフレーム
・バッファ２２を水平方向に１　／　ｎに圧縮したもの
となり、フレーム・バッファ２２のメモリ容量がＮＫＢ
　（キロバイト）であるとき、背景画面メモリ２３のメ
モリ容量はＮ／１６ＫＢになる。

アドレス修飾回路２４は、ＣＲＴＣ２１によってウィン
ドウ表示領域が書込まれた背景画面メモリ２３のアドレ
ス空間をフレーム・バッファ２２の背景領域塗りつぶし
の際にフレーム・バッファ２２と同じアドレス空間に位
置付けるためにｌＭＰＵ１１で制御されてＣＲＴＣ２１
からのアドレスデータを修飾して背景画面メモリ２３の
アドレスデータとして出力す、る。

ゲート回路２５は、背景画面メモリ２！１からの読出し
データに応じてＣＲＴＣ２１からのフレーム・バッファ
２２に対する書込み信号ＷＲ２を許可／禁止するゲート
手段である。

シフトレジスタ２６は、フレーム・バッファ２２から読
出される表示データを並−直変換してビデオ信号ＶＩＤ
ＥＯとしてＣＲＴディスプレイ４に出力する。なお、ビ
デオ信号ＶＩＤＥＯには、実際にはカーソルパターンデ
ータも含まれる。

次に、このように構成したこの実施例の作用について第
４図及び第５図をも参照して説明する。

ＭＰＵ１　ｌは、まずＣＲＴＣ２１の機能を使用してフ
レーム・バッファ２２にＣＲＴディスプレイ４上での表
示画面、例えば第４図に示すようにウィンドウｗｏ、、
Ｗｌ、Ｗ３．Ｗ４を展開する。

なお、このときのウィンドウ境界は１６ビツト境界とす
る。

そして、ＭＰＵ１　ｉは、ＣＲＴＣ２１の矩形塗りつぶ
し機能を使用して、ウィンドウ表示領域を水平方向に１
　／　１’　６に圧縮した領域に対応する背景画面メモ
リ２３の領域を例えばｌ゛で塗りつぶす１例えばウィン
ドウ表示領域（表示画面）を第４図に示すように展開し
た場合には、背景画面メモリ２３は第５図に示すように
塗りつぶす。

このときの背景画面メモリ２３の塗りつぶし領域は矩形
領域の集合であるので、短時間で行なうことができる。

次に、ＭＰＵ１　ｌは、ＣＲＴＣ：２１の塗りつぶし機
能を使用してフレーム・バッファ２２のすべてを特定の
背景パターン、例えば第４図に示す例では網点模様で塗
りつぶす。

このとき、フレーム・バッファ２２に対して与えられる
アドレスデータがアドレス修飾回路２４でアドレス修飾
されて背景画面メモリ２３に対しても与えられる。

それによって、背景画面メモリ２３からはそのアドレス
データに対応するアドレスのデータが読出され、この読
出しデータがＣＲＴＣ２１からの書込み信号ＷＲ２を他
方の入力、とするゲート回路２５に入力される。

したがって、背景画面メモリ２３の読出しデータがＯ“
であるとき、すなわち背景領域であるときには、ゲート
回路２５が開状態になってフレーム・バッファ２２に対
するＣＲＴＣ２１からの書込み信号ＷＲ２の入力が許可
されて、フレーム・バッファ書込み信号ＦＢＷＲとして
フレーム・バッファ２２に入力される。

これに対して、背景画面メモリ２３の読出しデータが“
１“であるとき、すなわちウィンド表示領域であるとき
には、ゲート回路２５が閉状態になってフレーム・バッ
ファ２２に対するＣＲＴＣ２１からの書込み信号ＷＲ２
の入力が禁止されて、フレーム・バッファ書込み信号Ｆ
ＢＷＲとしてフレーム・バッファ２２に入力されない。

つまり、背景画面メモリ２３からの読出しデータが０＃
、であるとき、すなわちフレーム・バッファ２２では背
景画面と定義された領域のみフレーム・バッファ２２に
対して書込み信号ＦＢＷＲが入力されて、ＣＲＴＣ２１
からの背景パターンデータが書込まれる。

したがって、フレーム・バッファ２２に対して全ての領
域を背景パターンで塗りつぶすデータを入力したにもか
かわらず、実際にはウィンド領域に対しては背景パター
ンが書込まれないで表示データが保持され、背景領域の
み背景パターンが書込まれる。

最後に、ＭＰＵ１　ｌは、ＣＲＴＣ２１の機能を使用し
て背景画面メモリ２３内を全て０″で塗りつぶす。

これによって、以後はフレーム・バッファ２２の全ての
領域に対して書込み可能になる。

このように、この表示装置においては、背景画面か否か
を示すデータを格納する背景画面メモリを備えて、この
読出しデータに応じてフレーム・バッファ２２に対する
書込み信号を許可／禁止するようにしている。

それによって、背景画面メモリの塗りつぶしは矩形塗り
つぶし機能で短時間に行なうことができるので、複雑な
背景画面でも短時間で背景パターンによる塗りつぶしを
行なうことができ、背景処理時間が短縮する。

第６図は、この発明の他の実施例を示すＣＲＴインタフ
ェースのブロック回路図である。なお、第３図と異なる
点のみを説明する。

また、このＣＲＴインタフェースでは、ＭＰＵ１１によ
って制御されるフリップ・フロップ回路３１と、このフ
リップ・フロップ回路３１の出力ＦＢＷＲＩＮＨが１“
のときにのみ背景画面メモリ２３からの読出しデータを
通過させてゲート回路２５に入力させるゲート回路３２
とを設けている。

次に、このＣＲＴインタフェースの背景塗りつぶし手順
について説明する。

ＭＰＵ１　ｉは、まずフリップ・フロップ回路３１（７
）出力ＦＢＷＲＩＮＨをｏ”にする、これによって、ゲ
ート回路３２の出力が０”になってゲート回路２５がＣ
ＲＴＣ２１がらの書込み信号ＷＲ２のフレーム・バッフ
ァ２２へのフレーム・バッファ書込み信号ＦＢＷＲとし
ての入力を許可する状態になる。

そこで、ＭＰＵＩ　１は、前述した実施例の場合と同様
にフレーム・バッファ２２に表示画面を展開し、背景画
面メモリ２３を背景画面に対応してｒｌ、ＯＪで塗りつ
ぶす・ その後、ＭＰＵ１　ｌは、フリップ・フロップ回路３１
の出力ＦＢＷＲＩＮＨを１″にする。これによって、以
後ゲート回路３２の出力は背景画面メモリ２３の出力に
応じたものとなるので、ゲート回路２５は背景画面メモ
リ２３の読出しデータに応じてＣ：ＲＴＣ２１からの書
込み信号ＷＲ２のフレーム・バッファ２２への入力を許
可／禁止する。

そこで、ＭＰＵＩ　１は、ＣＲＴＣ２１の塗りつぶし機
能を使用してフレーム・バッファ２２のすべてを特定の
背景パターンで塗りつぶす。このとき、前述した実施例
と同様に実際にはフレーム・バッファ２２の背景領域の
みが背景パターンで塗りつぶされるだけである。

その後、ＭＰＵ１　ｌは、フリップ・フロップ回路３１
の出力ＦＢＷＲＩＮＨｔｔ”Ｏ”にする。これによって
、以後、フレーム・バッファ２２の全領域に対してデー
タを書込むことが可能になる。

第７図は、この発明の更に他の実施例を示すＣＲＴイン
タフェースのブロック回路図である。第３図と異なる点
のみを説明する。

このＣＲＴインタフェースでは、背景画面メモリ２３の
読出しデータそのものに応じてフレーム・バッファ２２
の出力データをシフトレジスタ２６で並−直変換した表
示データの出力を許可／禁止するゲート回路４１と、背
景画面メモリ２３の読出しデータをインバータ４２で反
転したデータに応じて背景パターンを発生するパターン
ジェネレータ４３からのパターンデータの出力を許可／
禁止するゲート回路４４と、各ゲート回路４１゜４４か
らの出力を合成してビデオ信号ＶＩＤＥＯとしてＣＲ，
Ｔディスプレイ４に出力するゲート回路４５とを設けて
いる。

次に、この実施例における背景塗りつぶし手順に′つい
て説明する。

ＭＰＵＩ　ｌは、まず前述した実施例の場合と同様にフ
レーム・バッファ２２に表示画面を展開し。

背景画面メモリ２３を背景画面に対応して「１゜０」で
塗りつぶす。

そして、ＭＰＵ１　ｌは、アドレス修飾回路２４を制御
して、背景画面メモリ２３のメモリアドレス空間をフレ
ーム・バッファ２２のメモリアドレス空間に重ねた後、
ＣＲＴＣ２１に対して表示を開始させる。

それによって、ＣＲＴＣ２１は逐次表示アドレスデータ
を出力し、この表示アドレスデータがフレーム・バッフ
ァ２２に入力されて対応するアドレスの表示データが読
出され、シフトレジスタ２６でシリアルデータに変換さ
れてゲート回路４１に入力される。

また、ＣＲＴＣ２１からの表示アドレスデータはアドレ
ス修飾回路２４でアドレス修飾されて背景画面メモリ２
３に入力されて対応するアドレスのデータが読出され、
この読出しデータがゲート回路４１に入力される。

したがって、背景画面メモリ２３の読出しデータが１“
の領域、すなわちウィンドウ表示領域の部分についての
みシフトレジスタ２Ｇからの出力データ（表示データ）
がゲート回路４１を介してゲート回路４５に入力され、
ビデオ信号ＶＩＤＥＯとしてＣＲＴディスプレイ４に出
力される。

一方、パターンジェネレータ４３からは背景パターンデ
ータが発生されてゲート回路４４に入力されると共に、
このゲート回路４４には背景画面メモリ２３の読出しデ
ータの反転データが入力される。

したがって、背景画面メモリ２３の読出しデータが０“
の領域、すなわち背景領域の部分についてのみパターン
ジェネレータ４３からのパターンデータがゲート回路４
４を介してゲート回路４５に入力され、ビデオ信号ＶＩ
ＤＥＯとしてＣＲＴディス、プレイ４に出力される。

それによって、ＣＲＴディスプレイ４には、前述した第
４図に示すような表示がなされる。

なお、この場合、上記各実施例とは異なり、ＭＰＵＩ　
１はＣＲＴＣ２１を通じてフレーム・バッファ２２に対
して任意にデータを書込むことができる。

なお、この発明による表示装置は、上記実施例のような
情報処理装置以外の情報処理装置にも使用できることは
云うまでもない。

豊−敦 以上説明したように、この発明によれば、背景処理時間
が短縮する６

【図面の簡単な説明】

第１図はこの発明を実施した表示装置を備えた情報処理
装置の一例を示す外観斜視図。 第２図は同じくその制御部を示すブロック図。 第３図は同じくそのＣＲＴインタフェースの一例を示す
ブロック図、 第４図及び第Ｓ図は同じくその表示制御の説明に供する
表示画面及び背景画面メモリの塗りつぶしの一例を示す
説明図。 第６図はこの発明の他の実施例を示すＣＲＴイーンタフ
ェースのブロック図、 第７図はこの発明の更に他の実施例を示すＣＲＴインタ
フェースのブロック図である。 ４・・・ＣＲＴディスプレイ　　　１０・・・制御部１
６・・・ＣＲＴインタフェース ２１・・・ＣＲＴコントローラ ２２・・・フレーム・バッファ ２３・・・背景画面メモリ　　　　２５・・・ゲート回
路第４ＷＡ 第５図

Claims (1)

【特許請求の範囲】
1. １　ビット・マップディスプレイ方式で表示する表示装
   置において、背景画面か否かを示すデータを格納する背
   景画面メモリと、該背景画面メモリの読出しデータに応
   じてフレーム・バッファメモリに対する書込み又は表示
   データの出力を許可／禁止するゲート手段とを設けたこ
   とを特徴とする表示装置。