JPS6040034B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】 本発明はラスタスキャン方式の陰極線管（以下ＣＲＴと
略称する）表示装置に於ける表示画像を記憶するりフレ
ッシュメモリとその周辺回路に関するものである。

近年ＣＲＴを用いた表示装置の種々の形式のものが提案
されているが、このなかでも新聞編集用に代表される一
般印刷組版等に用いられるものは一般の単なるディスプ
レイのための表示装置とは異なった種々の機能が要求さ
れる。

すなわち記事の加除訂正等は一般的なものであるが、箱
組み等、記事を一定の枠組みの中に収めるようなものに
おいては、文章のなちびかえ等がひんぱんにおこなわれ
るからそれらがすばやくおこなわれることが望ましい。

又新聞組版の場合、その１頁分を表示し記事全体のレイ
アウトを見ようとすると通常のラスタスキャン方式の表
示装置では走査線数が５００〜７００本程度であるから
、１５字詰１＄段（２２５字）で構成されている新聞紙
面の文字をそのまま表示することは無理である。そのた
め１行を１本の罫線で表示しそれによってレイアウトを
見るなどの方式がとられるが、このためにも罫線の高速
な発生と表示が必要となる。さらに紙面の見出し文字な
どについては、つめ印字や文字画像の反転字紋等の表示
なども要求される。又ＣＲＴの一画面中に適正な大きさ
で表示できる文字数は限られているわけであり、長文の
ものにおいては一画面で表示しされない場合も生じる。
このようなときには最初の一画面分の表示が終わったら
それ等に続く次の文章の画面を表示すればよいのである
が、全文字を書き換えてしまうため、書き換えに時間が
かかったり、前の画面に表示された文章のつながりがわ
からなかったりして具合が悪い場合も生じる。そのため
スクロールとよばれて、相対的に表示画面全体を上下方
向、又は左右方向にゆっくり移動させ、不要になった文
章をＣＲＴ画面から消し、そのかわりにあらたな文章を
末尾の方から表示してゆくといった機能が望まれている
。又これ以外にも上記した罫線で表示している文章の一
部を画面の一隅に文字で映し出したり、絹版体裁等を指
令する各種の機能指令を表示画面上で確認したいといっ
た要求もある。本発明は、これら各種画像処理を容易に
おこないうるようにした表示装置のリフレッシュメモリ
とその周辺回路を提供するためになしたものである。ラ
スタスキャン方式のＣＲＴ表示装置は、表示画像を繰り
返し表示するため第１図のようにリフレッシュメモリを
有して構成されている。

これを簡単に説明すると、１は入力端で各種の入力装置
や電子計算機等から表示すべき情報、表示体裁の情報等
を受ける。２は表示装置の制御をおこなう制御装置を記
憶するりフレッシュメモリで、ＣＲＴＩ画面分、又はそ
れ以上の記億容量をもち、制御装置２内等の表示画像発
生装置で発生された画像信号を指定された体裁で記憶す
る。

４はＣＲＴである。

このうちリフレッシュメモリ３は、蓄積管を使用したも
の、ＣＲＴＩ画面分のコアメモリ等の記憶装置で構成し
たＣＲＴの水平走査にあわせて直接読み出し表示するよ
うにしたもの、１画面分の記憶容量を有したシフトレジ
スタで構成したもの等種々の方式がある。

しかしながらこれらのうち蓄積管を用いたものは、読み
出し書き込みを単一の電子ビームでおこなっているため
表示内容を短時間で書き換えるには表示を一時停止せね
ばらならず、表示しながら加除訂正等表示内容の書き換
えをおこないたいという要求のあるものには向いていな
い。

又１画面分のメモリーを持ち、ＣＲＴの走査に合せてそ
のメモリーから直接画像情報を読み出す方式は、表示し
ながら書き換えをなす等の用途にはよいが、高速で動作
しているＣＲＴの走査に合せてメモリーから読み出しを
せねばならず、高速メモリが必要であると共に周辺回路
も非常に高速なものが必要であり必然的に高価にならざ
るをえなかった。又１画面分の記憶容量を有したシフト
レジスタによる方式は、シフトレジスタを何相かに分け
ることによって比較的低速なシフトレジスタを用いても
等価的に高速なものとすることができ、又表示内容の書
き換えも表示しながらおこなうことが可能である。しか
しながら文字等のデータを書き換える場合、１フレーム
に１文字しか書き換えができず、全画面の書き換えに必
常な長時間を要することになってしまう。さらにインタ
ーレースをおこなっている場合、任意の位置に始点終点
の座標のみを示して線を引きたいというようなものは、
その始点、終点が奇数フィールドか偶数フィールドか判
別せねばならず、アドレス一致回路が非常に複雑になる
という欠点があった。本発明はこのような点に鑑み、１
画面分、又はそれ以上の記憶容量を有したランダムアク
セスメモリ（以下単にＲＡＭと略称する）と、１走査線
分の記憶容量を有した２列のシフトレジスタを並列に設
けてリフレツシュメモリを構成し、低価格で高速、そし
て表示しながら内容書き換えが可能であると共に、非表
示モードでの書き換えにより全画面の書き換えも高速に
おこなえるリフレッシュメモリとその周辺回路を提供す
るためになしたもので、以下本発明を図面の実施例に従
って詳細に説明する。

第２図は本発明の一実施例ブロック図であり、第１図に
おける制御装置２の一部とＩＪフレッシュメモリ３の構
成概略を示している。図中１川ま画像処理指令やアドレ
スデータなど外部からの信号を受けそれらを記憶するレ
ジスタなどを含んだ制御回路、１１は制御回路１０から
送られてくる文字画素データを記憶する画素バッファメ
モリ、１２は水平、垂直のアドレスレジスタ及び水平ア
ドレスカウン夕、垂直アドレスカウンタ等を持ち、制御
回路１０から送られてくるアドレスデータによって、指
定された番地に新規表示画像を書き込むタイミングを検
出するアドレス一致回路、１３，１４は制御回路１０か
ら送られてくる画像処理指令によって再書き込み、新規
データ書き込み、重ね書き、ネガ／ポジ、一致消去、罫
線書き込み等各種の画像データ処理をなす画像データ処
理回路、１５は１画面分、又はそれ以上の記憶容量を有
したＲＡＭで、前記したアドレス一致回路１２中の垂直
アドレスカウンタの値が示した番地の内容が読み出され
てシフトレジス夕へ送られる。１６，１７はＣＲＴの１
走査線分又はそれ以上の記憶容量を有したシフトレジス
タで、これは前記したアドレス一致回路１２中の水平ア
ドレスカウンタに送られるシフトパルスによってＣＲＴ
の走査線に同期してシフトされ、出力を映像信号及びリ
サ−キュレート信号として送り出す。

尚このシフトレジスタ１６，１７の夫々は、複数本の比
較的低速のシフトレジスタを組み合わせて構成し、高速
化された信号を取り出すことも可能である。１８はマー
カー信号発生回路、１９は映像信号とマーカ−信号との
合成回路、２０はシフトレジスタ１６，１７の出力信号
をフィールド判別信号に従って各フィールド毎に切換え
て映像信号として取り出すインターレース制御回路であ
る。

これらの回路のうちＲＡＭからは、アドレス一致回路１
２中の垂直アドレスカウンタが示す値の番地の内容がＣ
ＲＴの水平帰線期間中にシフトレジスター６，１７に取
り込まれる。尚この場合垂直アドレスカゥンタは、１水
平帰線時間中に２番地歩進するように構成しておき、Ｒ
ＡＭの内容を１走査線分づつシフトレジスタ１６，１７
に取り込む。そしてシフトレジスター６，１７の内容は
、アドレス一致回路１２中の水平アドレスカウンタに送
り込まれるパルスと同じパルスでＣＲＴの走査線に同期
してシフトされ、マーカ−合成回路１９、及びインター
レース制御回路２０を通して所定の映像信号のみが選択
され、端子２１からＣＲＴに送られる。それと同時にシ
フトレジスター６，１７の出力信号はリサーキュレート
信号として画像データ処理回路１３，１４にも送られ、
ＲＡＭの内容の表示のみがなされているときはそのまま
シフトレジスタ１６，１７に再書き込みされる。こうし
てＣＲＴの水平走査が終わるとシフトレジスタ１６，１
７の内容も一巡し、ＣＲＴの水平婦線時間中の一巡した
シフトレジスタ１６，１７の内容力ミＲＡＭ１５中のそ
のデータのあった位置にもどされる。そしてアドレス一
致回路１２中の垂直アドレスカゥン夕の歩進によってＲ
ＡＭ１５の次の番地の内容がシフトレジスタ１６，１７
に取り込まれ、以下前記と同様の動作が繰返しておこな
われる。尚このＲＡＭ１５は最低一画面分の記憶容量を
有せばよいのであるが、垂直及び水平方向に一画面分以
上記憶容量を持たせると前述したスクロール等が非常に
簡単におこなえる。

すなわち上記した通常の表示の場合は前記アドレス一致
回路１２中の垂直アドレスカゥンタは、ＣＲＴの一画面
を構成する走査線分のカウントをおこなうと最初の値（
スタートロード）にもどるよう構成され、又シフトレジ
スタ１６，１７に与えるシフトパルスは水平走査が終っ
たときシフトレジスタ１６，１７の内容がちようど一巡
するような数に選ばれている。しかし上記のようにＲＡ
Ｍ及びシフトレジスタに一画面分以上の記憶容量を持た
せてそこに必要な事項を記憶し、表示の内容が横書き体
裁のときは適当な時期に−画面分の表示が終わって最初
の値（スタートロード）にもどろうする垂直アドレスカ
ウンタを適当な値だけ進ませるか遅らせるかし、又表示
の内容が縦書き体裁の場合はシフトレジスタの開始タイ
ミングを進ませたり遅らせたりすることよって容易にス
クロールをおこなうことが可能となる。又前述した機能
指令や罫線で表示している文章を文字として画面の一隅
に表示してやりたいというような場合は、それらの事項
の記憶されている番地にアドレスカウンタをロードして
やる等の方法によって容易にその内容の表示をおこない
うる。このようにしてＲＡＭ１５の内容がＣＲＴに表示
されるわけであるが、今このＲＡＭ１５の内容を表示を
続けながら書き直したいという場合が生じると、制御回
路１０は書き直すべき文字画素データを画素バッファメ
モリ１１に、書ひ直すべき番地アドレス一致回路１２中
の水平、垂直アドレスレジスタに、そして新規データ書
き込みの指令を画像データ処理回路１３，１４に夫々送
る。

そしてＲＡＭ１ ５の内容が順次にシフトレジスタ１６
，１７に読み出され、ＣＲＴに表示されてゆく過程でア
ドレス一致回路１２中の水平、垂直アドレスレジスタの
内容と、水平、垂直アドレスカウンタの内容が一致する
と、一致信号が画像データ処理回路１３，１４に送られ
、画素バッファメモリー１中のデータがリサーキュレー
ト信号のかわりにシフトレジス夕１６，１７に送り込ま
れ書き換えがなされる。そしてアドレス一致が解除され
るとその後に続くリサーキュレート信号がシフトレジス
タ１６，１７に再書き込みされ、シフトレジスタ１６，
１７の内容が一巡すると前記したように内容がＲＡＭ１
５に移され、以下全く同様な動作が繰り返されて画素バ
ッファメモリ１１の内容がシフトレジスター６，１７を
介してＲＡＭ１５に書き込まれる。以上が本発明による
表示装置のリフレツシュメモリとその周辺回路の一実施
例概略であるが、以下第３図に従ってさらに詳細な一回
路例を説明してゆく。

尚この第３図に於いて第２図と同様な回路要素には同一
番号を付してあり、さらに第３図Ａはアドレス一致回路
１２の詳細を、第３図Ｂは画素バッファメモリ１１及び
画像データ処理回路１３，１４の詳細を、第３図ＣはＲ
ＡＭ１５、シフトレジスタ１６，１７、マーカー信号発
生回路１８、マーカー信号合成回路１９、インターレー
ス制御回路２０の詳細を夫々している。第３図Ａに於い
て３川ま画像処理を開始する垂直アドレスの入力端子、
３１は画面の表示を一時停止してＲＡＭ１５の内容を書
き換える非表示モード書き込みの指令入力端子、３２は
垂直アドレスカゥンタ４０の歩進用パルスの入力端子で
、このパルスはＣＲＴの１水平走査線毎に送り込まれる
。

３３は画像処理を終了する垂直アドレスの入力端子、３
４は画像処理を開始する水平アドレスの入力端子、３５
はシフトレジスタ１６，１７をシフトするシフトパルス
の入力端子、３６は画像処理を終了する水平アドレスの
入力端子、３７は画像処理を開始する垂直アドレスを記
憶するアドレスレジスタで、その最４・位ビット３８は
そのアドレスが隅数フィールドか奇数フィールドかを判
別するペット、尚図の回路においてはこのビットが「１
」の場合画像処理が隅数フィールドから始まることを示
し、「０」の場合奇数フィールドから始まるものとする
。

３９はアドレスレジスタ３７の内容とアドレスカウンタ
４０の内容の一致を検出する一致回路、４０は垂直アド
レスカウンタ、４１は垂直アドレスカウンタ４０の内容
とアドレスレジスタ４２の内容の一致を検出する一致回
路、４２は画像処理を終了するアドレスを記憶するアド
レスレジスタで、４３はそのアドレスが偶数フィールド
か奇数フィールドかを判別するビット、４４は画像処理
を開始する水平アドレスを記憶するアドレスレジスタ、
４５はアドレスレジスタ４４の内容と水平アドレスカウ
ンタ４６の内容の一致を検出する一致回路、４６は水平
アドレスカウンタ、４７はアドレスカウン夕４６の内容
とアドレスレジタ４８の内容の一致を検出する一致回路
、４８は画像処理を終了する水平アドレスを記憶するア
ドレスレジスタ、４９，５川ま夫々奇数フィールド、隅
数フィールドのアドレス一致の出力端である。

今画像処理を開始する水平、垂直アドレスと、画像処理
を終了する水平、垂直アドレスが夫々入力端子３０，３
３，３４，３６からのアドレスレジスタ３７、４２，４
４，４８に記憶されると、一致回路３９，４１，４５，
４７は夫々のアドレスレジスタの内容と垂直アドレスカ
ウンタ４０、及び水平アドレスカウンタ４６の内容を比
較する。

この場合、最初に画像処理を開始する垂直アドレスを記
憶したレジスタ３７の内容と垂直アドレスカウンタ４０
の内容が一致して一致回路３９から一致信号が出力され
、アンド回路５１，５２、フリップフロツブ５３に送ら
れる。アンド回路５１，５２はフィールド判別ビット３
８から画像処理を開始するフィールドの信号に送られて
きており、隅数フィールドから開始する場合はアンド回
路５１が開いて信号がオア回路５４，５５，５６を通し
てアンド回路５７に達し、奇数フィ−ルドから開始する
場合はアンド回路５２、オア回路５５を通してアンド回
路５７のみに達する。こうして垂直アドレス一致が出る
と、今度は画像処理を開始する水平アドレスを記憶した
レジスタ４４と、水平アドレスカウンタ４６の内容の一
致を検出する一致回路４５から信号が出てオア回路５９
を通しアンド回路５７，５８に達するため、画像処理が
隅数フィールドから始められる場合は端子４９，５０か
ら、奇数フィールドから始められる場合は端子４９のみ
からアドレス一致信号が出力される。こうして画像処理
が開始されるわけであるが、上記した一致回路４５から
の一致信号はフリップフロップ６０１こも達しており、
一致回路４５からの出力がなくなると同時に図示したよ
うな状態にフリツプフロツプ６０をセットするためオア
回路５９への一致信号が出たままとなる。この状態は画
像処理を終了するアドレスを検出する一致回路４７から
の出力が出るまで続き、この世力が出るとフリツプフロ
ツブ６０がリセットされて垂直アドレスカウンタ４０が
示している番地の画像処理が終了する。こうして画像処
理が済み垂直アドレスカウンタ４０が歩進すると一致回
路３９の出力が消え、それと同時にフリップフロップ５
３が図示の状態にセットされてオア回路５４への出力が
出たままとなり、上記した水平アドレス一致毎に画像処
理がおこなわれてゆく。

この状態は画像処理を終了するアドレスを検出する一致
回路４１からの出力が出るまで続き、この世力が出ると
まずフリツプフロップ６３がリセットされ、同時に信号
がアンド回路６１，６２に達する。そして最初の場合と
同様にフィールド判別ビット４３から送られてくる信号
により隅数フィールドの場合はアンド回路６２のみが開
いて信号がオア回路５６を通してアンド回路５８に達し
、奇数フィールドの場合はアンド回路６１に開いて信号
がオア回路５４，５５，５６を通しアンド回路５７，５
８に達する。そして前記と同様画像処理を開始する水平
アドレスと終了する水平アドレスの一致出力が出ればす
べての動作が完了するわけである。尚表示画像の書き換
えは以上の説明ではＣＲＴが通常の表示動作をなしてい
る最中におこなう場合について説明してきたが、非表示
モードで画像デ−タ処理処理をおこなう場合には入力端
子３１から非表示モード書き換み指令を入力し、ァンド
回路５３を通して垂直アドレスカウンタ４０１こ画像処
理を開始する垂直アドレスデータを強制ロードすれば、
ただちに一致信号が出力されて任意の時点で高速表示内
容出き換えが可能である。

第３図Ｂは画素バッファメモリ、画像データ処理回路１
３，１４の詳細回路例である。図中３５，４９，５０は
第３図Ａにおいて３５，４９，５０で示したと同じ信号
が入力する入力端子で、３５はシフトレジス夕１６，１
７のシフト／ぐルス、４９，５０１まアドレス一致信号
の入力端子である。６６は文字画素データを記憶する画
素バッファメモリ、６７，６８は画素バッファメモリ６
６から読み出した画素データを画像データ処理回路１３
，１４へ転送するためのシフトレジスタ、６９は図示し
ていない文字発生部からの新規文字画素データ入力端子
、７２は罫線を引くための指令入力端子、７３は画像の
白黒を反転して書き込むためのネガ／ポジ指令の入力端
子、７４はＲＡＭ１ ５の内容を書き換える指令の入力
端子、７５はすでにＲＡＭ１５に書き込まれている内容
に新しい画像を重ね書きする指令の入力端子、７６はＲ
ＡＭ１５にすでに書かれている内容のうちの指定された
一部を消去する指令の入力端子、７７はＲＡＭ１５の内
容を全部消去する指令の入力端子、７８，７９は画像処
理を終った信号の出力端子、８０，８１はシフトレジス
ター６，１７からのりサーキュレート信号である。

尚この第３図Ｂにおいて画像データ処理回路１３，１４
は、回路構成が全く同一なので以下の説明では同一回路
要素には同一番号を付して説明する。まず何も画像デー
タ処理をおこなわない場合、即ちＲＡＭ１５に書かれた
内容を単にＣＲＴで表示する場合であるが、この場合ア
ドレス一致信号入力端子４９，５０には何も信号がこな
いのでシフトレジス夕１６，１７からのりサーキュレー
ト信号８０，８１はアンド回路８２に達し、そのままの
ゲートを通過しオア回路８３、アンド回路８４を通して
出力端子７８，７９からシフトレジスタ１６，１７にそ
のままもどされる。

新規画像を書き込む場合は、まず画素バッファメモリ６
６に梯子６９より文字画素データを送り込む。次に画素
バッファメモリ６６に書き込まれた複数本の走査線にわ
たる文字画素データの中から初めの２走査線分がシフト
レジスタ６７，６８に取り込まれ、このシフトレジスタ
６７，６８によっていつでも転送ができる状態となる。
次いで第３図Ａに示したアドレス一致回路の各アドレス
レジスタに、画像処理を開始及び終了する垂直、水平ア
ドレスを記憶させ、同時に第３図Ｂの様子７４に新規画
像書き込み指令信号を送る。こうして第３図Ａのアドレ
ス一致回路が先に説明した動作によってアドレス一致信
号を端子４９，５０に送ってくると、ノット回路８５の
働きによってアンド回路８２が閉じられ、リサーキュレ
ート信号の通過が停止されると共に画素バッファメモリ
１１中のアンド回路８６，８７が開いてシフトパルスが
シフトレジスタ６７，６８に達し、新規画素データがオ
ア回路８８を通してェクスクルーシブオア回路８９に達
する。このェクスクルーシブオア回路は周知のように、
入力が「１．１」、「０．０」の場合は「０」、「１．
０」、「０．１」の場合は「１」を出力するわけであり
、今入力端子７３には何も信号が入っていないから新規
画素データはそのままのかたちでこのェクスクルーシブ
オア回路を通過し、アンド回路９０、オア回路８３、ア
ンド回路８４を通して出力端子７８，７９からシフトレ
ジスタ１６，１７に送られ、新規画素データが書き込ま
れる。次いですでにＲＡＭに書き込まれている内容に新
規画像を重ね書きする場合であるが、これは例えば通常
の数字「（ ）」を付けたいというような場合に利用し
て好適で、このようにすれば（ ）付きの数字を本字発
生部に用意しおく必要がなくなる。この処理は新規画像
の書き込みの場合と同様重ね書きすべき事項を画素バッ
ファメモリ１１へ、そのアドレスをアドレス一致回路１
２へ、重ね書き指令を入力端子７６へ送ることにより始
められる。すなわち新規画像の書き込みの場合と同様、
アドレス一致信号が入力端子４９，５０１こ送られてく
ると、画素バッファメモＩＪＩこ記憶された事項はシフ
トレジスタ６７，６８からオア回路８８を通してオア回
路９１に送られ、ここでリサ−キュレート信号８０，８
１と重ね合わされてアンド回路９２、オア回路８３、ア
ンド回路８４を通して出力端子７８，７９から送り出さ
れる。尚このようにして重ね書きした事項の一方、例え
ば前記した「（ ）」付きの数字に於ける「（ ）」だ
けを消去したいというような場合、本願の回路に於いて
は「（ ）」の画素データを画素バッファメモリ１１に
、そのアドレスをアドレス一致回路に送り、一致消去指
令を入力端子７６に送るだけでおこなうことができる。
この場合新規画像書き込みの場合と同様アドレス一致信
号が到来する、「（ ）」に関する画素データがオア回
路８８を通してィンヒピツトゲート回路９３に達する。
このときィンヒビツトゲート回路９３には「（ ）」付
きの数字に関するリサーキュレート信号が同時に到来し
ており、このため画素バッファメモリ６６の内容とりサ
ーキュレート信号とが「ＩＪの場合は「０」が、それ以
外の場合はリサーキュレート信号が出力され、アンド回
路９４、オア回路８３を通して送り出される。すなわち
リサーキュレ−ト信号中の白「１」の部分は今の例では
「（ ）」と数字の画素で、その他の画素は黒「０」で
あり、画素バッファメモリから送られてくる信号は「（
）」の画素が白「１」でその他の画素が黒「０」であ
るから、まずリサーキユレート信号中の「（ ）」に相
当する画素の部分が黒「０」となり、その他の数字を含
む部分はリサーキュレート信号がそのまま出力されて結
局数字のみが「１」となる。又画素バッファメモリに記
憶されている内容の白、黒を反転したいという場合は、
、ネガノポジ指令入力端子７３に信号を送る。

するとェクスクルーシブオア回路８９に「１」信号が送
られ、そのため画素バッファメモリから送られてくる信
号中「１」は「０」に、「０」は「１」として送り出さ
れるから白黒反転した文字の書き込みがおこなわれるわ
けである。尚罫線を引く場合はそのアドレスをアドレス
一致回路に送ると共に、罫線指令入力端子７２、新規画
像書き込み指令入力端子７４、又は重ね書き指令入力端
子７５に指令を送れば画素バッファメモリ１１中のシフ
トレジスタ６７，６８のシフトが停止され、アドレス一
致と共に任意の位置に任意の長さの罫線が引けることに
なる。この罫線を消去するには前記した一致消去を用い
ればよい。又画面全面にわたって表示事項を消去しよう
という場合は、全面消去指令入力端子７７に信号を送れ
ばよい。第３図ＣはＲＡＭ１５、及びマーカー信号発生
回路１８、マーカ−合成回路１９、インターレース制御
回路２０の詳細回路例であり、図中３５はシフトレジス
タ１６，１７のシフトパルスの入力端子で、これはマー
カー信号発生回路１８にも供給される。

７８，７９は第３図Ｂの画像データ処理回路１３，１４
からの信号の入力端子、８０，８１はリサーキュレート
信号の出力端子９５は第３図Ａに示した垂直アドレスカ
ウンタの値が示す番地の入力端子、９６はマーカー信号
メモリ、９７，９８はマーカー信号用シフトレジスタ、
９９，１００はマーカー信号用アドレス一致信号の入力
端子、（尚このマーカー信号用アドレス一致信号は第３
図Ａに示したのと同じ構成の一致回路で作られる。

）１０１はマーカー信号を点滅させる信号の入力端子で
ある。図中ＲＡＭ１５、シフトレジスタ１６，１７から
は前記したように垂直アドレスカゥン外こよって表わさ
れる２進のアドレスデータの最小位ビット「０」とした
場合、及び「１」とした場合の２走査線分の画像データ
がシフトレジスター６，１７に取り込まれ、シフトパル
スによってシフトされその出力信号、即ち映像信号が一
方はリサーキュレート信号として端子８０，８１から画
像データ処理回路１３，１４へ、一方がマーカ−合成回
路１９へ送られる。このマーカー合成回路１９には、マ
ーカー信号発生回路１８中のマーカー信号メモリ９６か
らシフトレジスタ９７，９８に送られマーカー信号用ア
ドレス一致信号の到来と共にシフトされて送られてくる
マーカー信号が達しており、この信号がァンド回路１０
２，１０３通してオア回路１０４，１０５で映像信号と
合成される。尚このマ−カー信号は必要に応じてＣＲＴ
上の任位の位置に発生させるものであり、又その位置を
画面上で発見し易くするために、入力端子１０１から点
滅信号を送ってマーカー信号の送出を停止したり送った
りして明滅させることも可能としてある。こうしてマー
カー信号が必要に応じて重畳された映像信号は、最終的
にインターレース制御回路２０のアンド回路１０６，１
０７に送られ、入力端子２２から送られてくるフィール
ド判別信号によって所定のフィールドに相当する映像信
号のみが選択され、オア回路１０８を通って出力端子２
１から映像信号としてＣＲＴに送られる。以上が本発明
による表示装置のリフレッシュメモリとその周辺回路の
一実施例の概要であるが、このように回路を構成するこ
とにより、表示内容の書き換えは常に表示しながらおこ
なうことが可能となり、又価格もそれほど高価なものと
ならずに済む。

又以上の説明では、リフレッシュメモリを構成するシフ
トレジスタをインターレースを考慮して２列設置する場
合について説明してきたが、ィンタ−レースをおこなわ
ない場合や、回路構成を簡単にしたり全体の価格を安く
押さえたいという場合など、シフトレジスタを１列とし
たり、逆に多数列とすることも可能である。すなわちシ
フトレジスタを１列とする場合は第２図、第３図におる
シフトレジスタ１６，１７、画像データ処理回路を夫々
１つとし、さらに第２図、第３図におけるアドレス一致
回路１２、インターレース制御回路２０、画素バッファ
メモリ１１等、本発明を構成する各回路要素中２列の各
シフトレジスタに対応して設けられている回路を、１列
のシフトレジスタ用に対応して構成すればよく、又シフ
トレジスタを多数列とする場合は以上の、回路を夫々多
数列に対応したものとして構成してゆけばよい。以上種
々述べてきたように本発明による表示装置は、インター
レースを考慮して常時走査線２本分の内容を一度に書き
換えうるように構成したから、罫線等のように始点、終
点の座標のみが指示されるものにあっても非常に容易に
、又１フィールド時間内に書き込み可能となる。

さらに画像データ処理回路により、表示画像の重ね書き
、白黒の反転等も必要に応じておこなうことができ、新
聞等を含む一般印刷物の編集に用いて非常に好適な表示
装置を提供できる。

【図面の簡単な説明】

第１図はリフレッシュメモリを用いたラスタスキャン方
式の一般的な表示装置の説明図、第２図は本発明による
リフレッシュメモリとその周辺回路の一実施例の説明図
、第３図は本発明になるリフレッシュメモリとその周辺
回路のさらに詳細な一回路例で、第３図Ａはアドレス一
致回路１２の詳細を、第３図Ｂは画素バッファメモリ１
１と画像データ処理回路１３，１４の詳細を、第３図Ｃ
はシフトレジスタ１６，１７を構成するランダムアクセ
スメモリ１５とシフトレジスタ１６，１７及びマーカー
信号発生回路１８、マーカー信号合成回路１９、インタ
ーレース制御回路２０の夫々詳細を示している。 １０・・・・・・制御回路、１１・・・…画素バッファ
メモリ、１２・…・・アドレス一致回路、１３，１４・
・・・・・画像データ処理回路、１５・・・・・・ラン
ダムアクセスメモリ、１６，１７……シフトレジスタ、
１８…・・・マーカー信号発生回路、１９・・・・・・
マーカー信号合成回路、２０・・・・・・インターレー
ス制御回路。 第１図第２図 第３図（ＡＩ 第３図（肌 第３図 （Ｃ）

Claims (1)

1. 【特許請求の範囲】 １ 陰極線表示管と、該陰極線表示管用のリフレツシユ
   メモリと、前記陰極線表示管に文字、罫線、マーカー等
   を表示する為に、文字コード、文字の表示位置座標デー
   タ、罫線始点座標データ、終点座標データ、或いはマー
   カー表示位置座標の表示情報、及び前記リフレツシユメ
   モリへの文字画素データあるいは罫線の書込み・書替え
   、部分消去、全面消去等の指令情報を入力する入力端と
   、該入力端がこの指令に応じて表示画像信号を発生する
   と共に陰極線表示管の表示制御を行なう制御装置とを有
   した表示装置において、前記リフレツシユメモリを、前
   記陰極線表示管１画面分以上の記憶容量を有したランダ
   ムアクセスメモリと、夫々水平走査線に相当する記憶容
   量を有する複数Ｎ個の循環型シフトレジスタとで、相互
   にデータ転送可能に構成し、前記陰極線表示管の垂直走
   査（副走査）に同期して隣接するＮ本の水平走査線分を
   単位として、前記ランダムアクセスメモリから、各走査
   線相当分の記憶内容を夫々前記Ｎ個の循環型シフトレジ
   スタに転送すると共に、これら各循環型シフトレジスタ
   の記憶内容を陰極線表示管の水平走査に同期してシフト
   し、このシフト動作によつて前記循環型シフトレジスタ
   から出力される信号を、現在水平走査線のフイールドを
   示すフイールド切替え信号に基づいて選択、映像信号と
   して出力するようにしたことを特徴とする表示装置。 ２ 陰極線表示管と、 該陰極線表示管１画面分以上の記憶容量を有するランダ
   ムアクセスメモリと、夫々１水平走査線に相当する記憶
   容量を有する複数Ｎ個の循環型シフトレジスタとから成
   り、相互にデータ転送可能に構成した陰極線表示管用リ
   フレツシユメモリと、外部から送られる表示画像信号、
   画像データ処理指令、アドレスデータ、等の指令に従つ
   て陰極線表示管の表示あるいは指令処理タイミング等の
   制御を行なう制御回路と、文字画素データを記憶する画
   素バツフアメモリと、外部より供給されるアドレスデー
   タによつて画像データ処理の必要な個所のアドレスを検
   出するアドレス一致回路と、前記制御回路からの画像デ
   ータ処理指令、前記アドレス一致回路からのアドレス一
   致信号、前記画素バツフアメモリからの文字画像データ
   、前記循環型シフトレジスタからのリサーキユレート信
   号等に基づいて、各種画像データ処理を制御する画像デ
   ータ処理回路と、前記循環型シフトレジスタからの信号
   を、現在水平走査線のフイールドを示すフイールド切替
   え信号に基づいて選択するインターレース制御回路とを
   具備し、前記アドレス一致回路中の垂直アドレスカウン
   タに設定されているアドレスに基づいて、隣接するＮ本
   の水平走査線分を単位として、前記ランダムアクセスメ
   モリから、各走査線相当分の記憶内容を夫々前記Ｎ個の
   循環型シフトレジスタに転送し、これら各循環型シフト
   レジスタの記憶内容を陰極線表示管の水平走査に同期し
   てシフトして、所望の画像信号及びリサーキユレート信
   号を得るようにしたことを特徴とする表示装置。 ３ 特許請求の範囲第２項記載の表示装置に於いて、画
   素バツフアメモリからの信号をネガ／ポジ指令入力によ
   り白黒反転し、循環型シフトレジスタを介してランダム
   アクセスメモリに書き込む回路を内部に含んでなる画像
   データ処理回路を有したことを特徴とする表示装置。 ４ 特許請求の範囲第２項記載の表示装置に於いて、画
   素バツフアメモリからの文字画素データと循環型シフト
   レジスタからのリサーキユレート信号とを重ね合わせ、
   これを該循環型シフトレジスタを介してランダムアクセ
   スメモリに書き込む回路を内部に含んでなる画像データ
   処理回路を有したことを特徴とする表示装置。 ５ 特許請求の範囲第２項記載の表示装置に於いて、リ
   サーキユレート信号と画素バツフアメモリからの信号又
   は罫線信号とを入力し、入力信号が共に「１」のときの
   み「０」を出力しそれ以外のときにはリサーキユレート
   信号とそのまま出力する回路を内部に含んでなる画像デ
   ータ処理回路を有したことを特徴とする表示装置。 ６ 陰極線表示管と、 該陰極線表示管１画面分以上の記憶容量を有するランダ
   ムアクセスメモリと、夫々１水平走査線に相当する記憶
   容量を有する複数Ｎ個の循環型シフトレジスタとから成
   り、相互にデータ転送可能に構成した陰極線表示管用リ
   フレツシユメモリと、外部から送られる表示画像信号、
   画像データ処理回路、アドレスデータ、等の指令に従つ
   て陰極線表示管の表示あるいは指令処理タイミング等の
   制御を行なう制御回路と、文字画素データを記憶する画
   素バツフアメモリと、外部より供給されるアドレスデー
   タによつて画像データ処理の必要な個所のアドレスを検
   出するアドレス一致回路と、前記制御回路からの画像デ
   ータ処理指令、前記アドレス一致回路からのアドレス一
   致信号、前記画素バツフアメモリからの文字画素データ
   、前記循環型シフトレジスタからのリサーキユレート信
   号等に基づいて、各種画像データ処理を制御する画像デ
   ータ処理回路と、前記循環型シフトレジスタの出力に別
   途マーカー信号発生回路からのマーカー信号を合成する
   マーカー信号合成回路と、該マーカー信号合成回路から
   の信号を、現在水平走査線のフイールドを示すフイール
   ド切替え信号に基づいて選択するインターレース制御回
   路とを具備し、前記リフレツシユメモリの記憶内容によ
   つて特定された画像の任意の位置にマーカーを表示し得
   るようにしたことを特徴とする表示装置。