JPS6155689A - 画像メモリ書込読出制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は画像メモリ書込読出制御装置に関し、特に、
ＣＲＴディスプレイ装置において、直線発生器（ＤＤＡ
）からの画像データをフレームメモリに転送して書込お
よび読出するような画像メモリ書込読出制御装置に関す
る。

従来の技術 第５図は従来のラスクスキャン型グラフィックディスプ
レイ装置の概略ブロック図であり、第６図は第５図に示
したＤＤＡ７によってデータをフレームメモリ８に展開
する動作を説明するための図である。

まず、第５図および第６図を参照して、従来のラスタス
ギャン型グラフィックディスプレイ装置の（α略ならび
にフレームメモリへの画像データの書込および読出につ
いて説明する。

まず、第５図において、ホストコンピュータ１から伝送
ラインおよびホストインターフェイス２を介してデータ
が図形データ管理部３に与えられる。図形データ管理部
３はホストコンピュータ１からのデータを受けて、その
データを図形として表示可能なように配列し、それを図
示しないセグメントバッファに記憶する。データ解析部
４はセグメントバッフ１の内容を取出して情報を解析し
、始点座標と終点座標とに基づいて、ベクトル演算処理
する。ぞして、座標変換クリップ部５は、図形の拡大、
縮小１回転や平行移動などを行なう場合に、必要なマト
リクスとそのデータの乗算を行なう。また、ＣＲＴディ
スプレイ画面上の図形の一部を枠で囲ったとき、その枠
からはみ出た図形をクリップする。

ＤＤＡ制陣塗りつぶし部６は図形を塗りつぶす場合に、
各ベクトルの頂点の座標から内側のラインに分解した線
分を発生し、それによって塗りつぶしデータを求める。

ＤＤＡ７は直線を発生する直線発生器であって、ＤＤＡ
制御塗りつぶし部６からのデータに基づいて、始点と終
点とを結ぶベクトルにａ３ける途中の座標を演算し、そ
の演停結果をフレームメモリ８に展開して直線とする。

フレームメモリ８はＤＤＡ７で発生された直線上の各ド
ツトを保存するものである。フレームメモリ８に保存さ
れたデータは、ビデオコントロール部９に与えられ、Ｄ
／Ａ変換器（図示せず）によってアナログ信号に変換さ
れかつカラー変換テーブルに基づいて、ビデオ信号に変
換されてカラーモニタ１０に与えられる。それによって
、カラーモニタ１０には、ホストコンピュータ７から出
力されノｃデータに曇づく図形が表示される。

発明が解決しようとする問題点 ところで、ＤＤＡ７によって演算され１＝画像データを
フレームメモリ８に書込む際、ＤＤ△７の速度とフレー
ムメモリ８の書込速度の違いを一致させる必要がある。

これは、一般にＤＤＡ７の速度がフレームメモリ８のメ
モリサイクルよりも速いためである。ＤＤＡ７の速度と
フレームメモリ８への書込速度の違いを一致させる１つ
の手法として、画像メモリ書込速度変換回路（４＃ｊ間
昭５３−１１０３３１）が知られている。これば、バイ
ポーラＩＣをｍいて、ｌことえば４Ｘ４ドツトのバッフ
ァを（１へ成し、４×４ドツトの画像データをまとめて
フレームメモリ８に転送づるものである。

この方式では、バッフ？が一杯になったときに、ＤＤＡ
７を停止さＵ゛、バッファのデータをフレームメモリ８
に転送して出込んでいる。ずなわら、第６図（ａ　）に
示すように、アドレス７１のドツトをバッファに展ｒｊ
Ｄ　シ、ＤＤＡ７がドツトａをバッファに内込ｌυだ際
、アドレス７１の画像データをフレームメモリ８に転送
し、アドレス７２のドツトｂをバッファへｍ込んだ後、
アドレス７２のデータをフレームメモリ８に転送する。

この場合、アドレス７２のデータを転送するとき、アド
レス７１のデータをフレームメモリ８に転送中であるた
め、このアドレス７１のデータをフレームメモリ８に転
送し終え！、：後でなければ、アドレス７２のデータを
転送することができない。また、２つのＤＤＡバッファ
’３１．３２がともに利用されて　　　゛いるため、バ
ッファへの■込みもできない。づ゛なわち、ＤＤＡ７は
アドレス７１のデータをフレームメモリ８に転送し′Ｃ
いる間は持たされることになる。

また、ＤＤＡ７の速度とフレームメモリ８への書込速度
の違いを一致させる他の手法として、高速画像メモ１）
書込方”式（特開昭５８−５５９８０）が知られている
。これは、直線発生器よりフレームメモリにデータをｍ
込む際、Ｘ　ＩＮｌ＋およびＹ　ｆｑｂの座標情報の任
意の下位ビットのうら、これをデコードした数の容量を
持つＸ軸しジスタを、Ｙ座標値の任意の下位ビットをデ
コードした数だけ設ける。さらに、１つのブレーンを構
成するフレームメモリをレジスタの数と同じ数に分割し
てグルーブ化し、このグループ化し！ζフレームメモリ
のそれぞれにＸ軸しジスタを配置し、直線発生器の座標
値が逐次変化していくことによって、下位ビットの情報
がオーバフローするとき、Ｘ軸しジスタのそれぞれのデ
ータをＦ５１時にフレームメモリに書込むものである。

ところが、このような手法によっても、たとえば第６図
（ｂ）に示すようなデータを、ＤＤＡ７を停止させるこ
となくフレームメモリ８に転送することは不可能で必る
。すなわち、第６図（ｂ）に示すようなデータをＤＤＡ
７かう出力してフレームメモリ８に転送する場合、まず
、アドレス７４のデータｂをフレームメモリ８に転送し
た後、アドレス７４のデータＣをフレームメモリ８に転
送し、その後アドレス７５のデータＣを転送Ｊ゛ること
になる。しかし、アドレス７５のデータＣをフレームメ
モリ８に転送する場合、アドレス７４のデータＣを転送
中であるため、ＤＤＡ７は一旦停市しなければならない
。

上述のごとく、従来の画像メモリ書込速ｆ！１変換回路
や高速画像メモリ円込方式にｄゴいても、ＤＤＡ７を停
止ざぜることなく、データをフレームメモリ８に転送す
ることは不可能であった。

問題点を解決するための手段 それゆえに、この発明の主たる目的は、ＤＤＡからデー
タを出力してフレームメモリに転送する場合に、ＤＤＡ
の待ち時間を少なりシ１ｑて、高速Ｃフレームメモリに
画像データを展Ｄｉ）できるような画像メモリｍ込読出
制陣装置を捏供することである。

この発明は、フレームメモリを複数に分割したとき、そ
れぞれ分割された記憶領域を含むブロックメモリと、予
め定めるドツト数の画像データおよびその画（象データ
をいずれのブロックメモリのドツト数ごとに区切っ１＝
アドレスに書込むかを表わすアドレス信号を出力する直
線発生器と、直線発生器から出力されたアドレス信号に
基づいて対応するブロックメモリを１旨定するブロック
メモリ指定手段と、ブロックメモリが指定されたことに
応じて、対応するアドレスに画像データを書込むだめの
一時記憶手段とから構成される。

作用 この発明では、直線発生器が画像データとアドレス信号
とを出力したことに応じて、ブロックメモリ指定手段が
対応するブロックメモリを指定し、指定されたブロック
メモリに対応する一時記憶手段が画像データとアドレス
信号とを一時記憶し、そのアドレス信号に基づいて、指
定される記憶領域に、対応する画像データを所定のメモ
リサイクルで記憶する。したがって、直線発生器が画像
データを出力するとき、箕なるブロックメモリを指定す
るようにずれば、それぞれのブロックメモリは画像デー
タの書込を終了した後、そのメモリに直線発生器から画
像データが出力されるため、直線発生器はブロックメモ
リが画像データの書込を終了するまで持つ必要がなくな
り、１ｈも時間をなくづことができる。

実施例 以下に、図面に示す実施例ととちに、この発明について
より詳細に説明する。

第１図はこの発明の一実施例の概略ブロック図である。

まず、第１図を参照して、この発明の一実施例の構成に
ついて説明１゛る。第１図において、フレームメモリは
４つのＡブロックメモリ２１ないしＯブロックメモリ２
４にブロック化される。

そして、各ブロックメモリ２１ないし２４のそれぞれに
対応してアドレス・データラッチ２５ないし２８が設け
られる。これらのアドレス・データラッチ２５ないし２
８はアドレスバス２９およびデータバス３０を介してＤ
ＤＡバッフ１３１．３２に接続され、ＤＤＡ７から出力
された画（やデータとアドレス信号とに基づいて、当該
ブロックメモリの対応するアドレスに、当該−特記１０
シた画像データを書込むための一時記憶手段を構成する
。

ＯＤＡバッファ３１．３２は前述の第５図に示し７．：
ＤＤＡ（直線発生器）７に含まれ、ＤＤＡ制御塗りつぶ
し部６から出力される塗りつぶしデータとそのアドレス
信号を記憶する。２つのＤＤＡバッファ３１．３２を設
けているのは、ＤＤＡ制御塗りつぶし部６からのデータ
を一方にＤ込むと同時に他方に書込んだデータを読出し
て高速処理するｔ＝めである。アドレスバス２９には、
ＲＯＭ３４が接続される。このＲＯＭ３４はＡブロック
メモリ２１ないしＤブロックメモリ２４のいずれかを指
定するブロックメモリ指定手段の一例である。すなわち
、アドレス信号にはＡブロックメモリ２１ないしＤブロ
ックメモリ２４のいずれかを指定するためのブロック指
定ビットが含まれていて、ＲＯＭ３４はそのブロック指
定ビットに基づいて、対応りるＩＬ】ツタメモリを指定
する。さらに、アドレスバス２９にｔよ読出制御回路３
３が接続されていて、この続出制御回路３３が出力した
アドレス信号に基づいて、Ａブロックメモリ２１ないし
Ｄブロックメモリ２４から対応する画像データがデータ
バス３０１．：読出され、これをビデオコントロール部
９へ供給する。

第２図および第３図はこの発明の一実施例の動作を説明
するための図であり、第４図はアドレス信号の構成を示
す図である。

次に、第１図ないし第４図を参照して、この発明の一実
施例の動作について説明する。ＤＤＡバッファ３１およ
び３２は画像データとともにアドレス信号を出力する。

アドレス信号は第４図に示すように、Ａブロックメモリ
２１ないしＤブロックメモリ２４の所定のアドレスを指
定するために、Ｘ座標データとＹ座標データとを含む。

Ｘ座標データにはＡブロックメモリ２１ないしＤブロッ
クメモリ２４のうちのＸ方向のブロックを指定するため
のブロック指定ビットと、各ブロック内の４×４の記憶
領域のうらＸ方向を指定するためのブロック内指定ビッ
トとを含む。同様にして、Ｙ座標データもＹ方向のブロ
ックを指定するためのブロック指定ビットと、そのブロ
ック内の４×４の記憶領域のうちＹ方向を指定するため
のブロック内指定ビットとを含む。

より具体的に説明すると、第２図に示すような画像デー
タをＡブロックメモリ２１ないしＤブロックメモリ２４
に書込む場合には、まず、ＤＤＡバッファ３１はＡブロ
ックメモリ２１を指定しかつ第２図に示すアドレスＡ１
内に４つのドツトを書込むためのアドレス信号およびそ
の４つのドツトを示す画像データを出力づる。ＲＯＭ３
４番よりＤＡバッファ３１から出力されたアドレス信号
に基づいて、Ａブロックメモリ２１およびアドレス・デ
ータラッチ２５を選択する。すると、アドレス・データ
ラッチ２５はＤＤＡバッファ３１から出力された画像デ
ータとアドレス信号とを一時記憶する。このとき、Ｄ　
ｌ）　Ａバッフ１３１から画像データａ３よびアドレス
１８号を出力するのに要する時間は、たとえば６０　ｒ
＋ｓｅｃである。

続いて、ＤＤ△バッファ３２は第２図に示Ｊ゛アドレス
Ｄ２に画像データを書込む！こめに、その画像データと
アドレス信号とを出力する。ＲＯＭ３４はＤＤＡバッフ
１３２から出力されたアドレス信号に塁づいて、今度は
Ｄブロックメモリ２４を指定する。

一方、アドレス・データラッチ２５はアドレス△１に出
込むための画像データおよびアドレス信号を一特記１０
シたことに基づいて、Ａブロックメモリ２１内のアドレ
スΔ１を指定し、画像データを出込む。この場合、４Ｘ
４の画像データを円込むのに２４０　ｎ５ｅｃのメモリ
リ゛イクルを要り゛る・また、ＤＤＡ７はアドレスＤ２
に書込むための４ドツトの画像データをＤＤＡバッフ１
３２に出力し終えるには、１ドツトを出力するために６
０　ｎ５ｅｃ要するため、４ドツトの画像データをすべ
て出力する！こめには、２４０　ｎ５ｅｃ要する。した
がって、ＤＤＡ７がアドレスＤ２の画像データをＤＤＡ
バッファ３２に出力し終えたときには、Ａブロックメモ
リ２１はアドレスＡ１に４ドツトの画像データの書込を
必ず終了していることになる。

ＤＤＡバッフ１３２がアドレスＤ２の画像データを出力
した後、ＤＤＡバッファ３１はアドレスＡ２の画像デー
タを出力する。すると、ＲＯＭ３４は再びΔブロックメ
モリ２１を指定し、これに対応するアドレス・データラ
ッチ２５は画像データとアドレスＡ２のアドレス信号を
一時記憶する。

そし、て、そのアドレス信号に塁づいて、アドレスＡ２
に１ドツトの画像データを再込む。

上述のごとく、たとえばΔブロックメモリ２１に画像デ
ータを書込んだ後、他のＢブロックメモリ２２ないしＤ
ブロックメモリ２４のいずれかに４ドツトの画像データ
をｎ１込み、その後再びＡブロックメモリ２１に画像デ
ータを書込むようにしたので、ＤＤＡバッファ３１およ
び３２は、Ａブロックメモリ２１ないしＤブロックメモ
リ２４のそれぞれのアドレスに画像データの書き終わり
を待つことなく、ＤＤＡの速度で画像データを出力する
ことができる。

また、第３図に示覆ように、画像データをアドレスＡ１
，８１．Ａ２．Ｄ２，０２のように書込む場合であって
も、Ａブロックメモリ２１にアドレスΔ１にドツトを書
込んだ後、Ｂブロックメモリ２２のアドレスＢ１に４ド
ツトを書込んだ後、再びＡブロックメモリ２１のアドレ
スＡ２に１ドツトをｍ込むようにしても、ＤＤＡバッフ
ァ３２からアドレスＢ１の４ドツトのデータを出力して
いる間に、Ａブロックメモリ２１のアドレスＡ１に画像
データの書込を終了しているため、ＤＤＡバッファ３１
はＡブロックメモリ２１のアドレスＡ１に画像データの
書込を待つことなく、直ちにアドレスＡ２の画像データ
を出力することができる。

発明の効果 以上のように、この発明によれば、フレームメモリを複
数のブロックにブロック化し、直線発生器から画像デー
タを出力するとき、いずれかのブロックメモリを指定す
るとともに、そのブロック内のアドレスを指定して、該
当する画像データを書込み、他のブロックメモリに予め
定めるドツト数の画像データを書込んでから、再び当該
ブロックメモリに画像データを書込むようにしたので、
直線発生器はブロックメモリへの画像データの書込終了
を持つことなく、順次画像データを出力することができ
る。しｌζがって、直線発生器のフレームメモリへの書
込み持ち時間をなくすことができ、処理時間を短縮でき
る。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略ブロック図である。 第２図および第３図はこの発明の一実施例の動作を説明
するための図である。第４図はアドレス信号を説明する
ための図である。第５図は従来のラスクスキャン型グラ
フィックディスプレイ装置の概略ブロック図である。第
６図は第５図に示したＤＤＡによってデータをフレーム
メモリに書込むときの動作を説明するための図である。 図において、６はＤ　Ｄ　Ａ　１ｉｌｌ　Ｉｊ塗りつぶ
し部、７はＤＤＡ、２１ないし２４はブロックメモリ、
２５ないし２８はアドレスデータラッチ、２９はアドレ
スバス、３０はデータバス、３１．３２はＤＤＡバッフ
ァ、３３は続出制御回路、３４はＲＯＭを示す。 （ほか２名） 萬１図 第２図 名３図 萬４図 萬６図 （Ｑ−） （ｆ）） ７＋’１５

Claims (1)

1. 【特許請求の範囲】 第１の方向および前記第１の方向に直交する第２の方向
   にそれぞれドットで表示可能な領域に画像を表示するた
   めに、画像メモリに画像データを書込および読出制御す
   る画像メモリ書込読出制御装置であって、 前記表示可能な領域を複数に分割したとき、それぞれが
   分割された記憶領域を含むブロックメモリ、 前記画像データを予め定めるドット数ごとに出力すると
   ともに、出力した画像データを前記複数のブロックメモ
   リの前記予め定めるドット数ごとに区切ったいずれのア
   ドレスに書込むかを表わすアドレス信号を出力する直線
   発生器、 前記直線発生器から出力されたアドレス信号に基づいて
   、対応するブロックメモリを指定するためのブロックメ
   モリ指定手段、および 前記複数のブロックメモリのそれぞれに対応して設けら
   れ、前記ブロックメモリ指定手段によって対応するブロ
   ックメモリが指定されたことに応じて、前記直線発生器
   から出力された画像データとアドレス信号とを一時記憶
   し、一時記憶したアドレス信号に基づいて、当該ブロッ
   クメモリの対応するアドレスに、当該一時記憶した画像
   データを書込むための一時記憶手段を備えた、画像メモ
   リ書込読出制御装置。