JPH0344779A

JPH0344779A - パターン認識プロセッサ

Info

Publication number: JPH0344779A
Application number: JP1179827A
Authority: JP
Inventors: Takeshi Kamimura; 健上村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-07-12
Filing date: 1989-07-12
Publication date: 1991-02-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はパターン認識を効率的に実行するパターン認識
プロセッサに関する。

（従来の技術）パターン認識のアルゴリズムにおいては、一般に空間フ
ィルタリング、マトリクス演算等の処理が′＃繁に現れ
るため、これらを高速に実行することが重要な課題であ
る。

従来のアルゴリズムの一例として、電子情報通信学会研
究会報告ＰＲＵ８６−７６の４９ページから５５ページ
に、上、開本等により！階層化判別法とその文字認識シ
ステムＰＣ−ＯＣＲＪと題して発表された論文に提案さ
れている次の手法がある。

まず、２ｆｌｉ画像である文字データより、ある決まっ
たりサンプリング点を中心とした局所空間フィルタリン
グ処理によって得られる濃度値を求め、初期特徴ベクト
ルＸとする０局所空間フィルタリング処理は画像データ
から局所領域内の画素を取り出し、これをアドレスとす
るテーブルルックアップ処理を用いて実現している６次
に初期特徴ベクトルＸと、あらかじめ決定されている変
換行列Ａとの積、ｙ＝Ａｘを求める。この処理によって、初期特徴ベタ１ヘルＸか
ら更に認識に有効な特徴ベクトルｙを得ることができる
。

次にカテゴリの判定処理として、辞書の各カテゴリに対
応するベクトルの中から、特徴ベクトルｙとの類似度が
最大、または距ｔｉｔ値が最小であるようなベクトルを
求め、そのカテゴリを認識結果とする０例えば類似度を
用いる場′合、両ベクトルが正規化されているならば、
各カテゴリに対応するベクトルｍ、を第１行とする行列
Ｍと特徴ベクトルｙとの積、ｚ＝Ｍｙを求め、得られた類似度ベクトルＺから最大要素を検出
する処理として表される。

以上の処理において現れる空間フィルタリングやマトリ
クス演算は、画素、行列要素、または行といったレベル
で演算を独立に行なうことができる。そこで上記論文の
システムにおいては、パイプライン処理が可能なイメー
ジ・パイブラインド・プロセッサ（以下、ｌｍＰＰと略
記）を複数個用いた並列処理により、高速化がなされて
いた。

（発明が解決しようとする課題）ところで、２ｍ画像の空間フィルタリングにおいては、
注目画素とその近傍画素が同じワード内のある一定のビ
ット位置にくるように取り出す処理が現れる。しかし、
必要な画素が異なるアドレスに格納されている場合、取
り出し処理の度に毎回各アドレスから読み出しを行なう
とメモリアクセス回数が増え、効率が悪いという問題点
がある。

また、従来のシステムにおいては演算部をパイグライン
処理等により高速化することがなされているが、テーブ
ルルックアップ処理を含む場合などはメモリアクセスが
増えて処理速度のボトルネックとなる問題点がある。

更に、行列とベクトルの乗算では、上で述べたように行
列要素または行単位での並列処理が可能であり、特に次
元数が大きい場合は複数の演算部により実行する方法が
有効である。この場合データ格納用のメモリを、全ての
演算部からアクセス可能な共有メモリとする方式と、各
演算部が固有にアクセス可能なローカルメモリとする方
式の２通りが考えられる。共有メモリの場合アクセス競
合による処理速度の低下があるのに対し、ローカルメモ
リ方式の方が並列動作を効率化しやすく、この場合に適
しているが、演算部間でのデータ転送による処理速度の
低下が問題である。

そこで本発明の目的は、パターン認識処理に現れる空間
フィルタリングやマトリクス演算等を、効率のよいパイ
プライン処理や並列処理によって高速に実行する装置を
提供することにある。

（課題を解決するための手段）本発明によるパターン記載装置は、画像データから特徴
ベクトルを算出し、あらかじめ与えられた辞書データと
の間で距離計算もしくは類似度計算を行ない、前記画像
データの属するカテゴリを決定するパターン認識プロセ
ッサであって、外部より与えられるオペーレーションコ
ードとアドレスに従って動作し、前記画像データや前記
特徴ベクトルを格納する、独立にアクセス可能な２つの
ポートを備えた２ポートメモリと、外部より与えられる
オペ−レージ１ンコードとアドレスに従って動作し、前
記辞書データを格納する辞書メモリと、外部より与えられるオペ−レージ１ンコードに従って動
作し、前記２ポートメモリの第１のポートより読み出さ
れるデータに対し、バレルシフト演算を実行するシフト
演算部と、外部より与えられるオペーレーションコードに従って動
作し、前記シフト演算部の出力値と前記辞書メモリの読
み出しデータを入力し、算術演算または論理演算を実行
するＡＬＵと、外部より与えられるオペ−レージ１ンコードに従って動
作し、前記ＡＬＵの出力値と前記辞書メモリの読み出し
データを入力し、乗算および累算を実行する乗加算器と
、外部より与えられるオペーレーションコードに従って動
作し、前記乗加算器の出力値を保持し、外部へ出力する
放送レジスタと、前記乗加算器の出力値と外部からの入力データのうち１
つを、外部より与えられるオペーレーションコードに従
って選択し、その結果を前記２ポートメモリに対して第
２のポートより書き込みを可能とする第１のマルチプレ
クサ、とを含んで構成される。

（作用）本発明のパターン１ｕｌｌ／　Ｊプロセッサにおいては
、２ポートメモリ、辞書メモリ、シフト演算部、ＡＬＵ
、乗加算器といったモジュールをパイプライン動作させ
ることにより、空間フィルタリンクやマトリクス演算に
おける並列性を利用した高速処理を可能としている。２
ポートメモリでは読み出しと書き込みが独立に実行でき
るので、頻繁にアクセスされるデータを格納してもメモ
リアクセスが処理速度のボトルネックとはならない。シ
フト演算部においては、通常のバレルシフトだけでなく
２値画像からの注目画素および近傍画素の切り出し等も
実行する。辞書メモリと２ポートメモリを用いたパイプ
ラインによるテーブルルックアップ処理も実行すること
ができる。

また、複数個のパターン認識プロセッサを放送バスによ
り結合したパターン認識装置においては、画像データや
行列データを分割して各パターン認識プロセッサ内のメ
モリに格納することにより、並列処理を実行する。各パ
ターン認識プロセッサで求められた結果を他のパターン
認識プロセッサが必要とする場合に、放送バスを用いた
データ転送を行なう。

（実施例）次に本発明について図面を参照しながら説明する。

第１図は本発明のパターン認識プマ７セッサの一実施例
を示すブ＋’］ツク図である。以下第１図を参照して説
明を行なう。

パターン認識プロセッサは、演算を実行する部分と、デ
ータ格納用のメモリより構成され、オペーレーションコ
ードは外部からの信号１０８〜１１５により与える。

２ポートメモリ１０は、画像データ、特徴ベクトルなど
、更新されるデータを格納する。２つの独立したアクセ
スポートを備え、ここでは一方を訛み出し専用、他方を
書き込み専用として用いる。

読み出しポートに関しては、外部からの信号１０８がア
クセス要求やアドレスを゛表し、信号１００が読み出し
データを表す、書き込みポートは、外部からの信号】０
９がアクセス要求やアドレスを表し、信号１０７が書き
込みデータを表す。

シフト演算部１２は、２ポートメモリ１０の読み出しデ
ータ１００に対し、外部からの信号１１１に従ってシフ
ト演算を実行した結果を、信号１０１として出力する。

このモジュールに関しては、次に第５図を用いて説明を
行なう６第５図における信号５０２へ−５０４は、第１
図の信号１１１に対応している。

シフト演算部１２は、２ワ一ド分のレジスタ５０．５１
とバレルシフタ５２より成る。レジスタ５０と５１は、
各々のラッチイネーブル信号５０２と５０３に従って、
信号１００のデータを保持する。

バレルシフタ５２は、各レジスタの出力信号５００と５
０１を入力し、シフト数やシフト方向を表す信号５０４
に従ってバレルシフトを行なう。

その結果のうちの特定の１ワ一ド分を信号１０３として
出力する。

例えば２（ｉｆｆ画像に対する空間フィルタリングにお
いて、注目画素とその近傍画素が同じワード内のある一
定のビット位置にくるように収り出す場合、レジスタ５
０と５１によりアドレスの連続した２ワードの画素値を
常に保持し、これらに対してバレルシフ１〜を実行すれ
は、近傍画素が連続した２つのアドレスにまたがって格
納されていても、再びこれを２ポートメモリから読み出
すことなく実現できる。

次に再び第１図を参照しながら本発明の実施例の動作の
説明を行なう。

辞書メモリ１１は、参照データを格納するメモリであり
、読み出し専用とする。外部から信号１１０がアクセス
要求やアドレスを表し、これに従ってデータが信号１０
２として読み出される。

ＡＬＵ１３は、シフト演算部１２の出力信号１０１と辞
書メモリ１１の出力信号１０２を入力し、算術演ｎまた
は論理演算を実行した結果を信号１０３として出力する
。演算コードは外部からの信号１１２に与える。

乗加算器１４は、ＡＬＵ１３の出力信号１０３と辞書メ
モリ１１の出力信号１０２を入力し、乗算および索具を
実行した結果を信号１０／１として出力する。演算コー
ドは外部からの信号１１３により与える。

放送レジスタ、１５は、乗加算器の出力信号１０４の値
を保持し、信号１０５として外部に出力する。外部から
の信号１１４がラッチイネーブルおよび出力イネーブル
を表す。

第１のマルチプレクサ１６は、乗加算器１４の出力信号
１０４と、外部からのデータ信号１０６を人力し、この
うち１つを外部からの信号１１５に従って選択する。出
力信号１０７は２ポートメモリ１０の書き込みポートに
接続されている。

以上のモジュールをクロックに同期して動作させること
により、例えば２ポートメモリ１０およびｉ！ｉ？　諜
メモリ１１に格納されたデータに対する演算結果を、再
び２ポートメモリ１０に格納するという一連の処理を、
パイプライン処理により実行できる。具体的に２値画像
の切り出し、やベクトル間の類似度の他に、ベクトル間
のし１ノルム、。ｌ：Σ　ａｌ　−ｂｌを求めることができる。これは例えば２ポートメモリ１
０に格納されたベクトル要素ａ、と辞書メモリ１１に格
納されたベクトル要素す、を、各々読み出してＡＬＩＪ
１３に入力し、要素間の絶対値を計算する０次に、＝れ
を乗加算器１４に入力し、総和を求めることにより実現
される。

第２図は、第１図において辞書メモリ１１の出力段に第
２のマルチプレクサ１７を新たに付加して構成されるパ
ターン認識プロセッサのブロック図である。以下第２図
を参照して説明を行なう。

但し、モジュール１０〜１６に関しては第１図と同様で
あるため、説明を省略する。

第２のマルチプレクサ１７は、外部からの信号１１０と
辞書メモリ１１の出力信号１０２のうち１つを、外部か
らの信号１１６により選択し、信号１１７として出力す
る。信号１１７はＡＬＵ１３および乗加算器１４に入力
される。

第２のマルチプレクサ１７を加えることにより、ＡＬＵ
１３と乗加算器１４に対して、辞書メモリ１１の格納デ
ータだけでなく、信号１１０をリテラルデータとして入
力することができる。

第３図は第２図において２ポートメモリ１０の読み出し
ポートの入力段に第３のマルチプレクサ１８を、辞書メ
モリ１１の入力段に第４のマルチプレクサ１９を各々新
たに付加して梢戒されるパターン認識プロセッサのブロ
ック図である。以下第３図を参照して説明を行なう、但
し、モジ２１−ル１０〜１７に関しては第２図と同様で
あるため、説明を省路する。

第３のマルチプレクサ１８は、外部からの信号１０８と
第２のマルチプレクサ１７の出力信号１１７のうち１つ
を、外部からの信号１１８により選択し、信号】１９と
して出力する。信づ１１９は２ポートメモリ１０の読み
出しポートに対するアクセス要求やアドレスを表す。

第４のマルチプレクサ１つは、外部からの信号１１０と
２ポートメモリ１０の読み出しポートからの出力信号１
００のうち１つを、外部からの信号１１８により選択し
、信号１２０として出力する。信号１２０は辞書メモリ
１１に対するアクセス要求やアドレスを表し、かつ第２
のマルチプレクサ１７にも入力される。

第３のマルチプレクサ１８を加えることにより、２ポー
トメモリ１０の読み出しポートを、外部からの信号１０
８だけでなく、第２のマルチプレクサ１７の出力信号１
１７によりアクセスすることができる１例えば、辞書メ
モリ１１の読み出しデータをアドレスとして２ポートメ
モリ１０にアクセスするテーブルルックアップ処理を実
行することができる。

一方、第４のマルチプレクサ１９を加えることにより、
辞書メモリ１１を、外部からの信号１１０だけでなく、
２ポートメモリ１０の出力信号１００によりアクセスす
ることができる。例えば、２ポートメモリ１０の読み出
しデータをアドレスとして辞ａメモリ１】にアクセスす
るテーブルルックアップ処理を実行することができる。

第４図は本発明のパターン認識プロセッサを複数個含ん
で構成されるパターン認識装置のプロｙり図である。以
下第４図を参！概して説明を行なう。

アドレスジェネレータ１！１０は、プログラムメモリ４
１のアドレスを生成し、信号４００として出力する。

プログラムメモリ４１は、パターン認識プロセッサ４２
〜４４のオペーレーションコードの系列をあらかじめ格
納し、信号４ｏ○のアドレスで講み出した結果を信号４
０１のオペーレーションコードとして出力する。

パターン認識プロセッサ４２〜４４は、いずれもプログ
ラムメモリ４１からの信号４０１に従って処理を行なう
、信号４０１は第１図〜第３図における信号１０８〜１
１６．１１８に対応する。

パターン認識プロセッサ間のデータ転送は、放送バスに
よって行ない、各々信号４０２＼４０７は放送バスと接
続されている。データ出力のための信号４０２，４０４
，４０６は、いずれも第１図〜第３図の信号１０６と対
応する。

放送バスの制御は、第１図〜第３図に１モジユールとし
て含まれる放送レジスタ１５を用いて行なう、放送バス
のオペーレーションコードとして出力イネーブルの指定
が可能であり、この値をいずれか１台のパターン認識プ
ロセッサのみに対してアクティブとすれば、そのパター
ン認識プロセッサ内の放送レジスタの保持している値が
放送バスに出力される。この機能は、従来の技術で述べ
たアルゴリズムに現れる、ｙ＝Ａｘｚ＝Ｍｙといった行列とベクトルの乗算を、複数のパターン認識
プロセッサを用いて実行する場合に必要となる０例えば
、行列Ａのデータを行単位で分割して各パターン認識プ
ロセッサの辞書メモリに格納し、ベクトルＸを全てのパ
ターン認識プロセッサの２ポートメモリに格納すること
により、乗算を並列に実行することができるが、得られ
るベクトルｙは各２ポートメモリに分割して格納される
。

従って行列Ｍのデータも行単位で分割格納されていると
すると、次にＭとｙの積を求める前に、分割されたｙの
データを全てのパターン認識プロセッサの２ポートメモ
リに転送して格納する必要があり、ここで放送バスを用
いる。行列とベクトルの乗算においては、２ポートメモ
リ１０と辞書メモリ１１からの読み出しは連続で実行さ
れるが、２ポートメモリ１０への書き込みか行なわれる
のは１行分の積和演算の終了時のみである。従って書き
込みの行なわれていない期間を利用して演算結果データ
を放送すれば、データ放送に必要な時間を演算時間とオ
ーバーラツプさせることが可能である。

（発明の効果〉以上説明したように、本発明のパターン認識プロセッサ
を用いることにより、文字認識に現れる２値画像の空間
フィルタリングのための注目画素の切り出し、テーブル
ルックアップ処理、行列とベクトルの乗算等の基本的な
演算において、メモリアクセスの並列化により効率の良
いパイプライン処理を実行することができる。またＡＬ
Ｕの出力が乗加算器に出力されているため、認識処理に
おいてベクトル間の類似度だけでなく、Ｌ　１ノルムを
求めることができる。

更に複数個のパターン認識プロセ・ンサより構成される
パターン認識装置では、放送バスを用いた行列とベクト
ルの乗算において、パターン！Ｅ　”ｉＥプロセッサの
個数を増加しても放送バスへのアクセスがボトルネック
にならず、個数に比例した処理速度が得られるという効
果をもつ。

【図面の簡単な説明】

第１図〜第３図は本発明のパターン認識プロセンサの実
／ｉ１ｆＭＪを示すブロック図、第４図は本発明のパタ
ーン認識プロセッサを複数個含んで構成されるパターン
認識装置の一例を示すブロック図、第５図は第１図〜第
３図に１モジユールとして含まれるシフト演算部の一実
肢例を示すブロック図である。１０・・２ポートメモリ、１１・・・古？駿メモリ、１
２・−・シフト演算部、１３・・・Ａ　Ｌ、　ｕ、１４
・・・乗加算器、１５・・・放送レジスタ、１６．１７
，１８゜１９・・・マルチプレクサ、４ｏ・・・アドレ
スジェネレータ、４１・・・プログラムメモリ、４２，
４３゜４４・・・パターン認識プロセッサ、５０．５１
・・・レジスタ、５２・・・バレルシフタ。

Claims

【特許請求の範囲】

（１）画像データから特徴ベクトルを算出し、あらかじ
め与えられた辞書データとの間で距離計算もしくは類似
度計算を行ない、前記画像データの属するカテゴリを決
定するパターン認識プロセッサであって、外部より与えられるオペーレーションコードとアドレス
に従つて動作し、前記画像データや前記特徴ベクトルを
格納する、独立にアクセス可能な２つのポートを備えた
２ポートメモリと、外部より与えられるオペーレーションコードとアドレス
に従って動作し、前記辞書データを格納する辞書メモリ
と、外部より与えられるオペーレーションコードに従って動
作し、前記２ポートメモリの第１のポートより読み出さ
れるデータに対し、バレルシフト演算を実行するシフト
演算部と、外部より与えられるオペーレーションコード
に従って動作し、前記シフト演算部の出力値と前記辞書
メモリの読み出しデータを入力し、算術演算または論理
演算を実行するＡＬＵと、外部より与えられるオペーレーションコードに従って動
作し、前記ＡＬＵの出力値と前記辞書メモリの読み出し
データを入力し、乗算および累算を実行する乗加算器と
、外部より与えられるオペーレーションコードに従つて動
作し、前記乗加算器の出力値を保持し、外部へ出力する
放送レジスタと、前記乗加算器の出力値と外部からの入力データのうち１
つを、外部より与えられるオペーレーションコードに従
って選択し、その結果を前記２ポートメモリに対して第
２のポートより書き込みを可能とする第１のマルチプレ
クサ、とを含んで構成されることを特徴とするパターン認識プ
ロセッサ。
（２）外部から前記辞書メモリに対して与えられるオペ
ーレーションコードと、前記辞書メモリの読み出しデー
タとを入力し、このうち１つを外部より与えられるオペ
ーレーションコードに従つて選択し、前記ＡＬＵおよび
前記乗加算器に対して選択結果を入力することを可能と
する第２のマルチプレクサを更に含んで構成されること
を特徴とする請求項１に記載のパターン認識プロセッサ
。
（３）外部から与えられるオペーレーションコードと、
前記第２のマルチプレクサの出力データを入力し、その
うち１つを外部から与えられるオペーレーションコード
により選択し、前記２ポートメモリの第１のポートへの
アドレスを与える第３のマルチプレクサと、外部から与
えられるオペーレーションコードと、前記２ポートメモ
リの第１のポートの読み出しデータを入力し、そのうち
１つを前記オペーレーションコードにより選択し、前記
辞書メモリへのアドレスを与える第４のマルチプレクサ
、とを更に含んで構成されることを特徴とする請求項２
に記載のパターン認識プロセッサ。
（４）オペーレーションコードの系列を格納するプログ
ラムメモリと、前記プログラムメモリのアドレスを生成
するアドレスジェネレータと、複数個の前記プログラム
メモリから読み出されるオペーレーションコードに従つ
て動作する請求項１、２または３に記載のパターン認識
プロセッサとを含み、前記パターン認識プロセッサの前記放送レジスタの出力
と前記第１のマルチプレクサの外部入力がいずれも共通
の放送バスに接続され、前記オペーレーションコードに
従って前記パターン認識プロセッサ間のデータ転送を行
なうことを特徴とするパターン認識装置。