JPS58113981A - 画面メモリ制御方式 - Google Patents

画面メモリ制御方式

Info

Publication number
JPS58113981A
JPS58113981A JP21161481A JP21161481A JPS58113981A JP S58113981 A JPS58113981 A JP S58113981A JP 21161481 A JP21161481 A JP 21161481A JP 21161481 A JP21161481 A JP 21161481A JP S58113981 A JPS58113981 A JP S58113981A
Authority
JP
Japan
Prior art keywords
cell
memory
address
screen
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21161481A
Other languages
English (en)
Inventor
伸一 窪田
良一 相沢
岡 安克
章 佐藤
雅夫 秋吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21161481A priority Critical patent/JPS58113981A/ja
Publication of JPS58113981A publication Critical patent/JPS58113981A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (す発明の技術分野 本発明は画面メモリを有し、画像情報を自由に表示し編
集できる画面メモリ制御方式に関するものである。
(2)技術の背景 従来、ディスプレイやプリンタ等の装置でmtiiメモ
リを用いることによシ、文字主体の情報のほかグラフィ
ック情報等を含む1Ikl偉情報を自由に表示、出力す
ることができる。
このような7ステムでは画像情報をディスプレイに表示
し、画面上で1&像の移動や回転、拡大、縮少を行なう
、いわゆるll1i117−染を高速に行なうことが要
望されている。
しかし、従来のプリンタ等では画面メモリと表示1il
i面が完全に1対1に対応して作成されているが、高速
に処理するためにはll1iIiliメモリを2面用意
して交互に使用しなければならなかった。
(3)従来技術と問題点 第1図(&)は従来例の構成説明図でるり、同図(b)
は要部の具体例である。
同図(a)では、ラスク走査用アドレス発生81からの
走査用画面メモリアドレスを画面メモリ2に送夛、表示
画面3上のラスタ走査■、■、■、■と1対1に対応し
、mJ面メモI) 2 t−同様に■、■、■。
■の順に走f、語形で続出し、ビデ第1!を号を表示−
面6に送る。
具体的には画面メモリ2の内容は、同図中)に示すよう
に、たとえば1ft16ビツトの複数個で1ラスクが構
成される。
このように、lI!i1面メモリと表示画面とが完全に
1対1に対応しているから、画面上に白地の多い場合で
も白に対応するビットをm儂メモリに格納する必要があ
る。この丸め簡単なm像しかない場合でも1画面のメモ
リを要する。また、前述のプリンタ等で高速処理する場
合には2面必要となる。
その理由はIIi!i面メモリと表示画面とは内容的に
1対1となっているが、物理的に続出方向と位置が確定
していないから、絖出し後空い友領域に次の情報を齋込
むことは町成り面倒な制御が必要となるからである。
(4)発明の目的 本発明の目的は表示1d1irfIに対応するllli
i面メモリの容量を低減するとともに容量増力口なしに
高速処理しうる画面メモリ制御方式を提供することであ
る。
繭記目的を達成するため、本発明のl!ii面メモリ制
御方式は画面を多数の微小セルに分割しセル単位に走査
し表示する表示部と、前記各セル内1iii像データの
同一のものを共通にしてそれぞれにセルアドレスを指定
して格納するllli面メモリと、ラスタ走査用アドレ
スを入力し対応する前記1iii向メモリのセルアドレ
スに変換するアドレス変換メモリとを^え、ラスタ走査
用アドレスに応じて変換した画面メモリのセルアドレス
によりセル内−像データを読出乙1IIIIIlkT表
示することを特徴とするものである。
(6)発明の実施例 第2図は本発明の構成を示す説明図である。
同図において、表示部14の表示画面を仮想的にマトリ
、ツクス状のa数のセル14−1に区分する。そして後
述するように各セルに4面アドレスを付与し、セル単位
で走査しm面表示が行なわれる。セル14−1の大台さ
と形はたとえば16ビツト×16ビツトの正方形が考え
られる。図のセルのlkl像A〜Dは文字を意味するも
のでなく、文字2図形等のIii面を単に区分した1部
分を示す。このセル14−1の内容はlllii面メモ
リに相当するセルメモリ13の任意の場所に格納される
。このセルメモリ13の齋込みはCPU10によ91画
面分がつめ込まれるが、この場合−面を構成するセルデ
ータ全部を格納するものではなく分割したセルの1iI
ii像が互に異なるものだけでよい。たとえば、白地が
多くm像が小さい場合白地のセルは1つでよいから、セ
ルメモリの内容は非常に減少する。通常の画面で白地の
多い場合には従来の画面メモリよ少相当に減少させるこ
とができる。このセルメモリ15のアドレスはアドレス
変換メモリ(RAM)12から供給される。すなわち、
ラスク走査用アドレス発生部1から表示−面の画面アド
レス14−1に対応するセル単位のラスタ走査用アドレ
スが出力され、切換回路11 t″介してアドレス変換
RAM12に入力され、CPU10によp予め指定され
たセルメモリ13のアドレスに変換され、セルメモリ1
6からデータを続出しビデオ信号として表示部14に送
られる。lllii1面が終了するとセルメモリは空に
なるから、CPU10よ)セル単位の走査用アドレスを
切換回路11を介してアドレス変換RAM12に入れる
。ζこでCPU10からのセルメモリアドレスのデータ
ー変換し、このアドレスに対応する表示l111I像情
1Iltf:セルメモリ16に格納する。これよp次の
画面の走査。
表示が行なわれる。
以上はセル単位でセルメモ1Ji3t−続出して表示画
面七走量1表示する。実際の1IIIi面表示はセル単
位でなくピットとラスタで行なわれる。セルのデータは
16ビツトX16ビツトでin、a!jmアドレスの下
位4ビツトが16ラスタの走査に用いられる。
従って画面アドレスの上位でセルの位置が制御され、こ
のセルの一定状悪に対しそれぞれ4ビツトのラスタの状
態が付7111+される。これによpセル14−1 の
走査が進行するにつれセル内のIi!ii像が次々と表
示されていくもので6る。
第3図(&) 、 (b)は第2図の実施例の要部の詳
細説明図である。
同図(&)におい工、表示部14011i1面が前述の
ようにマl−17ツクス状の複数のセルに分割される。
各セル14−1には1dIi面アドレス0.1.2.・
・・が付与される。また、表示画面上に画像14−2が
セル39゜40、48.49にま九がって表示されるも
のとす石。
そしてこの各セル59.40.48.49の内容がそれ
ぞれセルメモリ13のアドレス1.7.5.5に格納さ
れるものとする。いま、表示画面上の画面アドレスに対
応し、ラスタ走査アドレスが0→49→と出力されアド
レス変換メモリ12に入力されると、このアドレス59
.40.48.49に応じてそれぞれアドレス1.7.
5.5に変換され、これでセルメモリ13を続出して表
示li&i面上の1IIi像14−2を表示することが
できる。
同図(b)は各セルにおけるIIi!i慮表示の状態を
示す。
各セルは16ビツト×16ビツト(ラスタ)でめpIl
fii面アドレス面下ドレスツトで16ラスタの状I!
Jliを表示するものである。
(7)発明の詳細 な説明したように、本発明によれば、画面メモリとして
セルメモリとアドレス変換メモリとをる互に異なる画像
データをセル単位で格納するから、白地や同じ画像はそ
れぞれ11Iのセルのデータで代表させることができる
からセルメモリの節約が可能となる。とくに白地の多い
図形等の場合有効である。
また、し−ザプリンタ、静電プリンタ、感熱プリンタ等
のラスタ走査を行なうプリンタに本方式を適用した場合
、1ペ一ジ分のセルメモリだけで連続印刷ができるとい
う利点がある。すなわち、セルメモリは画面単位でなく
セル単位でif場され処理されるから、プリンタ出力に
よってセルメモリの空いていく領域に次ページの画像デ
ータを詰めこんでいけばよい。
また、本発明では表示−面上の1つの画像t−un向上
の任意の場所に高速に移動することかで龜る。
この場合にはアドレス変換メモlj C)内容を書換え
るだけで、データの移動は不要となる利点がある。
さらに各種シフポル、グラフィック用パターン等を標準
セルとしてセルメモリに登録しておくことにより多様の
表示が可能となる。以上のようにして画像編集を有効か
つ高速に行なう装置を実現することができるものである
【図面の簡単な説明】
菖1図(JL) 、Φ)は従来例の説明図、第2図は本
発明の実施例の構成説明図、第6図(&) 、 (b)
は纂2図の実施例の要部の詳細な動作説明図でめり、図
中、1社うスク走査用アドレス発生部、10aCPU%
11は切侠回路、12線アドレス変換メモリ、15はセ
ルメモリ(画像メモ+7)、14は表示部、14−1は
セル、 14−2riiiiil象を示す。 ##杵出願人富士通株式会社 復代理人 弁塩士 1)坂 善 重 第1図 (a、) 画面メモリ 表示画面

Claims (1)

  1. 【特許請求の範囲】 iji面を多数の微小セルに分割しセル単位に走査し表
    示する表示部と、前記各セル内画像データの同一のもの
    を共通にしてそれぞれにセルアドレスを指定して格納す
    る画面メモリと、テスク走査用アドレスを入力し対応す
    る前記画面メモリのセルアドレスに変換するアドレス変
    換メモリとを具え。 テスク走査用アドレスに応じて変換した画面メモリのセ
    ルアドレスによルセル内+iij儂データを読出し1I
    ii面表示することを特徴とする画面メモリ制御方式。
JP21161481A 1981-12-26 1981-12-26 画面メモリ制御方式 Pending JPS58113981A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21161481A JPS58113981A (ja) 1981-12-26 1981-12-26 画面メモリ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21161481A JPS58113981A (ja) 1981-12-26 1981-12-26 画面メモリ制御方式

Publications (1)

Publication Number Publication Date
JPS58113981A true JPS58113981A (ja) 1983-07-07

Family

ID=16608669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21161481A Pending JPS58113981A (ja) 1981-12-26 1981-12-26 画面メモリ制御方式

Country Status (1)

Country Link
JP (1) JPS58113981A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60100184A (ja) * 1983-11-07 1985-06-04 松下電器産業株式会社 Crt表示装置
JPS6318392A (ja) * 1986-07-11 1988-01-26 三洋電機株式会社 画像処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60100184A (ja) * 1983-11-07 1985-06-04 松下電器産業株式会社 Crt表示装置
JPS6318392A (ja) * 1986-07-11 1988-01-26 三洋電機株式会社 画像処理装置

Similar Documents

Publication Publication Date Title
US7602389B2 (en) Graphic processing apparatus and method
US4665555A (en) Computer based drawing management system
JPS63178287A (ja) 表示装置
JPS6049391A (ja) ラスタ走査表示システム
US5195174A (en) Image data processing apparatus capable of composing one image from a plurality of images
JPH0547853B2 (ja)
US4885699A (en) Data processing apparatus for editing, filing, and printing image data by means of visual observation of the data on a display screen
JPS58113981A (ja) 画面メモリ制御方式
JPH0370431B2 (ja)
JP2608275B2 (ja) 画像処理装置
JPH07271966A (ja) データ記憶方法並びにこれを用いたスクロール方法及びデータ出力方法
JPS59125780A (ja) 画面メモリ制御方式
JPH0729448B2 (ja) プリンタ制御装置
JP2611971B2 (ja) 出力装置
JPH04329482A (ja) 画像回転処理方法およびその処理装置
JPH023099A (ja) 表示装置
JPS59162587A (ja) 画像表示装置
JPS6113756B2 (ja)
JPH023196B2 (ja)
JPH077263B2 (ja) 画像表示装置
JPS6055388A (ja) 文字図形表示装置
JPS60181975A (ja) 画像デ−タの制御方法
JPS644192B2 (ja)
JPS5991486A (ja) デイスプレイ装置
JPH0750512B2 (ja) 画像処理装置