JPH0750512B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は処理対象の画像の部分領域を切り出すためのマ
スクパターンをライン単位で形成する機能を有する画像
処理装置に関するものである。

［従来の技術］ 従来のこの種の装置は、 画素データと１対１に対応するいわゆるビツトマツプ
のマスクパターン（切り抜き形状の図形パターン）を記
憶する画像メモリと同一容量のマスクパターンメモリを
備え、画像データの処理・転送に同期してこの記憶を読
み出し、所定の処理を行なう装置。

切り抜きのマスクパターンをいくつか矩形の集合に近
似して出力画像アドレスから入力画像（記憶）アドレス
を生成するグラフイツクデイスプレイコントローラ等で
用いられる方法をとる装置 に大別することができる。

今、第２図（Ａ）に示す原画像データの一部を抽出して
目的とする画像、例えば第２図（Ｂ）に示す画像を得る
場合、又は原画像データの一部を消去して目的とする画
像、例えば第２図（Ｃ）に示す画像を得る場合を例とし
て説明する。

この場有に抽出又は消去のためのマスクパターンは第３
図に斜線で示す４の部分となる。

の方法の場合には、第３図に示す原画像領域５中のマ
スクパターン部分４を、ビツトマツプマスクメモリ上に
１対１に対応させて保持し、例えば斜線部４に対応する
メモリには“1"を記憶させ、白部５に対応するメモリは
“0"を記憶させる。このビツトマツプメモリの内容を第
２図（Ａ）に示す原画像と同期して読み出し、“1"が有
効とすれば第２図（Ｂ）に示す画像が得られ、“0"が有
効とすれば第２図（Ｃ）に示す画像が得られる。

の方法を実現した従来のマスクデータ生成部のブロツ
ク図を第４図に示す。

第４図において、８はビツトマツプメモリ、10は副走査
カウンタ、11は主走査カウンタ、15はラツチ、16は画像
開始信号、17は主走査開始信号、18は画素クロツク信号
である。

副走査カウンタ10及び主走査カウンタ11は画像開始信号
16及び主走査開始信号17によりリセツトされる。主走査
カウンタ11は与えられた画素クロツク信号18に従い、順
次カウントアツプされる。そしてビツトマツプメモリ８
の主走査カウンタ11で示される主走査アドレス値及び副
走査カウンタ10で示される副走査アドレス値によりアド
レスされた内容（マスクビツト）が読出され、ラツチ15
にラツチされ、出力される。また、副走査カウンタ10は
主走査開始信号17によりカウントアツプされていく。

この従来のビツトマツプメモリ８における、第３図に示
すマスクパターンの保持例を、第５図に示す。

ビツトマツプメモリ８においては副走査アドレス10a、
及び主走査アドレス11aで選択されたメモリセルが読み
出され、例えば内容が“0"なら複写せず、“1"なら画像
の複写処理を行なう。

次にの方法により第２図（Ｂ），（Ｃ）に示す画像を
得る場合を説明する。

この場合には１対１対応のマスクビツトパターンを保持
することはなく、例えば第３図の領域４は三角形を組み
合わせたような形状であるが、これを矩形の集合に近似
させて切り出し処理を行なう。この近似矩形の切り出し
パターンの集合例を第６図に示す。

ここでは矩形パターンの切り出しは、矩形の集合を表わ
すパラメータ（X₁,Y₁），（X₂,Y₂），（X₃,Y₃）…（X₈,
Y₈）により行なわれる。

即ち、出力画素に対するアドレス（X,Y）が を満足する時に当該アドレス位置の画素を切り出す（又
は消去する）等の処理を行なう。この方法で処理した画
像パターンを第７図（Ａ），（Ｂ）に示す。ここで第７
図（Ａ）は第２図（Ｂ）に対応し、第７図（Ｂ）は第２
図（Ｃ）に対応する。

［発明が解決しようとする問題点］ 上述のの方法においては、画像データと同容量のビツ
トマツプのマスクメモリが必要であり、第５図に示す様
な構成であれば1024ドツト×1024ドツトの画素の場倍に
は1Mビツトもの大容量のものが必要であつた。

また、の方法による場合には矩形図形としてマスク処
理を行なうため、切り抜きの形状に制約があり、また、
拡大、回転等の画像変換処理をこの切り抜き処理等と同
時に行なうことは難しかつた。またどうしても切り抜き
形状が階段状になるのが避けられなかつた。

本発明は上述の問題点を解決するためになされたもの
で、簡単な構成でしかも複雑な形状の領域に対応するこ
とのできる画像処理装置を提供することを目的とする。

［問題点を解決するための手段］ 上記目的を達成するため、本発明の画像処理装置は、処
理対象の画像の部分領域を切り出すためのマスクパター
ンをライン単位で形成する画像処理装置であつて、前記
部分領域を同一ライン上の２つの境界点の位置情報とし
て記憶する第１の記憶手段と、前記第１の記憶手段に記
憶された前記２つの境界点の位置情報がいずれのライン
に属するものであるかを示すデータを記憶する第２の記
憶手段と、前記第２の記憶手段に記憶されたデータに基
づき注目ラインに属する前記２つの境界点の位置情報を
前記第１の記憶手段から読み出し、前記注目ライン上で
前記２つの境界点にはさまれた領域を前記部分領域とし
てマスクパターンを形成する形成手段とを有することを
特徴とする。

［実施例］ 上記目的を達成する一手段として、例えば第１図に示す
実施例の画像処理装置は、画像情報の一部領域の境界情
報を保持するマスクメモリ12,13と、該マスクメモリ12,
13との保持境界情報（指定領域）に従い、画素が当該指
定領域内か否かを比較判別する比較器19,20とを備え
る。

かかる第１図の構成において、比較器19,20の比較結果
に従い、マスク領域の判別を行なうことができる。この
ため、マスク情報の保持メモリ容量が少なく、また、切
り抜き形状に制限なく、拡大、縮小、回転等の画像変換
処理が高速で行なえる。

以下、図面を参照して本発明に係る一実施例を詳説す
る。

［本発明の原理の説明］ 第１図は本発明における構成及び動作を説明するための
原理的構成の第１の例を示すブロツク図である。図中10
は副走査カウンタ、11は主走査カウンタ、15はラツチ、
16は画像開始信号、17は主走査開始信号、18は画素クロ
ツク信号であり、これらは第４図に示す構成と同様構成
である。

更に、12,13はマスクメモリA,B、19はマスクメモリA12
の読出し値と主走査カウンタ11値とを比較する比較器
Ａ、20はマスクメモリB13の読出し値と主走査カウンタ1
1値とを比較する比較器20、21はゲート回路である。

このマスクメモリA,B（12,13）の第３図に示すマキング
パターンに対する構成（保持データ）を例として第８図
に示す。

副走査カウンタ10よりの副走査アドレス10aに対してそ
れぞれ14に示すビツト長を有しており、マスク領域に対
する境界情報を保持している。マスクメモリA12には切
り抜きを始める主走査アドレス、マスクメモリB13には
切り抜きを終了する主走査アドレスが格納されている。
例えば副走査アドレス“4"においては、主走査アドレス
が“19"により切り抜きを始め、主走査アドレスが“25"
で切り抜きを終了することを示している。この境界情報
は第５図に示すビツトマツプのマスクメモリ情報を有す
るメモリの容量が1Mビツトとすると、ビツト長14を10ビ
ツトとしても合計20Kビツトの容量で同様のマスク情報
を記憶することができ、50分の１の容量で足りる。

また画像情報をA4サイズ16ドツト/mmで解像した画像は4
752×3360画素となり、ビツトマツプメモリでは合計約1
6Mビツトとなるが、この第１の例によれば１語あたりの
ビツト長が12ビツトで足り、総容量約114Kビツトで済
む。従つて、ビツトマツプのマスクメモリと比較して約
140分の１の記憶容量である。

一方、比較器A,B（19,20）による比較の結果である出力
22,23はゲート回路21に入力され、更にその出力がラツ
チ15にラツチされる。ここでラツチ15にラツチされる値
は （マスクメモリＡ出力値12a）≦（主走査カウンタ値） かつ（マスクメモリＢ出力値13a）＞（主走査カウンタ
値） である。これはまた以下の様に表わすこともできる。

（切り抜き開始主走査アドレス）≦（主走査カウンタ
値） かつ（切り抜き終了主走査アドレス）＞（主走査カウン
タ値） 従つてこのラツチ15出力15aの“1"又は“0"によりマス
キング処理を実行することにより、大容量のビツトマツ
プメモリを必要とせず、比較器２個とゲート回路１個と
いうわずかの回路構成の追加で滑らかなビツトマツプの
マスクメモリに匹敵する品質のマスキング処理が高速で
行なえる。

以上に説明した第１の例は、最も単純な構成であるが、
以下に本発明における構成及び動作を説明するための原
理的構成の第２の例を説明する。

第１図及び第８図に示した第１の例においては、主走査
方向に対して（１の副走査に対して）１回のオン／オフ
しか許されず、複雑な切り出し図形の場合には対処でき
ない。

例えば、第９図に示されるビツトマツプマスクと同じパ
ターンを生成することができない。なぜなら、副走査2
5,26番目において、オン／オフがそれぞれ３回ずつ繰り
返されているからである。

一般的に第１図の構成では凸領域のマスクしか扱えな
い。このため、任意の形状のマスクを取り扱う様にする
ため、第10図、第11図に示す如くマスクメモリをアドレ
ス方向に必要量だけ適当に、又語長方向に１ビツト拡張
して、オン／オフが繰り返される副走査には、オン／オ
フの繰り返される回数と同じ語数割り当て、引き続く語
が同一の副走査に対するものであるか否かを、拡張した
１ビツトに割り当てる。

第10図はこの第２の例の構成を示すブロツク図であり、
第１図と同様構成には同一番号を付した。

第10図のマスクメモリアドレスカウンタ24は第１図の副
走査カウンタ10と異なり、副走査と１対１に対応しない
マスクメモリアドレス24aを出力する。またマスクデー
タ用のメモリとしてはマスクメモリA12、マスクメモリB
13と共に、引き続くマスクメモリA12、B13の語が同一の
副走査のものであるか否かを区別（判別するためのフラ
グビツトメモリ25とにより構成されている。またゲート
回路28も追加されている。

このマスクメモリA12,B13,フラグビツトメモリ25に第９
図に示すビツトマツプのマスクパターンを記憶した例を
第11図に示す。

マスクメモリアドレス24aが“24"以下の場合にはマスク
領域のオン／オフは１回であり、１回毎の副走査（10
a）でマスクメモリアドレスカウンタ24も１つづつカウ
ントアツプされる。しかし、主走査カウンタ11の値が
“0"となり、マスクメモリアドレス24aが次の“25"とな
つたときには各マスクメモリA12,B13,フラグビツトメモ
リ25の出力は各々“9",“18",“0"となる。

ここで画素クロツク信号18が立上ると順次主走査カウン
タ11がカウントアツプされる。そして主走査カウンタ11
の値が“9"となると比較器A19の入力Ａと入力Ｂが共に
等しくなり、出力22が“1"となる。なおこの時、比較器
B20の入力Ａ（13）は“13"であり、入力Ｂは“9"であ
り、出力23は“0"である。従つてゲート回路21出力は
“1"となる。このため次の画素クロツク信号18によりラ
ツチ15がセツトされ、出力が“1"となり、以降の画像デ
ータは出力許可される。

さらに画素クロツク信号18が続けて８回到達すると主走
査カウンタ11値が“18"となり、比較器B20の両入力が等
しくなり、出力が“1"となる。よつてゲート回路21の入
力は両方とも“1"となり、この時にはゲート回路28も満
足され、次の画素クロツク信号18によりラツチ15がリセ
ツトされ、マスキングの終了を報知する。またマスクメ
モリアドレスカウンタ24も１つカウントアツプされる。
かクしてマスクメモリアドレスカウンタ24の値は“26"
となり、マスクメモリA12,B13,フラグビツトメモリ25の
各出力値は“19",“21",“0"となる。そして上述と同様
にしてラツチ回路15が主走査カウンタ11の“19",“21"
の次の画素クロツク信号によりセツト／リセツトされ、
この後、マスクメモリアドレスカウンタ24がインクリメ
ントされる。

次に、マスクメモリアドレスカウンタ24の値が“27"と
なると対応するマスクメモリA12,B13,フラグビツトメモ
リ25の各値は“22",“32"及び“1"となり、ラツチ15は
主走査アドレス値が“22"でセツトされ“32"でリセツト
され、それにともない出力もオン／オフするが、ゲート
回路28は満足されず、ここでマスクメモリアドレスカウ
ンタ24がインクリメントされることはない。そして次の
主走査開始信号17の到達により始めてインクリメントさ
れることになる。

この時の副走査アドレス10aは“26“であるが、マスク
メモリアドレスカウンタ24の値は“28"となつている。

以上の処理タイミングを第12図に示す。

以上の構成及び処理を行なうことにより、第９図に示す
ビツトマツプマスクと同じ効果を得ることができる。

以上に説明した第２の例においては１副走査当りのマス
クのオン／オフが134回以下であればマスクメモリとし
てビツトマツプメモリを用いる場合に比し、少ない気負
容量で複雑なマスキング処理を実行できる。

〔実施例の説明〕

以上に説明した本発明における構成及び動作を説明する
ための原理的構成においては副走査アドレスとメモリア
ドレスが１対１に対応していないため、任意の副走査位
置より処理を開始することは難しい。このため、任意の
副走査位置より、容易にマスキング処理を実行すること
のできる本発明に係る第１の実施例の構成を第13図に示
す。

第10図と同様構成には同一番号を付した。

ここでは第10図の構成に加えてマスクメモリアドレスカ
ウンタ24の前に副走査と１対１に対応したアドレス値を
有する副走査メモリ29を有し、マスクデータを２つの階
層に分けて記憶している。これらのマスクデータ記憶メ
モリの詳細構成を第14図に示す。

副走査アドレス10により副走査メモリ29の内容が読出さ
れ、マスクメモリアドレスカウンタ24に入力され、画像
開始信号16の入力によりマスクメモリアドレスカウンタ
24に取り込まれる。後は第10図に示した第２の例と同じ
課程をたどる。このため、任意の副走査よりマスクデー
トの読出しを行うことができる。

第９図に示すマスクパターンにおいては、副走査アドレ
スの“0"〜“2"、及び、“30"〜“39"はマスク部分がな
く、対応するマスクメモリA12,B13及びフラグビツトメ
モリ25の内容もこれらの全域において全く同一内容であ
る。また詳細図示はないが副走査アドレス“15"〜“21"
においても各メモリの内容は全く同一のものである。こ
のためこの重複記憶領域の記録容量を軽減するために第
14図に示す副走査メモリ29に対して副走査に対して記憶
内容の重複を許し、また昇順に並んでいないことを許す
本発明に係る第２の実施例を第15図に示す。またこの場
合の回路構成を第16図に示す。第16図においては第13図
の副走査メモリ29の前に第１図に示す副走査カウンタ10
と同様のカウンタを配している。

ここで30は副走査開始アドレスである。主走査開始信号
17によりマスクメモリアドレスカウンタ24には副走査カ
ウンタ10によりアドレツシングされた副走査メモリ29の
内容がロードされるため、異なる副走査に対しても同一
のマスクメモリA12,B13及びフラグビツトメモリ25がア
ドレスされる。

従つて第15図に示す如く、例えば本発明における構成及
び動作を説明するための原理的構成の第２の例や、上述
した第１の実施例では副走査本数以上の語数のメモリ容
量が必要であつたか、それが大幅に軽減することがで
き、第９図に示す例では25語の容量で足りている。ちな
みに第13図、第14図に示す実施例では合計44語の容量が
必要であつた。

また以上の様に構成することにより、マスクパターンの
変更に際して対応する副走査方向の部分のみマスクメモ
リ等の記憶内容を書き換えればよく、またメモリ語数が
増加する場合にも書き込まれていない次のアドレスより
マスクデータを書き加えることができる。

第９図に示すマスクパターンを書き換えて第17図に示す
マスクパターンとする場合における副走査メモリ29及び
マスクメモリA12,B13,フラグビツトメモリ25の内容を第
18図に示す。

ここではマスクパターンの変更された副走査アドレスに
対応する副走査メモリ29の“14"〜“21"の内容を書き換
えマスクメモリA12,B13,フラグビツトメモリ25の各アド
レス“25"〜“36"に新たなマスクパターン情報を書き込
めばよい。このため非常に簡易に、かつ高速で任意のマ
スクパターンに変更することができる。第13図に示す実
施例でマスクパターンを変更すると副走査メモリの書き
換えに加えて、マスクメモリA12,B13,フラグビツトメモ
リ25の変更開始位置以降を全て書き換え、ずらさなけれ
ばならず、時間もかかり、非常に面倒であつた。

以上に説明した各例はいずれもラスタ上に転送される画
像に同期して画像有効信号を送ることが可能であり、入
力画像をそのようなラスタデータとして入力する画像処
理装置に対しては特に有効である。

またメモリ容量が数十分の一以下と極端に小さくなるの
で、画像データの拡大処理に備えてマスクパターンに対
する記憶アドレス値を小数点以下まで用意して（又はア
ドレス値を浮動小数点数として保持して）おき、通常の
マスクパターン読出し時には小数点以下を切り捨てたア
ドレス値として読出し、画像データ等の拡大処理が行な
われる場合にはこの小数点以下の値もマスクパターン読
み出し時のアドレス値とすることにより、滑らかな切り
抜き境界を得ることができる。更に副走査方向に対して
も、一度に隣り合う２つの副走査について読み出し、内
挿処理を行ない、副走査方向をも含めて滑らかな切り抜
き境界を得ることも可能である。

これはラスタ上に送られる２次元データの回転を近傍計
算で内挿しながら行なうという提案に対しても応用がで
きるものである。

この様に、画像メモリの読出しアドレスの小数点以下は
通常の画像処理における画像メモリやマスクメモリのア
クセスには使用せず、例えば拡大処理においては隣接す
る主走査方向画像又は２ラインの副走査方向の画像デー
タをそれぞれ倍率に応じた回数分読み出すが、この時、
階調を有する画像データの濃度をこの小数点以下の値を
参考として滑らかな切り抜き境界を得る。例えば、小数
点以下がn.7であれば２倍時には切り出し境界を当該整
数部のアドレスn.7＋0.7＝（ｎ＋１）.4となり次の走査
後位置を切り出し境界とすることができる。

以上説明した様に、実施例によれば各主走査１ライン毎
に境界領域のオン／オフ位置を保持するメモリを有する
領域生成回路を設けることにより、大きな容量を必要
としていたビツトマツプメモリを備えたのと同じ効果を
はるかに小さなコストで実現でき、切り抜き領域を生
成する際の処理を高速化することができ、アドレスを
小数点以下まで有することにより、画像データの拡大等
の画像変倍走査を伴つても切り出し境界を滑らかにする
ことができる。

［発明の効果］ 以上説明した様に本発明によれば、簡単な構成でしかも
複雑な形状の領域に対応することができる画像処理装置
を提供することができる。

即ち、本発明によれば、２つの境界点の位置情報がいず
れのラインに属するものであるかを示すデータを記憶す
る第２の記憶手段を設けることにより、注目ラインに独
立して存在する複数の部分領域に対応するマスクパター
ンを簡単な構成で形成することができる。

【図面の簡単な説明】

第１図は本発明における構成及び動作を説明するための
原理的構成の第１の例を示すブロツク図、 第２図（Ａ）〜（ｃ）はマスキング処理の説明図、 第３図はマスキングパターンを示す図、 第４図は従来のマスキングパターン生成部構成図、 第５図は従来の第３図に示すマスキングパターンのビツ
トマツプメモリによる記憶例図、 第６図は他の従来の第３図に示すマスキングパターンに
対する矩形マスキングパターン生成例図、 第７図（Ａ），（Ｂ）は従来の矩形パターンによるマス
キングの例を示す図、 第８図は本発明における構成及び動作を説明するための
原理的構成の第１の例による第３図に示すマスキングパ
ターンの記憶例を示す図、 第９図はビツトマツプで表わした他のマスキングパター
ンを示す図、 第10図は本発明における構成及び動作を説明するための
原理的構成の第２の例を示すブロツク図、 第11図は第２の例による第９図に示すマスキングパター
ンの記憶例を示す図、 第12図は第10図に示す第２の例の動作タイミングチヤー
ト、 第13図、第16図は本発明に係る一実施例の構成を示すブ
ロツク図、 第14図、第15図は本実施例による第９図に示すマスキン
グパターンの記憶例を示す図、 第17図は他ビツトマツプに表わした第９図に示すマスキ
ングパターンの変更例を示す図、 第18図は第16図に示す本実施例における第17図に示すマ
スキングパターンへの変更時のマスキングパターンの記
憶例を示す図である。 図中、10……副走査カウンタ、11……主走査カウンタ、
12,13,……マスクメモリ、19,20……比較器、24……マ
スクメモリアドレスカウンタ、25……フラグビツトメモ
リ、29……副走査メモリである。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9192−5Ｌ Ｇ０６Ｆ 15/72 ４００

Claims (1)

【特許請求の範囲】
1. 【請求項１】処理対象の画像の部分領域を切り出すため
   のマスクパターンをライン単位で形成する画像処理装置
   であつて、 前記部分領域を同一ライン上の２つの境界点の位置情報
   として記憶する第１の記憶手段と、 前記第１の記憶手段に記憶された前記２つの境界点の位
   置情報がいずれのラインに属するものであるかを示すデ
   ータを記憶する第２の記憶手段と、 前記第２の記憶手段に記憶されたデータに基づき注目ラ
   インに属する前記２つの境界点の位置情報を前記第１の
   記憶手段から読み出し、前記注目ライン上で前記２つの
   境界点にはさまれた領域を前記部分領域としてマスクパ
   ターンを形成する形成手段とを有することを特徴とする
   画像処理装置。