JPH047175A - ページプリンタ制御装置 - Google Patents
ページプリンタ制御装置Info
- Publication number
- JPH047175A JPH047175A JP10920690A JP10920690A JPH047175A JP H047175 A JPH047175 A JP H047175A JP 10920690 A JP10920690 A JP 10920690A JP 10920690 A JP10920690 A JP 10920690A JP H047175 A JPH047175 A JP H047175A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- cpu
- image
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000009877 rendering Methods 0.000 description 1
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ページプリンタ制御装置に関する。
（従来の技術）
従来から、１ペ一ジ分の画像を展開することが可能な容
量のフレームメモリを持たないページプリンタにおいて
は、１ペ一ジ分の一部の容量を持つメモリを１ページの
印字中繰り返して使用し、ホストコンピュータから送ら
れてきたデータの画像への展開とプリントエンジンへの
画像信号の送出を平行して行なっている。また、コント
ローラからプリントエンジンに画像信号を送出する際、
プリントエンジンから１ライン毎の同期信号が出力され
てからすぐに１ライン分の画像信号を確実にプリントエ
ンジンに送出するために、同期信号が出力される前に少
なくとも１ライン分のデータを画像展開用メモリとは別
に設けられた画像信号送出用メモリに前もって転送して
おく方法があった。この画像展開用メモリから画像信号
送出用メモリへのデータ転送には従来、ＣＰＵが画像展
開用メモリを読みだし、ＣＰＵが画像信号送出用メモリ
に書き込むという方法がとられていた。
量のフレームメモリを持たないページプリンタにおいて
は、１ペ一ジ分の一部の容量を持つメモリを１ページの
印字中繰り返して使用し、ホストコンピュータから送ら
れてきたデータの画像への展開とプリントエンジンへの
画像信号の送出を平行して行なっている。また、コント
ローラからプリントエンジンに画像信号を送出する際、
プリントエンジンから１ライン毎の同期信号が出力され
てからすぐに１ライン分の画像信号を確実にプリントエ
ンジンに送出するために、同期信号が出力される前に少
なくとも１ライン分のデータを画像展開用メモリとは別
に設けられた画像信号送出用メモリに前もって転送して
おく方法があった。この画像展開用メモリから画像信号
送出用メモリへのデータ転送には従来、ＣＰＵが画像展
開用メモリを読みだし、ＣＰＵが画像信号送出用メモリ
に書き込むという方法がとられていた。
（発明が解決しようとする課題）
しかし、ページプリンタはいったんプリントエンジンが
動きだすと少なくとも用紙を一枚排出するまでは止める
ことができない。このため、画像への展開時に、時間が
多くかかる複雑な処理を必要とする場合には、画像への
展開がプリントエンジンの用紙搬送スピードに対して間
に合わなくなり、結果として本来の印字画像が得られな
くなるという問題があった。
動きだすと少なくとも用紙を一枚排出するまでは止める
ことができない。このため、画像への展開時に、時間が
多くかかる複雑な処理を必要とする場合には、画像への
展開がプリントエンジンの用紙搬送スピードに対して間
に合わなくなり、結果として本来の印字画像が得られな
くなるという問題があった。
そこで、本発明のページプリンタ制御装置は、ＣＰＵの
読みだしサイクルのみで、画像展開用メモリから画像信
号送出用メモリへのデータ転送を行なうことにより、印
字中ＣＰＵにより多くの時間を画像データへの展開のた
めに与えることを目的としている。
読みだしサイクルのみで、画像展開用メモリから画像信
号送出用メモリへのデータ転送を行なうことにより、印
字中ＣＰＵにより多くの時間を画像データへの展開のた
めに与えることを目的としている。
（課題を解決する手段だめの手段）
上記問題点を解決するために、本発明のページプリンタ
制御装置は、ホストコンピュータから送られてきたデー
タを処理するためのＣＰＵと、ＣＰＵが読みだしたメモ
リのデータをラッチし、別のメモリに転送するための制
御回路とを備えていることを特徴とする。
制御装置は、ホストコンピュータから送られてきたデー
タを処理するためのＣＰＵと、ＣＰＵが読みだしたメモ
リのデータをラッチし、別のメモリに転送するための制
御回路とを備えていることを特徴とする。
（実施例）
以下に本発明の実施例を図面にもとづいて説明する。第
１図において、ＣＰＵＩが画像展開用メモリ５からデー
タを読みだそうとするとＣＰＵ １はまずアドレス線に
画像展開用メモリ５のアドレス２を出力する。アドレス
２はアドレスデコーダ３によってデコードされ画像展開
用メモリ５の選択信号４を発生する。制御回路７は画像
展開用メモリ５の選択信号４を認識すると画像展開用メ
モリ５に対する読みだし制御信号を発生する０画像展開
用メモリ５は読みだし制御信号を認識するとＣ１’Ｕ１
のデータ線にデータ６を出力する。ＣＰＵはデータ６を
ラッチするが、制御回路７はＣＰＵと同じタイミングに
てデータ６をラッチする。
１図において、ＣＰＵＩが画像展開用メモリ５からデー
タを読みだそうとするとＣＰＵ １はまずアドレス線に
画像展開用メモリ５のアドレス２を出力する。アドレス
２はアドレスデコーダ３によってデコードされ画像展開
用メモリ５の選択信号４を発生する。制御回路７は画像
展開用メモリ５の選択信号４を認識すると画像展開用メ
モリ５に対する読みだし制御信号を発生する０画像展開
用メモリ５は読みだし制御信号を認識するとＣ１’Ｕ１
のデータ線にデータ６を出力する。ＣＰＵはデータ６を
ラッチするが、制御回路７はＣＰＵと同じタイミングに
てデータ６をラッチする。
ラッチされたデータは制御回路７によって画像信号送出
用メモリ９に書き込まれる。
用メモリ９に書き込まれる。
第２図は、上記の動作を示したタイミング図である。ク
ロック１０は第１図におけるＣＰＵ１を動作させるもの
で、１０１から１０８まではＣＰＵ１の一回の読みだし
サイクルであり、１０９から１１６までは次の動作サイ
クルである。ＣＰＵ１は、クロック１０の１０２から１
０８まで有効なアドレス２を出力する。アドレス２がア
ドレスデコーダ３によってデコードされた信号が画像展
開用メモリ選択信号４である。６は画像展開用メモリか
ら出力されたデータである。ＣＰＵ１はクロック１０に
おける１０７の後縁にてデータ６をラッチするが、制御
回路７は、ＣＰＵ１のデータラッチタイミングと同じ１
０７の後縁にてデータ６をラッチする信号１１を発生し
、立ち下がりにてデータ６をラッチしローレベルの間保
持する。
ロック１０は第１図におけるＣＰＵ１を動作させるもの
で、１０１から１０８まではＣＰＵ１の一回の読みだし
サイクルであり、１０９から１１６までは次の動作サイ
クルである。ＣＰＵ１は、クロック１０の１０２から１
０８まで有効なアドレス２を出力する。アドレス２がア
ドレスデコーダ３によってデコードされた信号が画像展
開用メモリ選択信号４である。６は画像展開用メモリか
ら出力されたデータである。ＣＰＵ１はクロック１０に
おける１０７の後縁にてデータ６をラッチするが、制御
回路７は、ＣＰＵ１のデータラッチタイミングと同じ１
０７の後縁にてデータ６をラッチする信号１１を発生し
、立ち下がりにてデータ６をラッチしローレベルの間保
持する。
制御回路７は１１の発生と同時に画像信号送出用メモリ
書き込み制御信号１２を発生し、ラッチしたデータ６を
ただちに画像信号送出用メモリ９に書き込む。この書き
込み動作にはすてにＣＰＵ １は全く関与していないの
で、ＣＰＵＩはクロック１０の１０９からは書き込みサ
イクルではなく、次のデータの読みだしサイクルを実行
することができる。
書き込み制御信号１２を発生し、ラッチしたデータ６を
ただちに画像信号送出用メモリ９に書き込む。この書き
込み動作にはすてにＣＰＵ １は全く関与していないの
で、ＣＰＵＩはクロック１０の１０９からは書き込みサ
イクルではなく、次のデータの読みだしサイクルを実行
することができる。
このようにして画像展開用メモリ５のデータ６はＣＰＵ
１の読みだしサイクルのみによって画像信号送出用メモ
リ９に転送される。ＣＰＵ１の読みだしサイクルと書き
込みサイクルが同じ時間を要するものとすれば、ＣＰＵ
Ｉのみによって読みだしと書き込みを行なうことによっ
て転送する場合に比べ２分の１の時間で転送が行なえる
ことになる。
１の読みだしサイクルのみによって画像信号送出用メモ
リ９に転送される。ＣＰＵ１の読みだしサイクルと書き
込みサイクルが同じ時間を要するものとすれば、ＣＰＵ
Ｉのみによって読みだしと書き込みを行なうことによっ
て転送する場合に比べ２分の１の時間で転送が行なえる
ことになる。
（発明の効果）
以上、説明したように本発明＆Ｑおいては、ＣＰＵの読
みだしサイクルのみを用いて画像展開用メモリに展開さ
れた画像データを画像信号送出用メモリに高速に転送す
ることができるので、印字中１ペ一ジ分のフレームメモ
リを使わずに時間を多く必要とする複雑なデータ処理に
よる画像の展開とプリントエンジンへの送出を平行して
行なう場合においても、画像の展開が画像の送出に間に
合わなくなって、本来の印字結果が得られないというこ
とが少なくなる。
みだしサイクルのみを用いて画像展開用メモリに展開さ
れた画像データを画像信号送出用メモリに高速に転送す
ることができるので、印字中１ペ一ジ分のフレームメモ
リを使わずに時間を多く必要とする複雑なデータ処理に
よる画像の展開とプリントエンジンへの送出を平行して
行なう場合においても、画像の展開が画像の送出に間に
合わなくなって、本来の印字結果が得られないというこ
とが少なくなる。
また、１ペ一ジ分のフレームメモリを持っている場合に
も、ＣＰＵはフレームメモリから画像信号送出用メモリ
への転送以外に、ホストコンピュータからのデータ受信
やその受信データの解析などの処理により多くの時間を
使用することができるため、複数ページの印字を行なう
場合のスルーブツトを向上させることができる。
も、ＣＰＵはフレームメモリから画像信号送出用メモリ
への転送以外に、ホストコンピュータからのデータ受信
やその受信データの解析などの処理により多くの時間を
使用することができるため、複数ページの印字を行なう
場合のスルーブツトを向上させることができる。
第１図は、本発明にかかるページプリンタ制御装置の動
作を示すブロック図、第２図はタイミング図である。 １０１〜１ ＰＵ ・アドレス ・アドレスデコーダ ・画像展開用メモリ選択信号 ・画像展開用メモリ ・画像展開用メモリのデータ ・制御回路 ・ラッチされた画像展開用メモリの データ ・画像信号送出用メモリ ・クロック ・ラッチ信号 ・画像信号送出用メモリ書き込み 制御信号 １６・・・クロック１０の状態
作を示すブロック図、第２図はタイミング図である。 １０１〜１ ＰＵ ・アドレス ・アドレスデコーダ ・画像展開用メモリ選択信号 ・画像展開用メモリ ・画像展開用メモリのデータ ・制御回路 ・ラッチされた画像展開用メモリの データ ・画像信号送出用メモリ ・クロック ・ラッチ信号 ・画像信号送出用メモリ書き込み 制御信号 １６・・・クロック１０の状態
Claims (1)
- ホストコンピュータから送られてきたデータなどを処理
するためのＣＰＵと、ＣＰＵが読みだしたメモリのデー
タをラッチし、別のメモリに転送するための制御回路と
を備えたことを特徴とするページプリンタ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10920690A JPH047175A (ja) | 1990-04-25 | 1990-04-25 | ページプリンタ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10920690A JPH047175A (ja) | 1990-04-25 | 1990-04-25 | ページプリンタ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH047175A true JPH047175A (ja) | 1992-01-10 |
Family
ID=14504289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10920690A Pending JPH047175A (ja) | 1990-04-25 | 1990-04-25 | ページプリンタ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH047175A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923084A (en) * | 1995-06-06 | 1999-07-13 | Seiko Epson Corporation | Semiconductor device for heat discharge |
-
1990
- 1990-04-25 JP JP10920690A patent/JPH047175A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923084A (en) * | 1995-06-06 | 1999-07-13 | Seiko Epson Corporation | Semiconductor device for heat discharge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH047175A (ja) | ページプリンタ制御装置 | |
| JPS62126430A (ja) | プリンタ制御装置 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| US6577313B1 (en) | Image data control apparatus | |
| JPH09231021A (ja) | ドキュメントの文書化方法 | |
| JPS61129969A (ja) | 印刷制御装置 | |
| EP1163640B1 (en) | Bit string conversion device and method | |
| JPS59221069A (ja) | メモリ制御方式 | |
| JPH081990A (ja) | プリンタ | |
| JP2001225515A (ja) | 印刷装置およびそのメモリクリア方法 | |
| JP4206524B2 (ja) | プリンタ制御装置 | |
| JP2704135B2 (ja) | 制御装置 | |
| JPH07256935A (ja) | 印刷制御装置 | |
| JPH04216983A (ja) | 印刷装置 | |
| JP4356256B2 (ja) | プリンタコントローラ、プリンタ、及びメモリコントローラ | |
| JP2908571B2 (ja) | ページプリンタ | |
| JP2001018463A (ja) | Ｄｍａ制御装置およびｄｍａ制御方法 | |
| JP2006040120A (ja) | 画像処理機能メモリ | |
| JPS59123987A (ja) | イメ−ジ・メモリのプリント・デ−タ展開方法 | |
| JPS59172881A (ja) | 画像情報処理方式 | |
| JPH0239383A (ja) | 画像処理装置 | |
| JPH0551224B2 (ja) | ||
| JPH0744452A (ja) | メモリアクセス回路 | |
| JPH04345871A (ja) | ページプリンタ装置の制御回路 | |
| JPH05174135A (ja) | データ反転装置 |