JPH0520178A - データ転送制御装置 - Google Patents
データ転送制御装置Info
- Publication number
- JPH0520178A JPH0520178A JP17383191A JP17383191A JPH0520178A JP H0520178 A JPH0520178 A JP H0520178A JP 17383191 A JP17383191 A JP 17383191A JP 17383191 A JP17383191 A JP 17383191A JP H0520178 A JPH0520178 A JP H0520178A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- data
- read
- write
- banks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 短時間でデータ転送を行なえるデータ転送制
御装置を提供する。 【構成】 複数のバンクを有する記憶手段１と、データ
読出し時のバンクを選択する読出しバンク選択手段２
と、データ書込み時のバンクを選択する書込みバンク選
択手段３と、選択手段２，３で選択されたバンク間でデ
ータ転送を行なわせる制御回路６とを設けてある。
御装置を提供する。 【構成】 複数のバンクを有する記憶手段１と、データ
読出し時のバンクを選択する読出しバンク選択手段２
と、データ書込み時のバンクを選択する書込みバンク選
択手段３と、選択手段２，３で選択されたバンク間でデ
ータ転送を行なわせる制御回路６とを設けてある。
Description
【０００１】
【産業上の利用分野】本発明は、データ転送制御装置に
関するものである。
関するものである。
【０００２】
【従来の技術】従来より、ＲＯＭやＲＡＭ等で構成され
るデータ記憶手段の記憶領域が複数のバンクに分割され
ているものがあり、このようなデータ記憶手段を有する
データ転送制御装置では、バンク選択手段はデータの書
込みおよび読出しの両方に共通して使用され、一度に１
つのバンクのみ選択されるように構成されている。した
がって、異なるバンク間のデータ転送を行なう場合は、
まず最初に選択されたバンクからデータを読み出し、つ
づいて上記バンク選択手段で選択するバンクを切り換え
てからデータの書込みを行なう。
るデータ記憶手段の記憶領域が複数のバンクに分割され
ているものがあり、このようなデータ記憶手段を有する
データ転送制御装置では、バンク選択手段はデータの書
込みおよび読出しの両方に共通して使用され、一度に１
つのバンクのみ選択されるように構成されている。した
がって、異なるバンク間のデータ転送を行なう場合は、
まず最初に選択されたバンクからデータを読み出し、つ
づいて上記バンク選択手段で選択するバンクを切り換え
てからデータの書込みを行なう。
【０００３】
【発明が解決しようとする課題】上記従来の装置では、
異なるバンク間でデータ転送を行なう場合、データの読
出しおよび書込みを行なう毎に選択するバンクの切換え
動作を必要とし、さらにブロック転送命令が使用できな
いため、転送時間が長くなる。
異なるバンク間でデータ転送を行なう場合、データの読
出しおよび書込みを行なう毎に選択するバンクの切換え
動作を必要とし、さらにブロック転送命令が使用できな
いため、転送時間が長くなる。
【０００４】例えば、プリンタ制御用のマイクロプロセ
ッサシステムにおいて、フォントＲＯＭと印字データの
展開用ＲＡＭが別々のバンクの場合、フォントＲＯＭの
内容を展開用ＲＡＭにブロック転送命令で転送すること
ができなかった。
ッサシステムにおいて、フォントＲＯＭと印字データの
展開用ＲＡＭが別々のバンクの場合、フォントＲＯＭの
内容を展開用ＲＡＭにブロック転送命令で転送すること
ができなかった。
【０００５】本発明は、短時間でデータ転送を行なえる
データ転送制御装置を提供することを目的としている。
データ転送制御装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明は、複数のバンク
を有する記憶手段と、データ読出し時のバンクを選択す
る読出しバンク選択手段と、データ書込み時のバンクを
選択する書込みバンク選択手段と、上記各選択手段で選
択されたバンク間でデータ転送を行なわせる制御回路と
を設けることにより、上記課題を解決するものである。
を有する記憶手段と、データ読出し時のバンクを選択す
る読出しバンク選択手段と、データ書込み時のバンクを
選択する書込みバンク選択手段と、上記各選択手段で選
択されたバンク間でデータ転送を行なわせる制御回路と
を設けることにより、上記課題を解決するものである。
【０００７】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【０００８】図１において、１はデータを記憶する複数
のバンクを有する記憶手段であり、本例ではＲＯＭ１ａ
とＲＡＭ１ｂをそれぞれバンクとしている。２はデータ
読出し時のバンクを選択する読出しバンク選択手段、３
はデータ書込み時のバンクを選択する書込みバンク選択
手段である。４はデータの読出しおよび書込みタイミン
グを制御するシーケンサ、５はチップセレクトすなわち
バンク切換えを行なうチップセレクト信号制御手段であ
り、こられにより制御回路６が構成される。
のバンクを有する記憶手段であり、本例ではＲＯＭ１ａ
とＲＡＭ１ｂをそれぞれバンクとしている。２はデータ
読出し時のバンクを選択する読出しバンク選択手段、３
はデータ書込み時のバンクを選択する書込みバンク選択
手段である。４はデータの読出しおよび書込みタイミン
グを制御するシーケンサ、５はチップセレクトすなわち
バンク切換えを行なうチップセレクト信号制御手段であ
り、こられにより制御回路６が構成される。
【０００９】つぎに、図２のタイムチャートを参照しな
がら、ＲＯＭ１ａからＲＡＭ１ｂへのデータ転送動作に
ついて説明する。まず、ＣＰＵ等のバンク設定手段（図
示せず。）により各バンク選択手段のバンクが設定され
る。本例では、読出しバンク選択手段２にはＲＯＭ１ａ
が、書込みバンク選択手段３にはＲＡＭ１ｂが設定され
るものとする。例えばプリンタにおいて、ＲＯＭ１ａを
フォントＲＯＭ、ＲＡＭ１ｂを展開バッファとした場
合、パーソナルコンピュータ等のホスト側から読出しバ
ンクをＲＯＭ１ａ、書込みバンクをＲＡＭ１ｂとすると
いう命令が送られてきて、これにより各バンク選択手段
のバンクが設定される。
がら、ＲＯＭ１ａからＲＡＭ１ｂへのデータ転送動作に
ついて説明する。まず、ＣＰＵ等のバンク設定手段（図
示せず。）により各バンク選択手段のバンクが設定され
る。本例では、読出しバンク選択手段２にはＲＯＭ１ａ
が、書込みバンク選択手段３にはＲＡＭ１ｂが設定され
るものとする。例えばプリンタにおいて、ＲＯＭ１ａを
フォントＲＯＭ、ＲＡＭ１ｂを展開バッファとした場
合、パーソナルコンピュータ等のホスト側から読出しバ
ンクをＲＯＭ１ａ、書込みバンクをＲＡＭ１ｂとすると
いう命令が送られてきて、これにより各バンク選択手段
のバンクが設定される。
【００１０】まず、ＲＯＭ１ａからデータを読み出す際
は、図２の（ａ）のように、アドレスバスＡを介してＲ
ＯＭ１ａのアドレスが指定される。つづいて図２の
（ｃ）のように、シーケンサ４からチップセレクト信号
制御手段５に内部読出し信号が供給される。この内部読
出し信号によりチップセレクト信号制御手段５で読出し
バンク選択手段２に設定されているバンクを検出し、こ
のバンクにしたがってチップセレクト信号を出力する。
いま読出しバンク選択手段２にはＲＯＭ１ａが設定され
ているので、図２の（ｇ）に示すように、ＲＯＭチップ
セレクト信号が出力され、バンクとしてＲＯＭ１ａが選
択される。こうして読出しバンクが選択されると、図２
の（ｅ）に示すようにシーケンサ４からＲＯＭ１ａへ外
部読出し信号が供給され、図２の（ｂ）に示すように、
指定されたアドレスのデータがデータバスＢに出力され
る。
は、図２の（ａ）のように、アドレスバスＡを介してＲ
ＯＭ１ａのアドレスが指定される。つづいて図２の
（ｃ）のように、シーケンサ４からチップセレクト信号
制御手段５に内部読出し信号が供給される。この内部読
出し信号によりチップセレクト信号制御手段５で読出し
バンク選択手段２に設定されているバンクを検出し、こ
のバンクにしたがってチップセレクト信号を出力する。
いま読出しバンク選択手段２にはＲＯＭ１ａが設定され
ているので、図２の（ｇ）に示すように、ＲＯＭチップ
セレクト信号が出力され、バンクとしてＲＯＭ１ａが選
択される。こうして読出しバンクが選択されると、図２
の（ｅ）に示すようにシーケンサ４からＲＯＭ１ａへ外
部読出し信号が供給され、図２の（ｂ）に示すように、
指定されたアドレスのデータがデータバスＢに出力され
る。
【００１１】このようにして、読出しバンク選択手段２
で選択されたバンクからデータが読み出される。
で選択されたバンクからデータが読み出される。
【００１２】つづいて、ＲＡＭ１ｂにデータを書き込む
際は、図２の（ａ）のように、アドレスバスＡを介して
ＲＡＭ１ｂのアドレスが指定される。つづいて図２の
（ｄ）のように、シーケンサ４からチップセレクト信号
制御手段５に内部書込み信号が供給される。この内部書
込み信号によりチップセレクト信号制御手段５で書込み
バンク選択手段３に設定されているバンクを検出し、こ
のバンクにしたがってチップセレクト信号を出力する。
いま書込みバンク選択手段３にはＲＡＭ１ｂが設定され
ているので、図２の（ｈ）に示すように、ＲＡＭチップ
セレクト信号が出力され、バンクとしてＲＡＭ１ｂが選
択される。こうして書込みバンクが選択されると、図２
の（ｆ）に示すようにシーケンサ４からＲＡＭ１ｂへ外
部書込み信号が供給され、図２の（ｂ）に示すように、
データバスＢを介して、指定されたアドレスへデータが
書き込まれる。
際は、図２の（ａ）のように、アドレスバスＡを介して
ＲＡＭ１ｂのアドレスが指定される。つづいて図２の
（ｄ）のように、シーケンサ４からチップセレクト信号
制御手段５に内部書込み信号が供給される。この内部書
込み信号によりチップセレクト信号制御手段５で書込み
バンク選択手段３に設定されているバンクを検出し、こ
のバンクにしたがってチップセレクト信号を出力する。
いま書込みバンク選択手段３にはＲＡＭ１ｂが設定され
ているので、図２の（ｈ）に示すように、ＲＡＭチップ
セレクト信号が出力され、バンクとしてＲＡＭ１ｂが選
択される。こうして書込みバンクが選択されると、図２
の（ｆ）に示すようにシーケンサ４からＲＡＭ１ｂへ外
部書込み信号が供給され、図２の（ｂ）に示すように、
データバスＢを介して、指定されたアドレスへデータが
書き込まれる。
【００１３】このようにして、書込みバンク選択手段３
で選択されたバンクへデータが書き込まれる。
で選択されたバンクへデータが書き込まれる。
【００１４】以上の動作により、ＲＯＭ１ａからＲＡＭ
１ｂへデータが転送される。このとき、従来必要であっ
たデータの読出しおよび書込みを行なう毎のバンク切換
えが不要なので、ブロック転送命令を使用することがで
きる。
１ｂへデータが転送される。このとき、従来必要であっ
たデータの読出しおよび書込みを行なう毎のバンク切換
えが不要なので、ブロック転送命令を使用することがで
きる。
【００１５】なお、上記実施例においてはバンクを２つ
としたが、バンク数は任意に設定してよい。
としたが、バンク数は任意に設定してよい。
【００１６】また、上記実施例ではＲＯＭおよびＲＡＭ
をそれぞれ１つのバンクとしたが、これに限らず、例え
ば１つのＲＡＭを２つのバンクに分割するというよう
に、バンク領域は任意に設定される。
をそれぞれ１つのバンクとしたが、これに限らず、例え
ば１つのＲＡＭを２つのバンクに分割するというよう
に、バンク領域は任意に設定される。
【００１７】
【発明の効果】本発明によれば、異なったバンク間でデ
ータ転送を行なう際、データの読出し時および書込み時
ごとのバンク設定動作が省略され、さらにブロック転送
命令を用いることができるので、データ転送時間を短縮
することができる。
ータ転送を行なう際、データの読出し時および書込み時
ごとのバンク設定動作が省略され、さらにブロック転送
命令を用いることができるので、データ転送時間を短縮
することができる。
【図１】本発明の一実施例を示したブロック図
【図２】図１におけるデータ転送動作を説明するための
タイムチャート
タイムチャート
１ 記憶手段 ２ 読出しバンク選択手段 ３ 書込みバンク選択手段 ６ 制御回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 複数のバンクを有する記憶手段と、 データ読出し時のバンクを選択する読出しバンク選択手
段と、 データ書込み時のバンクを選択する書込みバンク選択手
段と、 上記各選択手段で選択されたバンク間でデータ転送を行
なわせる制御回路と、 を具備することを特徴とするデータ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17383191A JPH0520178A (ja) | 1991-07-15 | 1991-07-15 | データ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17383191A JPH0520178A (ja) | 1991-07-15 | 1991-07-15 | データ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520178A true JPH0520178A (ja) | 1993-01-29 |
Family
ID=15967967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17383191A Pending JPH0520178A (ja) | 1991-07-15 | 1991-07-15 | データ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520178A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6136854A (ja) * | 1984-07-30 | 1986-02-21 | Ricoh Co Ltd | メモリ切換装置 |
-
1991
- 1991-07-15 JP JP17383191A patent/JPH0520178A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6136854A (ja) * | 1984-07-30 | 1986-02-21 | Ricoh Co Ltd | メモリ切換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0520178A (ja) | データ転送制御装置 | |
| JP3079956B2 (ja) | プリンタ | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP2734312B2 (ja) | メモリ回路 | |
| US6014225A (en) | Frame buffer control method and circuit | |
| JPH07248965A (ja) | 画像形成装置の制御装置 | |
| EP0283223B1 (en) | Memory unit | |
| JP3143118B2 (ja) | プリンタ及び印字イメージパターン展開方法 | |
| JPH03134750A (ja) | Ｄｍａデータ転送装置 | |
| JPH06149735A (ja) | データ受信制御装置 | |
| JPH03134751A (ja) | Ｄｍａデータ転送装置 | |
| JPS6364474A (ja) | 画像メモリ制御装置 | |
| JPH11283372A (ja) | フレキシブルバス型ｉｃメモリ | |
| JPH0561814A (ja) | 並び替え機能付きデータ転送装置 | |
| JPH10255471A (ja) | 半導体メモリー装置 | |
| JPS63259746A (ja) | バンクメモリ間のデ−タ転送方式 | |
| JPH07129735A (ja) | メモリ装置 | |
| JPH05303474A (ja) | ページプリンタ制御装置 | |
| JPH06161945A (ja) | メモリデータ転送装置 | |
| JPH0527929A (ja) | プリンタ装置制御部 | |
| JPH01230151A (ja) | 記録装置 | |
| JPH11342653A (ja) | 画像出力装置 | |
| JPH03147593A (ja) | ビットブロック転送装置 | |
| JPH05165731A (ja) | 二重化記憶装置 | |
| JPS60142756A (ja) | 時分割多重メモリバンク制御方式 |