JPH03134750A - Ｄｍａデータ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、レーザプリンタ等のＤ　ＲＡ　Ｍが組込まれ
た機器において、ＤＲＡＭに対するデータの書込読出動
作をＤＭＡコントロール回路を用いて行うようにしたＤ
ＭＡデータ転送装置に関する。

［従来の技術］ 例えばレーザプリンタには第８図に示す制御装置が組込
まれている。この制御装置は、ＭＰＵ（マイクロプロセ
ッサ）１、ＲＯＭ　（読出専用メモリ）２、ホストから
の印字データを受信する受信回路３、他の機器とでデー
タ通信を行う通信回路４、印字部へ画像データを出力す
る画像データ出力回路５、ＤＭＡ　（ダイレクト・メモ
リ・アクセス）転送制御を行うためのＤＭＡコントロー
ル回路６、このＤＭＡコントロール回路６に制御されて
ＤＲＡＭ　（ダイナミック・ランダム争アクセス・メモ
リ：常時記憶保持動作を必要とする書込読出可能メモリ
）７に対するデータの書込読出を制御するＤＲＡＭコン
トロール回路８で構成されている。前記ＭＰＵＩ、ＲＯ
Ｍ　２、受信回路３、通信回路４、画像データ出力回路
５．ＤＭＡコントロール回路６、ＤＲＡＭコントロール
回路８は互いにシステムデータバス９によって接続され
ている。

この制御装置では各回路ブロック３，４，５゜７相互間
のデータ転送はすべてシステムデータバス９を介して行
われ、通常のデータ転送はＭＰＵ１によって行われるよ
うになっている。すなわち回路ブロック相互間でデータ
転送の必要が生じた場合は、ＭＰＵＩがデータの転送元
になる回路ブロックからデータを読出し、−旦ＭＰＵＩ
の内部に設けられたレジスタに記憶した後、データの転
送先になる回路ブロックへデータの書込みを行う。

しかし、このようなＭＰＵＩによるデータ転送は、汎用
的で複雑なデータ操作ができるという長所がある反面、
処理速度が遅いという短所がある。

そこで連続したアドレスに記憶された複数データの一括
転送という比較的単純な処理については、ＤＭＡコント
ロール回路６を使用してＤＭＡデータ転送を行うことに
よりシステム全体としての処理速度を向上させるように
している。

ところでＤＲＡＭ７を正常に動作させるためには、アド
レスの分割入力やリフレッシュのためＲＡＳ　（ラス信
号二ロー・アドレス・ストローブ信号）　、ＣＡＳ　（
カス信号二カラムア・アドレス・ストローブ信号）　、
ＷＥ　（ライト・イネーブル信号）などの信号タイミン
グを制御しなければならず、システムデータバス９に直
結できないため、ＤＲＡＭコントロール回路８を介して
ＤＲＡＭ７を制御している。

マタ、ＤＭＡデータ転送制御はＤＭＡコントロール回路
６、ＤＲＡＭコントロール回路８及びＤＲＡＭ７によっ
て行われる。−例として、例えばＤＲＡＭ７の連続した
アドレスにある複数ワードのデータを同じＤＲＡＭ７の
別の領域の連続したアドレスにコピーする場合について
第９図を用いて説明する。

すなわちプログラム上でＤＭＡデータ転送が必要になる
と、はじめにＭＰＵＩは、ＤＭＡコントロール回路６に
対して転送するデータの数、転送元の先頭アドレス、転
送先の先頭アドレスなどの必要データを書込む。なお、
この段階ではシステムデータバス９はＭＰＵＩが使用し
ている。

ＤＭＡデータ転送の初期設定がすべて終わると、ＭＰＵ
Ｉは、ＤＭＡコントロール回路６に対してＤＭＡデータ
転送のスタート命令を書き込む。

ＤＭＡコントロール回路６はスタート命令によって動作
を開始する。そして先ずＭ　Ｐ　Ｕ　１からシステムデ
ータバス９の使用権を奪う。すなわちこの段階でＭＰＵ
Ｉによるデータ転送が停止し、ＤＭＡデータ転送が開始
される。

ＤＭＡコントロール回路６によるＤＭＡデータ転送処理
は、データを１ワード読出し、そのデータを転送先に書
込む。これを複数回繰返すことにより複数ワードのデー
タを転送元から転送先ヘコピーすることになる。

例えば３ワードのデータＩ）＋　、Ｄ２　、Ｄ３を転送
処理する場合のＤＲＡＭ７のＲＡＳ、ＣＡＳ。

ＷＥの各信号及び読出データ、書込データの各タイミン
グを示せば第６図となる。したがって、この場合、ＤＭ
Ａデータ転送に必要な処理時間は（データの読出サイク
ル時間Ｘ３）＋　（データの書込サイクル時間×３）と
なる。

これは、ＤＲＡＭコントロール回路８が一度に複数のデ
ータをＤＲＡＭ７に読出書込を実行できないからである
。このように１個１個のデータに対する読出動作および
書込動作を順次実行していく動作モードをシングルモー
ドと称している。

［発明が解決しようとする課題］ しかしこの従来のＤＲＡＭ７に対するＤＭＡデータ転送
制御では、ＤＲＡＭコントロール回路８が実行できる動
作モードがシングルモードに限定されていたため、複数
ワードのＤＭＡデータ転送を行う場合、第１０図に示す
ように、１ワードのデータ転送を複数回繰り返すことに
なり、各データ転送毎にデータ読出し時とデータ書込み
時とで１回ずつのプリチャージ時間が介在するので合計
ではワード数×２回のプリチャージ時間が介在し、その
結果ＤＭＡデータ転送の処理時間が長くなる問題があっ
た。

そこで本発明は、ＤＲＡＭコントロール回路に対してシ
ングルモードの他に複数のデータを連続して読出書込す
るページモードを備えることによって、必要に応じて最
良の動作モードが選択でき、介在するプリチャージ時間
を少なくし、その結果ＤＲＡＭに対するＤＭＡデータ転
送の処理時間の短縮を図ることができるＤＭＡデータ転
送装置を提供することを目的とする。

［課題を解決するための手段］ 上記課題を解消するために本発明のＤＭＡデータ転送装
置におては、ＤＲＡＭと、このＤＲＡＭに対するデータ
の書込読出を制御するとともに、その書込読出の動作モ
ードがシングルモードまたはページモードまたは両方の
モードに選択可能なＤＲＡＭコントロール回路と、この
ＤＲＡＭコントロール回路がページモードに選択された
とき、連続続出および連続書込される複数のデータを一
時記憶する一時記憶用メモリと、外部から指定された動
作モードでＤＲＡＭコントロール回路を介してＤＲＡＭ
に対するＤＭＡ転送を実行するＤＭＡコントロール回路
とを備えたものである。

［作用］ このような構成の本発明においては、ＤＲＡＭに対して
ＤＭＡデータ転送すべきデータ種類または転送元、転送
先の回路種類に応じてＤＲＡＭコントロール回路の動作
モードをシングルモード。

ページモードまたは両方のモードのうちから最適の動作
モードを指定できる。そして、ページモードが指定され
た場合は、ＤＲＡＭから複数のデータを連続して一時記
憶用メモリに読出し、また複数のデータを連続してＤＲ
ＡＭに書込む。従って介在するプリチャージ時間は読出
し時、書込み時においてそれぞれ１回のみとなるので、
ＤＭＡデータ転送の処理時間が短縮される。

［実施例］ 以下、本発明の一実施例を図面を参照して説明する。な
お、本実施例のＤ　Ｍ　Ａデータ転送装置はレーザプリ
ンタの制御装置に組込まれている。

第１図に示すようにＭＰＵＩＩ、ＲＯＭ１２、ホストか
らの印字データを受信する受信回路１３、他の機器とで
データ通信を行う通信回路１４、レーザプリンタの印字
部へ画像データを出力する画像データ出力回路１５、Ｄ
ＭＡデータ転送制御を行うＤＭＡコントロール回路１６
、このＤＭＡコントロール回路１６に制御されてＤ　Ｒ
Ａ　Ｍ　１７を制御するＤＲＡＭコントロール回路１８
で制御装置を構成している。また、ＤＲＡＭコントロー
ル回路１８内にはＤＲＡＭ１７に対して同時に読出又は
書込される複数ワードのデータを一時記憶する一時記憶
用メモリ１８ａが設けられている。

そして、前記ＭＰＵＩＩ、ＲＯＭＩ　２、受信回路１３
、通信回路１４、画像データ出力回路１５、ＤＭＡコン
トロール回路１６、ＤＲＡＭコントロール回路１８１よ
互いにシステムデータバス１９によって接続されている
。

しかして、前記ＤＭＡコントロール回路１６、ＤＲＡＭ
コントロール回路１８、−時記憶用メモリ１８ａ及びＤ
ＲＡＭ１７はＤＭＡデータ転送装置を構成している。

前記Ｄ　−ＲＡ　Ｍコントロール回路１８は、ＤＲＡＭ
１７に対するデータの書込読出の動作モードを大きく分
けて、ＤＲＡＭ１７に対する１回のアクセスサイクルで
１ワードのデータを読出したり、書込んだり又はその両
方を行う動作モードであるシングルモードと、ＤＲＡＭ
１７に対する１回のアクセスサイクルで複数ワードのデ
ータをまとめて読出したり、書込んだり又はその両方を
行う動作モードであるページモードとを選択できる。さ
らに、シングルモードとしてリードサイクルモード、ア
ーリライトサイクルモード、リードモディファイライト
サイクルモード等が選択できる。一方、ページモードと
して高速ページモード。

ニブルモード、スタテックカラムモード等が選択できる
。

次に、このような構成のＤＭＡデータ転送装置の動作を
説明する。

例えば、ＤＲＡＭ１７の連続したアドレスに記憶されて
いる複数ワードのデータを同じＤ　ＲＡ　Ｍ１７の他の
領域の連続したアドレスにコピーする場合には、第２図
に示すＤＭＡデータ転送処理を行う。すなわちプログラ
ム上でＤＭＡデータ転送が必要になると、はじめにＭＰ
ＵＩＩは、ＤＭＡコントロール回路１６に対して転送す
るデータの数、転送元の先頭アドレス、転送先の先頭ア
ドレスなどの必要データを書込む。そして使用するＤＲ
ＡＭＩ７の動作モードを前述したページモードとしてＤ
ＲＡＭコントロール回路１８に設定する。なお、この段
階ではシステムデータバス１つはＭＰＵＩＩが使用して
いる。

ＤＭＡデータ転送の初期設定がすべて終わると、ＭＰＵ
ＩＩは、ＤＭＡコントロール回路１６に対してＤＭＡデ
ータ転送のスタート命令を書き込む。

ＤＭＡコントロール回路１６はスタート命令によって動
作を開始する。そして先ずＭＰＵＩＩからシステムデー
タバス１９の使用権を奪う。すなわちこの段階でＭＰＵ
ＩＩによるデータ転送が停止し、ＤＭＡデータ転送が開
始される。

前記ＤＭＡコントロール回路１６は、ＤＲＡＭコントロ
ール回路１８を制御してデータを複数ワード連続して読
出してＤＲＡＭコントロール回路１８内に設けられた一
時記憶用メモリ１８ａに格納する。なお、−時記憶用メ
モリ１８ａはＤＭＡコントロール回路１６内に設けても
、またシステムデータバス１９上に独立して設けてもよ
い。

続いてＤＭＡコントロール回路１６は、−時記憶用メモ
リ１８ａに格納された複数ワードのデータを読出し、そ
のデータをＤＲＡＭＩ　７の転送先アドレスに連続して
書込む。

このような構成の本実施例においては、例えば３ワード
のデータＤ、、Ｄ２．Ｄ、をＤＭＡデータ転送する場合
にはＤＲＡＭコントロール回路１８はＤＭＡコントロー
ル回路１６にて動作モードが高速ページモードに設定さ
れる。そして、第３図に示すタイミングでＲＡＳＳＣＡ
Ｓ、ＷＥの各信号をＤＲＡＭＩ７に供給すると共にデー
タＤ１〜Ｄ３の読出処理および書込処理を行う。

すなわちＤＭＡデータ転送の１サイクル内でＤＲＡＭＩ
７から３ワードのデータＤ１〜Ｄ、を連続して読出して
一時記憶用メモリ１８ａに格納し、かつその−時記憶用
メモリ１８ａに格納したデータＤ、−Ｄ、を読出してＤ
ＲＡＭＩ７の他のアドレス領域に連続して書込む。

したがって、このＤＭＡデータ転送の１サイクル内に介
在するプリチャージ時間は２回となり、従来の第１０図
に示す一時記憶用メモリ１８ａを使用しないシングルモ
ードのＤ　Ｍ　Ａデータ転送におけるプリチャージ時間
の合計時間に比べて１／３となる。したがって、プリチ
ャージ時間が短くなる分だけ、実施例のＤＭＡデータ転
送装置におけるＤＭＡデータ転送処理の所要時間か従来
装置における所要時間に比較して短くなるので、ＤＭＡ
データ転送処理能率を向上できる。

次にページモードにおける高速ページモード。

ニブルモード、スタテックカラムモードの特徴をシング
ルモードと比較対照しながら説明する。

すなわち、ＤＲＡＭＩ　７から連続するアドレス（カラ
ム・アドレス）ＣＡＩ〜ＣＡ４に記憶されている４ワー
ドのデータＤ１〜Ｄ４を読出す場合について各モードに
おける４ワードの読出しに必要な所要時間Ｔについて第
４図〜第７図を用いて説明する。

第４図はシングルモードにおけるリードサイクルモード
でデータＤ、−Ｄ４を読出す場合を示し、所要時間Ｔ１
内に４個のプリチャージ時間が挿入される。

第５図はページモードにおける高速ページモードでデー
タＤ、〜Ｄ４を読出す場合を示し、所要時間Ｔ２内に挿
入されるプリチャージ時間は１個である。よって、所要
時間Ｔ２を第４図の所要時間Ｔ、に比較して大幅に短縮
できる。

また、第６図は同じくページモードにおけるニブルモー
ドでデータＤ、〜Ｄ４を読出す場合を示し、所要時間Ｔ
３内に挿入されるプリチャージ時間は１個である。さら
に、このニブルモードにおいては、アドレスは先頭アド
レスＣＡＩを指定するのみでよいので、他のアドレスＣ
Ａ２〜ＣＡ４を生成する必要がない。また、アドレスの
立上りからのデータアクセスタイムが他のモードに比較
して短い。したがって、このニブルモードにおける所要
時間Ｔ、は高速ページモードの所要時間Ｔ２よりも短く
なる。

さらに、ページモードのスタテックカラムモードにおい
ては、第７図に示すように、各アドレスＣＡＩ〜ＣＡ４
をＣＡＳ信号の立上りでラッチする必要がなので、ＣＡ
Ｓ信号をローレベルに固定したままでアクセスが実行で
きる。したがって、このスタテックカラムモードにおけ
る所要時間Ｔ４を、先の高速ページモードの所要時間Ｔ
２およびニブルモードの所要時間Ｔ３に比較してさらに
短縮できる。

なお、シングルモードのみしか実行できないか、ページ
モードも併せて実行できるかの判断や、ページモードの
うちのどのモードが実行可能かはＤＲＡＭコントロール
回路１８の仕様や、転送先のメモリや各回路３〜５等の
仕様にて定まるので、操作者が予めＤＭＡコントロール
回路１６に設定するか、又はＭＰＵＩＩの制御プログラ
ムにて操作者が動作モードを選択できるよう構成されて
いる。

したがって、与えられた条件で最も能率的にＤ　Ｍ　Ａ
データ転送を実行できる。

［発明の効果］ 以上詳述したように本発明のＤＭＡデータ転送装置によ
れば、−時記憶用メモリを設けることによって、ＤＲＡ
Ｍコントロール回路に対してシングルモードの他に複数
のデータを連続して読出書込するページモードが選択で
きる。したがって、必要に応じて最良の動作モードが選
択でき、介在するプリチャージ時間を少なくし、その結
果ＤＲＡＭに対するＤＭＡデータ転送の処理時間の短縮
を図ることができ、ＤＭＡデータ転送の転送速度を大幅
に上昇できる。

【図面の簡単な説明】

第１図乃至第７図は本発明の一実施例に係わるＤＭＡデ
ータ転送装置を示すもので、第１図は回路ブロック図、
第２図はＤＭＡデータ転送処理を示す流れ図、第３図乃
至第７図は動作を示すタイミング図であり、第８図乃至
第１０図は従来のＤＭＡデータ転送装置を示すもので、
第８図は回路ブロック図、第９図はＤＭＡデータ転送処
理を示す流れ図、第１０図は動作を示すタイミング図で
ある。 １１・・・ＭＰＵ、１６・・・ＤＭＡコントロール回路
、１７・・・ＤＲＡＭ、１８・・・ＤＲＡＭコントロー
ル回路、１８ａ・・・−時記憶用メモリ、１９・・・シ
ステムデータバス。

Claims (1)

【特許請求の範囲】
1. ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ
   ）と、このＤＲＡＭに対するデータの書込読出を制御す
   るとともに、その書込読出の動作モードがシングルモー
   ドまたはページモードまたは両方のモードに選択可能な
   ＤＲＡＭコントロール回路と、このＤＲＡＭコントロー
   ル回路がページモードに選択されたとき、連続読出およ
   び連続書込される複数のデータを一時記憶する一時記憶
   用メモリと、外部から指定された動作モードで前記ＤＲ
   ＡＭコントロール回路を介して前記ＤＲＡＭに対するＤ
   ＭＡ（ダイレクト・メモリ・アクセス）転送を実行する
   ＤＭＡコントロール回路とを備えたＤＭＡデータ転送装
   置。