TW514829B - Computer system including a memory access controller for using non-system memory storage resources during system boot time - Google Patents

Description

A7 五、發明說明Q ) [發明背景] [發明領域] 本發明係有關於電腦系統，且尤甚者係有關於在系統 啟動碼執行期間記憶體資源之使用。 [相關技藝之說明] 目前的電腦系統通常包含有微處理機、系統記憶體、 和複數個週邊裝置，如視訊圖形轉接器、網路控制器、數 據機、遊戲控制器、和串聯通訊控制器。這些記憶體和週 邊裝置通常經由一個或多個系統匯流排而耦接至微處理 機。在個人電腦中（PC)，這些匯流排是由橋式邏輯控制， 此橋式邏輯通常畫分成兩個不同的積體電路:系統控 制器和週邊匯流排控制器。此系統控制器在pc系統中通 韦視為北橋，其所包含的裝置有系統匯流排介面、記憶體 控制器、週邊元件介接匯流排控制器（PCl)、和圖形加速埠 (AGP)。週邊匯流排控制器在pc系統中通常視為南橋，其 所包含的裝置有PCI至工業標準構造（ISA)之橋接器、加強 式積體裝置電子（EIDE)控制器、和通用序列匯排流（USB) 控制器。 在進行電源啟動期間或在系統重置之後，微處理機必 須執行通常儲存在外部唯讀記憶體（R〇M)中之啟始碼。此 碼即所謂的基本輸入和輪出系統⑺I〇s)碼。BI〇s負責系統 等級之操作，如啟始和測試系統硬體。此部份碼已知如電 源啟始自行測試（POST)。BI〇s亦可負責在輔助程序中加 載^口執行系…统軟體。除此之外，在正常系統操作期間經由 本紙"^度適用中國—國家標準^ ! 91721 (請先閱讀背面之注意事項再填寫本頁) f裝---------訂·--------線| 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 經濟部智慧財產局員工消費合作社印製 514829 A7 -----— _B7 五、發明說明（2 ) ' ^ BIOS運轉時間服務之使用’ BI〇s可管理系統的錯誤，或 設定硬體狀態和協助系統軟體管理系統資源。 與目前電腦系統相關之問題為在P0ST之例行啟始和 測試主系統記憶體之前，微處理機具有相當少的暫存器可 用於作為堆疊或暫存記憶體。當電腦系統繼續増加其複雜 性時，記憶體之缺乏使得當要求BI0S碼做更多事時bi〇s 碼之寫入將變得更加困難。因此，希望在1>〇奵執行時能 夠存取某些記憶體空間。 [發明概要] 在刖文中所提出之問題大部分可藉由包含有在系統啟 動期間使用非系統記憶體儲存資源之記憶體存取控制器的 電腦系統而解決。 在一施實例中，電腦系統包含有經由如北橋等之系統 控制器而耦接至系統記憶體之微處理機。如南橋等之週邊 匯流排控制器可經由第一週邊匯流排而耦接至系統控制 器。一個或多個週邊裝置可經由第一週邊匯流排而麵接至 系統控制器。除此之外，一個或多個週邊裝置可經由第一 週邊匯流排而耦接至週邊匯流排控制器。用於儲存啟動碼 之七憶體單元，如BIOS ROM ’可經由用於倚存啟動碼之 週邊匯流排控制器而有效地耦接至微處理機以便使得系統 可執行啟始程序。電腦系統包含有記憶體存取控制器用於 在系統啟始期間控制與週邊設備之一相關之緩衝器的存取 以便可有效地使用緩衝記憶體做為堆疊或暫存隨機存取記 憶體（RAM)。 -------1----1--裝---------訂---------線 (請先閱讀背面之注意事項再填寫本頁)

514829 A7 B7 五、發明說明（3 ) 在一特殊實施例中，與區域網路（LAN)控制器相關且 以先進/先出（FIFO)配置而建構之緩衝記憶體可在啟始期 間有效地使用做為堆疊或暫存RAM。 在其他實施例中，在系統啟始期間可使用與其他週邊 裝置相關的緩衝記憶體。舉例而言，在一實施例中，可將 如與光碟控制器相關之快閃記憶體之儲存裝置建構及使用 做為堆疊或暫存RAM。 [圖式之簡要說明] 本發明其他的目的和優點將因讀取下列的詳細說明及 其所伴隨之圖式而更加地顯而易見，其中 第1圖係顯示電腦系統之一個實施例之方塊圖。 第2圖係顯示第1圖中所顯示實施例之南橋的方塊 圖。 第3圖係顯示第2圖中所顯示整體LAN控制器之實施 例的方塊圖。 第4圖係顯示第1圖中所顯示電腦系統之另一個實施 例之方塊圖。 ------；----I I ------------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 C24CC24CC(( ^ 0000011123 [511111111 1^ 明 說 號 符 件 適 F 尺 張 紙 本 國 P G 器(A器接-器制埠制介¥ 統機 制接控速控件7F 系理排控體轉體加棑元T 腦處流統憶形憶形流邊210 電微匯系記圖記圖匯週格 規 4 A S) N (C 準 標 家 橋 北 器 制 元 單

控7IT hr 流 匯 \—/ I C P A7 五 、發明說明（4 B7 經濟部智慧財產局員工消費合作社印製 132 133 140 142 144 146 148 154 156 158 170 180 171 172 174 176 178 180 190 200 202 、 204 185 250 制器 光碟控制器 光碟驅動器 週邊匯流排控制器（南橋） 工業標準構造（ISA)匯流排控 制器 ISA匯流排 ROM 各種週邊 ISA橋 通用序列匯流排（USB)控制器 加強式積體裝置電子（EIDI)控 制器 區域性網路（LAN)控制器 儲存單元 網路裝置 PCI介面 通訊介面 先進/先出（FIFO)控制器 緩衝管理單元 儲存單元 記憶體存取控制器 、 緩衝記憶體 一雖本發明可接受各種的修正及不同的形式，在此所 顯丁，圖式僅疋做為範例之特殊實施例且將在此詳細說明 可疋可以瞭解的是所顯示之圖式及詳細說明並不是 用；將本發明限制於特定的开多式，相反地，本發明係涵蓋 所有由所附申請專利範圍所定義之精神和目的内之修正、 同等物及可供選擇之物。 [最佳實施例之詳細說明] 現參考第1圖，圖中係顯示電腦系統5〇之一個實施例 之方塊圖。此電腦系統包含有微處理機1〇〇，此微處理機 —-〇經由系統匯流排1 〇2而輛接至系統控制§§戎斗終1 〇4 本紙張π適用中國國家⑵(Tx 297公釐 4 91721 一—ρ—裝—------訂---------線 (請先閱讀背面之注意事項再填寫本頁)

五•發明說明Λ 經濟部智慧財產局員工消費合作杜印製 514829 北橋104包含有記憶體控制器114，此控制器114經由記 憶體匯流排1 06而耦接至系統記憶體1〇8。北橋〗〇4亦包 含有AGP單元11 8，AGP單元11 8經由AGP匯流排11 0 而耦接至圖形轉接器112。北橋1〇4亦經由pCI匯流排控 制器120而與PCI匯流排13〇介接並控制之。 顯示做為範例用之微處理機1〇〇為如pentiumTM或 AtMonM微處理機之χ86微處理機。可是，可瞭解的是依 據本發明之系統可使用其他形式之微處理機。 週邊匯流排控制器或南橋140是經由pci匯流排1 30 而耗接至北橋104。南橋140亦經由ISA匯流排144而耦 接至各種週邊148和BIOS ROM 146。 當提供系統電源或系統重置時，微處理機1 〇〇執行儲 存在BIOS ROM 146内之啟始碼。當微處理機1〇〇進行啟 始或post碼時，微處理機100無法取得系統記憶體1〇8。 如將在下文中進一步討論的，在執行p〇ST碼期間，微處 理機100存取與在P〇ST碼執行期間相關之週邊裝置之緩 衝器記憶體。 參考第2圖，圖中係顯示南橋14〇之實施例。南橋14〇 可能包含有許多積體裝置，包含有：耦接至PCI匯流排13〇 之PCI至ISA橋154’此PCI至ISA橋154包含有使pci 匯流排1 30和IsA匯流排144間之時序同步之橋接邏輯。 ISA匯流排控制器142耦接且控制ISA匯流排144。南橋 亦包含有其他的PCI匯流排130週邊控制器，如uSB控 制器156、EIDE控制器158和LAN控制器170 〇 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 5 (修正頁）91721 (請先閱讀背面之注意事項再填寫本頁)

A7 B7 LAN控制器17〇包含有緩衝記憶體(例，緩衝記憶體 200)田系統是在正常操作模式下，緩衝記憶體2⑽是由 LAN控制益！ 7〇使用以便緩衝介於電腦系統％和耦接至 LAN控制B 170之網路裝置m間的數據。在正常操作 模式下將緩衝記憶體200建構做為fif〇記憶體。在p〇sT 碼執行期間’電腦系統50操作於啟始模式且微處理機100 使用緩衝記憶體200做為堆疊或暫存ram。 POST碼可能包含有載人和儲存指令，其用於指示在 緩衝記憶體200内之位置。如將在下文中進一步說明的， 在POST碼執行期間，將架構健存單元18〇建構為用於在 啟始模式下操作。記憶體存取控制器190允許因應由微處 理機1〇〇所指示之啟始指令而存取在緩衝記憶體2〇〇内特 定之位址。 田微處理機100凡成p〇ST碼之執行時，微處理機

執行如載入和儲存等指令，其將新的結構值儲存在如lAN 控制器170等之週邊裝置的架構儲存單元i8〇。此新的結 構值導致記憶體存取控制器19〇重新建構由週邊裝置所使 用之緩衝記憶體（例，緩衝記憶體2〇〇)。將根據所附之第 3圖在下文中提供與緩衝記憶體2〇〇之重新建構相關之更 詳細說明。 製 現參考第3圖，圖中將更詳細地顯示第2圖中之整體 LAN控制器17〇之實施例範例。那些對應於第2圖之電 路元件為了簡便是以相同的數字標示。pci匯流排13〇是 PCI介面172而辆接至LAN控劍装170。緩衝記憶 本、氏張尺度適用巾@國豕標準（CNS)A4規格（210 X 297公髮)' ----- 6 (修正頁）91721 514829 體200是耦接至PCI介面172和通訊介面174。在其内部， 緩衝記憶體200包含有傳輸FIF〇 2〇4和接收FIF〇 2〇2。 pci介面172亦耦接至記憶體存取控制器19〇和架構儲存 單元180。記憶體存取控制器19〇亦耦接至fif〇控制器 176和緩衝器管理單元178。緩衝記憶體2〇〇之操作是由 架構儲存單兀I80、記憶體存取控制器190、FIFO控制器 176、和緩衝管理單元ι78聯合控制。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 制 架構儲存單元180包含有緩衝結構訊息，此緩衝結構 訊息疋由記憶體存取控制器19〇和FIF〇控制器176使用 以便決定是否將緩衝記憶體2〇〇當做RAM或FIF〇記憶 體使用。架構儲存單元180為可尋址的儲存位置。在」實 施例中，架構儲存單元180為可尋址之暫存器。重置時， 架構儲存單元180包含有預設值，其在啟始模式操作下是 維持固定的。這些預設值導致控制邏輯將緩衝記憶體2〇〇 建構為具有特殊位址之RAM，其是可藉由微處理機1〇〇 而由軟體存取。在一實施例中，為緩衝記憶體2〇〇所指定 之特殊記憶體位置是映射至系統記憶體之位址空間内。因 此，當微處理機100執行致使對特定位址進行讀取週期或 寫入週期之指令時，此讀取或寫入週期是藉由第1圖中之 系統記憶體控制器114而傳遞於PCI匯流排13〇上。第3 圖中之圯憶體存取控制器丨90藉由拴鎖此位址及允許在緩 衝記憶體200上執行讀取或寫入週期而回應對應於緩衝記 憶體200内特定位置之特定位址。 --全POST碼結束時，第i圖中之系統記憶體J 〇8是可 个職_「雜準（CNS)A4規格⑵q7297公全了 7 (修正頁）91721 514829 消 A7 B7 五、發明說明（8 ) 供使用的。BIOS所包含的指令當由微處理機ι〇〇執行時， 將緩衝記憶體200重新建構為做為FIFO記憶體使用。當 微處理機100發出如載入或儲存指令等命令時，其將新的 值儲存在結構儲存單元18〇。此新的結構值導致控制邏輯 將緩衝記憶體200重新建構為前述的傳輸FIF〇2〇4和前述 的接收FIFO 202以供LAN控制器17〇在正常操作模式下 使用。 在其他實施例中，與不同週邊裝置相關之記憶體可與 如上所述之記憶體存取控制器相關，其中在裝置緩衝記憶 體内之特定位置在啟始模式期間是可以存取的。 現參考第4圖，圖中所顯示的是電腦系統5〇之另一個 實施例，其中如光碟控制器132等之週邊控制器包含有緩 衝記憶體（例，緩衝記憶體25〇)。光碟控制器132經由匯流 排橋104和週邊匯流排16〇而耦接至微處理機ι〇〇。光碟 驅動器133是耦接至光碟控制器132。記憶體存取控制器 190疋經由週邊匯流排16〇而耦接至微處理機。架構儲 存單元185是耦接至記憶體存取控制器19〇。 = 在正常操作模式下，緩衝記憶體25〇係用於緩衝在匯 流排橋104和光碟驅動器133間之數據。在啟始模式期間， 緩衝記憶體250係用於做為微處理機1〇〇之堆疊或 RAM。 且/得 各種的變動和修正對那些具有此方面技藝者而令一曰 全然瞭解上述發明則是顯而易見。下列所說明之申tl真= 範圍將能夠包含所有的變動和修正。 月 本紙張尺度帽國家標準（CN^^rQ x视公爱_;· 8 91721 1 丨·裝--------訂---------線· (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

1. 經濟部智慧財產局員工消費合作社印製 514829 六、申請專利範圍 1 · 一種電腦系統，包含有： 微處理機； 第-記憶體單元，此第一記憶體單 微處理機用於儲存啟動碼，其中前述接至前述# 成當系統重置時可執行前述的啟動碼；機是建賴 第二記憶體單元，用於在正常操 邊裝置相關之數據； 模式下緩衝與週 架構儲存單元’用於儲存表示操作之莫 構控制訊息；以及 模式之架 記憶體存取控制器，輕接至前述的第二 和前述的架構儲存單元’其中，在前述的操作啟== 期間’前述的記憶體存取控制器是建構成用^ 述的微處理機所執行之指令控制而存取在前述的第二 記憶體單元内所選擇位置。 2.如申請專利範圍第i項所敘述之系、統，其、前述的指令 指定在前述的第二記憶體中之前述所選擇位置。 3·如申請專利範圍第2項所敘述之系統，其中前述的所選 擇位置在前述的操作啟始模式期間係映射至前述的電 腦系統之軟體可存取記憶體空間内。 4·如申請專利範圍第3項所敘述之系統，其中前述的所選 擇位置在前述的正常操作模式期間並不是位於軟體可 存取記憶體空間内。 ίι — ^iaw------- C請先閱讀背面之注意事項再填寫本頁) 訂---------線· 5 ·如申請專利範圍第1項所敘述之系統，其中前述的第一 記憶體單元為基本輸入和輸出系統（BIOS)唯讀記憶體

   本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 91721 A8 B8 C8 D8

   514829 六、申請專利範圍 (ROM) 〇 6·如申請專利範圍第2項所敘述之系統，其中前述的第二 把憶體在前述的啟始模式期間是做為_般用途之隨機 存取記憶體（RAM)。 7·如申請專利範圍第2項所敘述之系 K糸統，其中前述的第二 記憶體在前述的正常操作模式期間是做為先進先出 (FIFO)緩衝器。 8·如申請專利範圍第！項所敘述之系'統，其中前述的系统 包含有複數個具有前述的第二記憶體單元之前 邊裝置。 9.如申請專利側第！項所敘述之系統，其中前述的系統 包含有複數個耦接至複數個前述的第二記憶體單元之 記憶體存取控制器。 1〇·如申請專利範圍第i項所欽述之系統，其中前述的 體存取控制器在前述的操作啟始模式_允許隨‘、、 取刖述的緩衝記憶體。 η·如申請專利範圍第6項所敘述之系統，其中前述的第二 記憶體在前述的啟始模式期間是映 址空間。 射至系統錢體位 12•如申請專利範圍第U項所敘述之系統，其中 二記憶體單元之前述的映射在前述的啟始模式期 直接由刚述的微處理機所執行之軟體存取 13·—種操作電腦系統之方法，包含有： 在啟始模式期間執行儲存在第—記憶體内之啟動 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公董了 AU 9Ί72Γ J ^ --------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 514829 A8 B8 C8 D8 六、申請專利範圍 碼； 在前述的啟始模式期間存取在第二記體體内<_ 定位置； 設定在結構儲存單元内之表示前述的啟始模式 成之結構訊息；以及 因應所設定之結構訊息使用前述的第二記 為緩衝記憶體。 憶體作 C請先閱讀背面之注咅？事項再填寫本頁} ---------訂---------線. 經濟部智慧財產局員工消費合作社印制衣 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）