DE60100993T2 - Rechnersystem mit einer speicherzugriffssteuerung zum gebrauch von non-system speicheraufschlagmitteln während systemurladungszeit - Google Patents

Rechnersystem mit einer speicherzugriffssteuerung zum gebrauch von non-system speicheraufschlagmitteln während systemurladungszeit Download PDF

Info

Publication number
DE60100993T2
DE60100993T2 DE60100993T DE60100993T DE60100993T2 DE 60100993 T2 DE60100993 T2 DE 60100993T2 DE 60100993 T DE60100993 T DE 60100993T DE 60100993 T DE60100993 T DE 60100993T DE 60100993 T2 DE60100993 T2 DE 60100993T2
Authority
DE
Germany
Prior art keywords
memory
storage unit
during
microprocessor
initialization mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60100993T
Other languages
English (en)
Other versions
DE60100993D1 (de
Inventor
E. Dale GULICK
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE60100993D1 publication Critical patent/DE60100993D1/de
Application granted granted Critical
Publication of DE60100993T2 publication Critical patent/DE60100993T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/54—Link editing before load time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Technisches Gebiet
  • Diese Erfindung betrifft Computersysteme und insbesondere die Verwendung von Speicher-Ressourcen während der System-Boot-Code-Ausführung.
  • 2. Technischer Hintergrund
  • Derzeitige Computersysteme weisen typischerweise eine Mikroprozessor, einen Systemspeicher und mehrere Peripheriespeicher auf, wie z. B. Video-Graphik-Adapter, Netwerk-Controller, Modems, Game-Controller und Controller für serielle Kommunikation. Die Speicher- und Peripherieeinrichtungen sind typischerweise durch einen oder mehr System-Busse mit dem Mikroprozessor verbunden. Bei Personal Computern (PCs) werden diese Busse mittels einer Brücken-Logik gesteuert, die typischerweise in zwei distinkte integrierte Schaltungen (ICs) unterteilt ist: den System-Controller und den Peripherie-Bus-Controller. Der System-Controller, der bei PC-Systemen allgemeinhin als Southbridge bezeichnet wird, enthält Einrichtungen wie die Industry-Standard-Architecture-(ISA-)Brücke, einen Controller für fortgeschrittene IC-Elektronik (Enhanced Integrated Device Electronics EIDE) und einen Universal-Serial-Bus(USB-)Controller.
  • Während der Hochfahr-Sequenz oder nach einem System-Rücksetzen muss der Mikroprozessor einen Initialisierungs-Code ausführen, der typischerweise in einem externen Nurlesespeicher (ROM) gespeichert wird. Dieser Code wird als Basic-Input- und Output-System-(BIOS-)Code bezeichnet. Der BIOS ist verantwortlich für die System-Ebenen-Operationen wie das Initiali sieren und Testen der System-Hardware. Der BIOS ist ferner verantwortlich für das Laden und Betreiben der System-Software in einer Bootstrap-Routine. Zusätzlich handhabt der BIOS die System-Vorgabe- oder Setup-Hardware-Bedingungen und hilft der System-Software während des normalen Betriebs durch die Verwendung von BIOS-Laufzeit-Servicevorgänge die System-Ressourcen zu handhaben.
  • Ein bei derzeitigen Computersystemen auftretendes Problem besteht darin, dass vor der POST-Routine, die den Haupt-Systemspeicher initialisiert und testet, der Mikroprozessor relativ wenige Register für die Verwendung als Stapel- oder Scratchpad-Speicher hat. Da die Computersysteme weiterhin an Komplexität zunehmen, wird aufgrund dieses Mangels an Speicherplatz das Schreiben des BIOS-Codes schwieriger, da der BIOS-Code mehr leisten muss. Somit ist es wünschenswert, während der Ausführung des POST Zugriff auf einen gewissen Speicherraum zu haben.
  • OFFENBARUNG DER ERFINDUNG
  • Die oben angeführten Probleme können in großem Ausmaß durch ein Computersystem gelöst werden, das einen Speicherzugriffs-Controller zur Verwendung nicht zum System gehöriger Speicherablage-Ressourcen während der System Boot-Zeit aufweist.
  • Gemäß einer Ausführungsform weist das Computersystem einen Mikroprozessor auf, der durch einen System-Controller wie etwa einen Northbridge mit einem Systemspeicher verbunden ist. Mit dem System-Controller kann durch einen ersten Peripherie-Bus ein Peripheriebus-Controller wie etwa ein Southbridge verbunden sein. Eine oder mehrere Peripherieeinrichtungen können durch den ersten Peripherie-Bus mit dem System-Controller verbunden sein. Zusätzlich können eine oder mehrere Peripherieeinrichtungen durch einen zweiten Peripherie-Bus mit dem Peripheriebus-Controller verbunden sein. Eine Speicher-Bus-Einheit zum Speichern des Boot-Code, wie z. B. ein BIOS-ROM, kann durch den Peripheriebus-Controller betriebsmäßig mit dem Mikroprozessor verbunden sein, um den Boot-Code zu speichern, damit das System die Initialisierungsvorgänge durchführen kann. Das Computersystem enthält einen Speicherzugriffs-Controller zum Steuern der Zugriffe auf einen mit einem der Peripherieeinrichtungen verbundenen Puffer-Speicher während der System-Initialisierung, damit der Puffer-Speicher vorteilhafterweise als Stapel- oder Scratchpad-Direktzugriffsspeicher (RAM) verwendet werden kann.
  • Bei einer bestimmten Implementierung kann ein mit einem Lokalbereichsnetzwerk-(LAN-)Controller verbundener Puffer-Speicher, der in einer First-in/first-out-Anordnung konfiguriert ist, vorteilhafterweise während der System-Initialisierung als Stapel- oder Scratchpad-RAM verwendet werden.
  • Bei weiteren Ausführungsformen kann der mit anderen Peripherieeinrichtungen verbundene Pufferspeicher während der System-Initialisierung verwendet werden. Beispielsweise kann bei einer Ausführungsform eine Speichereinrichtung wie z. B. ein Cache-Speicher als Stapel- oder Scratchpad-RAM konfiguriert und verwendet werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Aufgaben und Vorteile der Erfindung werden in Kenntnis der folgenden detaillierten Beschreibung und anhand der zugehörigen Zeichnungen ersichtlich:
  • 1 zeigt ein Blockschaltbild einer Ausführungsform eines Computersystems.
  • 2 zeigt ein Blockschaltbild einer Ausführungsform eines Southbridge gemäß 1.
  • 3 zeigt ein Blockschaltbild einer Ausführungsform eines integrierten LAN-Controllers gemäß 2.
  • 4 zeigt ein Blockschaltbild einer alternativen Ausführungsform eines Computersystems gemäß 1.
  • Obwohl die Erfindung in Form zahlreicher Modifikationen und alternativer Ausführungsformen ausgebildet sein kann, sind spezielle Ausführungsformen der Erfindung in den Zeichnungen gezeigt und werden hier detailliert beschrieben. Es versteht sich jedoch, dass die Zeichnungen und die zugehörige detaillierte Beschreibung nicht im Sinne einer Beschränkung der Erfindung auf die bestimmte offenbarte Ausführungsform vorgesehen sind, sondern dass die Erfindung im Gegenteil sämtliche Modifikationen, Äquivalente und Alternativen umfasst, die unter den Umfang der vorliegenden Erfindung gemäß der Definition in den angefügten Ansprüchen fallen.
  • ART(EN) ZUR AUSFÜHRUNG DER ERFINDUNG
  • Die nun zu erläuternde 1 zeigt ein Schaubild einer Ausführungsform eines Computersystems 50. Das Computersystem enthält einen Mikroprozessor 100, der durch einen System-Bus 102 mit einem System-Controller oder Northbridge 104 verbunden ist. Der Northbridge 104 enthält einen Speicher-Controller 114, der mit dem System-Speicher 108 durch einen Speicher-Bus 106 verbunden ist. Der Northbridge 104 enthält ferner eine AGP-Einheit 118, die durch einen AGP-Bus 110 mit einem Graphik-Adapter 112 verbunden ist. Der Northbridge 104 bildet ferner durch einen PCI-Bus-Controller 120 ein Interface und eine Steuerung für einen PCI-Bus 130.
  • Der Mikroprozessor 100 kann beispielweise als x86-Mikroprozessor wie etwa ein PentiumTM- oder AthlonTM-Mikroprozessor vorgesehen sein. Es versteht sich jedoch, dass bei einem System gemäß der Erfindung auch andere Typen von Mikroprozessoren verwendet werden kann.
  • Ein Peripheriebus-Controller oder Southbridge 140 ist durch den PCI-Bus 130 mit dem Northbridge 104 verbunden. Der Southbridge 140 ist ferner durch einen ISA-Bus 144 mit verschiedenen Peripherieeinrichtungen 148 verbunden.
  • Wenn die System-Energie zugeführt wird oder das System rückgesetzt wird, führt der Mikroprozessor 100 den Initialisierungs-Code aus, der in dem BIOS-ROM 146 gespeichert ist. Wenn der Mikroprozessor 100 die Initialisierung oder den POST-Code ausführt, steht der System-Speicher 108 dem Mikroprozessor 100 noch nicht zur Verfügung. Wie noch erläutert wird, hat während des Ausführens des POST-Codes der Mikroprozessor 100 Zugriff auf einen Puffer-Speicher, der während der POST-Code-Ausführung mit einer Peripherieeinrichtung verbunden ist.
  • In 2 ist eine Ausführungsform des Southbridge 140 gezeigt. Der Southbridfge 140 kann zahlreiche IC-Einrichtungen enthalten, darunter eine mit dem PCI-Bus 130 verbundene PCI-zu-ISA-Brücke 154, die eine Brücken-Logik zum Synchronisieren der Zeitsteuerung zwischen dem PCI-Bus 130 und einem ISA-Bus 144 enthält, und ein ISA-Bus-Controller, der mit dem ISA-Bus 144 verbunden ist und diesen steuert. Der Southbridge enthält ferner weitere Controller für den PCI-Bus 130 wie z. B. einen USB-Controller 156, einen EIDE-Controller 158 und einen LAN-Controller 170.
  • Der LAN-Controller 170 weist einen Puffer-Speicher (z. B. einen Puffer-Speicher 200) auf. Wenn sich das System im normalen Betriebszustand befindet, wird der Puffer-Speicher 200 von dem LAN-Controller 170 verwendet, um Daten zwischen dem Computer-System, 50 und einer Netzwerk-Einrichtung 171 zu puffern, die mit dem LAN-Controller 170 verbunden ist. Im normalen Betriebszustand ist der Puffer-Speicher als FIFO-Speicher konfiguriert. Während der POST-Code-Ausführung arbeitet das Computersystem 50 in einem Initialisierungs-Modus, und der Mikroprozessor 100 verwendet den Puffer-Speicher 200 als Stapel- oder Scratchpad-RAM.
  • Der POST-Code kann Lade- und Speicher-Instruktionen enthalten, die Stellen in dem Puffer-Speicher 200 spezifizieren. Wie noch beschrieben wird, wird, ist während der POST-Code-Ausführung eine Konfigurations-Speichereinheit 180 zum Betrieb im Initialisierungs-Modus konfiguriert. Ein Speicherzugriffs-Controller 140 ermöglicht den Zugriff auf eine spezifizierte Adresse in dem Puffer-Speicher 200 als Reaktion auf vom Mikroprozessor 100 ausgeführte Initialisierungs-Instruktionen.
  • Wenn der Mikroprozessor 100 das Ausführen des POST-Codes beendet, führt der Mikroprozessor 100 Instruktionen wie z. B. Lade- und Speicher-Instruktionen aus, mittels derer neue Konfigurationswerte in der Konfigurations-Speichereinheit 180 einer Peripherieeinheit wie z. B. einem LAN-Controller 170 gespeichert werden. Die neuen Konfigurationswerte veranlassen den Speicherzugriffs-Controller 140 zum Neukonfigurieren des Puffer-Speichers (z. B. des Puffer-Speichers 200) zwecks Verwendung durch die Peripherieeinrichtung. Weitere Details zu der Neukonfiguration des Puffer-Speichers 200 werden im folgenden im Zusammenhang mit der Beschreibung von 3 aufgeführt.
  • In der nun zu erläuternden 3 ist ein Ausführungsbeispiel des integrierten LAN-Controllers 170 gemäß 2 gezeigt. Schaltungskomponenten, die den in 2 gezeigten entsprechen, sind aus Gründen der Einfachheit und Klarheit mit den gleichen Bezugszeichen versehen. Ein PCI-Bus 130 ist durch ein PCI-Interface 172 mit dem LAN-Controller 170 verbunden. Der Puffer-Speicher 200 ist sowohl mit dem PCI-Interface 172 als auch mit einem Kommunikations-Interface 174 verbunden. Intern enthält der Puffer-Speicher 200 sowohl ein Sende-FIFO 204 als auch ein Empfangs-FIFO 202. Das PCI-Interface 172 ist ferner mit einem Speicherzugriffs-Controller 140 und einer Konfigurations-Speichereinheit 180 verbunden. Der Speicherzugriffs-Controller 140 ist mit einer FIFO-Steuerung 176 und einer Puffer-Management-Einheit 178 verbunden. Der Betrieb des Puffer-Speichers 200 wird durch die Kombination der Konfigurations-Speichereinheit 180, der FIFO-Steuerung 176 und der Puffer-Management-Einheit 178 gesteuert.
  • Die Konfigurations-Speichereinheit 180 enthält Pufferkonfigurations-Information, die von dem Speicherzugriffs-Controller 140 und der FIFO-Steuereinheit 176 verwendet wird, um festzustellen, ob der Puffer-Speicher 200 als RAM- oder FIFO-Speicher arbeitet. Bei Konfigurations-Speichereinheit 180 handelt es sich um eine adressierbare Speicherstelle. Gemäß einer Ausführungsform kann die Konfigurations-Speichereinheit 180 ein adressierbares Register sein. Beim Rücksetzen enthält die Konfigurations-Speichereinheit 180 Vorgabe-Werte, die während der gesamten Initialisierungs-Betriebsart aufrechterhalten werden. Diese Vorgabewerte veranlassen die Steuerlogik dazu, den Puffer-Speicher 200 als RAM mit bestimmten Adressen zu konfigurieren, auf die vom Mikroprozessor 100 durch Software zugegriffen werden kann. Bei einer Ausführungsform werden die Speicherstellen des Puffer-Speichers 200 bestimmten Adressen zugeordnet, die in dem Systemspeicher-Adressraum abgebildet sind. Folglich wird, wenn der Mikroprozessor 100 eine Instruktion ausführt, die in einem Lese-Zyklus oder Schreib-Zyklus für eine bestimmte Adresse resultiert, der Lese- oder Schreib-Zyklus mittels des Systemspeicher-Controllers 114 von 1 auf dem PCI-Bus 130 konvertiert. Der Speicheradress-Controller 190 gemäß 3 reagiert auf die spezifische Adresse, die der spezifischen Position in dem Puffer-Speicher 200 entspricht, indem er die Adresse verriegelt und das Ausführen des Lese- oder Schreib-Zyklus in dem Puffer-Speicher 200 ermöglicht.
  • Nach Abschluss des POST-Codes steht der Systemspeicher 108 gemäß 1 zur Benutzung bereit. Der BIOS enthält Instruktionen, die, wenn sie vom Mikroprozessor 100 ausgeführt werden, den Puffer-Speicher 200 zur Verwendung als FIFO-Speicher neukonfigurieren. Der Mikroprozessor 100 gibt Befehle wie Lade- und Speicher-Instruktionen aus, mit denen ein neuer Wert in der Konfigurations-Speichereinheit 180 gespeichert wird. Die neuen Konfigurationswerte bewirken, dass die Steuer-Logik den Puffer-Speicher 200 in das Sende-FIFO 204 und das Empfangs-FIFO 202 neukonfiguriert, um von dem LAN-Controller 170 während der normalen Betriebsart verwendet zu werden.
  • Bei weiteren Ausführungsformen kann ein Speicher, der mit alternativen Peripherieeinrichtungen verbunden ist, wie oben beschrieben an ein Speicherzugriffs-Controller angeschlossen werden, wobei während des Initialisierungs-Modus auf bestimmte Stellen in dem Puffer-Speicher zugegriffen werden kann.
  • Die nun zu erläuternde 4 zeigt eine alternative Ausführungsform des Computersystems 50, bei dem eine Peripherie-Steuereinrichtung wie z. B. ein Disketten-Controller 132 einen Puffer-Speicher (z. B. den Puffer-Speicher 250) aufweist. Der Disketten-Controller 132 ist durch eine Bus-Brücke 104 und einen Peripherie-Bus 160 mit dem Mikroprozessor 100 verbunden. Mitz dem Disketten-Controller 132 ist ein Diskettenlaufwerk 133 verbunden. Ein Speicherzugriffs-Controller 190 ist durch einen Peripherie-Bus 160 mit dem Mikroprozessor 100 verbunden. Mit dem Speicherzugriffs-Controller 190 ist eine Konfigurations-Speichereinheit 185 verbunden.
  • Während der normalen Betriebsart wird der Operations-Pufferspeicher 250 verwendet, um Daten zwischen der Bus-Brücke 104 und dem Diskettenlaufwerk 133 zu puffern. Während einer Initialisierungs-Betriebsart wird der Puffer-Speicher von dem Mikroprozessor 100 als Stapel- oder Scratchpad-RAM verwendet.
  • Fachleuten auf dem Gebiet werden in Kenntnis der vorstehenden Offenbarung zahlreiche Variationen und Modifikationen ersichtlich sein. Die folgenden Ansprüche sind dahingehend zu interpretieren, dass sie sämtliche dieser Variationen und Modifikationen umfassen.
  • INDUSTRIELLE ANWENDBARKEIT
  • Die Erfindung ist für Computersysteme verwendbar.

Claims (10)

  1. Computersystem (50) mit: einem Mikroprozessor (100); einer mit dem Mikroprozessor (100) verbundenen ersten Speichereinheit (146) zum Speichern eines Boot-Code, wobei der Mikroprozessor (100) derart konfiguriert ist, dass er den Boot-Code während einer Initialisierungs-Betriebsart ausführt; einer zweiten Speichereinheit (200) zum Puffern mit einer Peripherieeinrichtung (170) zusammenhängender Daten während einer normalen Betriebsart; einer Konfigurations-Speichereinheit (180) zum Speichern von Konfigurations-Steuerinformation, welche die Initialisierungs-Betriebsart angibt; und einem mit der zweiten Speichereinheit (200) und der Konfigurations-Speichereinheit (180) verbundenen Speicherzugriffs-Controller (140), wobei während der Initialisierungs-Betriebsart der Speicherzugriffs-Controller (140) derart konfiguriert ist, dass er auf vom Mikroprozessor (100) ausgeführte Instruktionen hin Zugriffe auf gewählte Stellen in der zweiten Speichereinheit (200) steuert.
  2. System nach Anspruch 1, bei dem die Instruktionen die gewählten Stellen in der zweiten Speichereinheit (200) spezifizieren.
  3. System nach Anspruch 2, bei dem die gewählten Stellen während der Initialisierungs-Betriebsart in einem zum Zugriff durch Software geeig neten Speicheradressraum des Computersystems (50) abgebildet werden.
  4. System nach Anspruch 3, bei dem die gewählten Stellen während der normalen Betriebsart nicht in einem zum Zugriff durch Software geeigneten Speicheradressraum liegen.
  5. System nach einem der Ansprüche 1 bis 4, bei dem die erste Speichereinheit (146) ein BIOS-Nurlesespeicher (ROM) ist.
  6. System nach Anspruch 2, 3 oder 4, bei dem die zweite Speichereinheit (200) während der normalen Betriebsart als FIFO-Puffer arbeitet.
  7. System nach Anspruch 2, 3 oder 4, bei dem die zweite Speichereinheit (200) während der Initialisierungs-Betriebsart als Allzweck-RAM arbeitet.
  8. System nach Anspruch 7, bei dem die zweite Speichereinheit (200) während der Initialisierungs-Betriebsart in den System-Speicheradressraum abgebildet wird.
  9. System nach Anspruch 8, bei dem auf die Abbildung der zweiten Speichereinheit (200) während der Initialisierungs-Betriebsart mittels Software-Ausführung durch den Mikroprozessor (100) direkt zugegriffen werden kann.
  10. Verfahren zum Betreiben eines Computersystems (50), mit folgenden Schritten: Ausführen eines in einem ersten Speicher (146) gespeicherten Boot-Codes während der Initialisierungs-Betriebsart; Zugreifen auf spezifizierte Stellen in dem zweiten Speicher (200) während der Initialisierungs-Betriebsart; Setzen von Konfigurations-Information, die den Abschluss der Initialisierungs-Betriebsart anzeigt, in einer Konfigurations-Speichereinheit (180); und Verwenden des zweiten Speichers (200) als mit einer Peripherieeinrichtung verbundener Puffer-Speicher auf das Setzen der Konfigurations-Information hin.
DE60100993T 2000-02-10 2001-01-02 Rechnersystem mit einer speicherzugriffssteuerung zum gebrauch von non-system speicheraufschlagmitteln während systemurladungszeit Expired - Fee Related DE60100993T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/501,888 US6195749B1 (en) 2000-02-10 2000-02-10 Computer system including a memory access controller for using non-system memory storage resources during system boot time
US501888 2000-02-10
PCT/US2001/000076 WO2001059565A2 (en) 2000-02-10 2001-01-02 Computer system including a memory access controller for using non-system memory storage resources during system boot time

Publications (2)

Publication Number Publication Date
DE60100993D1 DE60100993D1 (de) 2003-11-20
DE60100993T2 true DE60100993T2 (de) 2004-07-22

Family

ID=23995427

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60100993T Expired - Fee Related DE60100993T2 (de) 2000-02-10 2001-01-02 Rechnersystem mit einer speicherzugriffssteuerung zum gebrauch von non-system speicheraufschlagmitteln während systemurladungszeit

Country Status (8)

Country Link
US (1) US6195749B1 (de)
EP (1) EP1256055B1 (de)
JP (1) JP2003523013A (de)
KR (1) KR100764922B1 (de)
CN (1) CN1208718C (de)
DE (1) DE60100993T2 (de)
TW (1) TW514829B (de)
WO (1) WO2001059565A2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2379538B (en) * 2000-06-23 2005-01-12 Intel Corp Non-volatile cache
US20020112070A1 (en) * 2000-12-08 2002-08-15 The Boeing Company Network controller for digitally controlling remote devices via a common bus
US6862641B1 (en) * 2001-05-10 2005-03-01 Advanced Micro Devices, Inc. Interruptable and re-enterable system management mode programming code
US6938153B2 (en) * 2001-06-26 2005-08-30 Intel Corporation Method and system for using internal FIFO RAM to improve system boot times
US7013384B2 (en) * 2002-01-15 2006-03-14 Lenovo (Singapore) Pte. Ltd. Computer system with selectively available immutable boot block code
US7082525B2 (en) * 2002-10-02 2006-07-25 Sandisk Corporation Booting from non-linear memory
US7254676B2 (en) * 2002-11-15 2007-08-07 Intel Corporation Processor cache memory as RAM for execution of boot code
US20040103272A1 (en) * 2002-11-27 2004-05-27 Zimmer Vincent J. Using a processor cache as RAM during platform initialization
US20040122973A1 (en) * 2002-12-19 2004-06-24 Advanced Micro Devices, Inc. System and method for programming hyper transport routing tables on multiprocessor systems
JP4474574B2 (ja) * 2003-03-13 2010-06-09 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ
US8805981B2 (en) * 2003-03-25 2014-08-12 Advanced Micro Devices, Inc. Computing system fabric and routing configuration and description
US8041915B1 (en) 2003-06-11 2011-10-18 Globalfoundries Inc. Faster memory access in non-unified memory access systems
US8856401B2 (en) * 2003-11-25 2014-10-07 Lsi Corporation Universal controller for peripheral devices in a computing system
US7519802B2 (en) * 2004-05-05 2009-04-14 Hewlett-Packard Development Company, L.P. System and method for configuring a computer system
KR100777446B1 (ko) 2005-05-25 2007-11-21 삼성전자주식회사 전자장치 및 그 부팅방법
US20070156949A1 (en) * 2005-12-30 2007-07-05 Rudelic John C Method and apparatus for single chip system boot
US7987348B2 (en) * 2007-03-30 2011-07-26 Intel Corporation Instant on video
US8726364B2 (en) * 2008-06-30 2014-05-13 Intel Corporation Authentication and access protection of computer boot modules in run-time environments
US20110131381A1 (en) * 2009-11-27 2011-06-02 Advanced Micro Devices, Inc. Cache scratch-pad and method therefor
FR2977690B1 (fr) * 2011-07-04 2013-08-02 St Microelectronics Rousset Procede d'initialisation de registres d'organes peripheriques dans un microcontroleur
US9046915B2 (en) 2012-02-27 2015-06-02 Advanced Micro Devices, Inc. Circuit and method for initializing a computer system
US9230081B2 (en) 2013-03-05 2016-01-05 Intel Corporation User authorization and presence detection in isolation from interference from and control by host central processing unit and operating system
US9705869B2 (en) 2013-06-27 2017-07-11 Intel Corporation Continuous multi-factor authentication
US9477409B2 (en) * 2014-06-27 2016-10-25 Intel Corporation Accelerating boot time zeroing of memory based on non-volatile memory (NVM) technology
US10055236B2 (en) * 2015-07-02 2018-08-21 Sandisk Technologies Llc Runtime data storage and/or retrieval
US10073964B2 (en) 2015-09-25 2018-09-11 Intel Corporation Secure authentication protocol systems and methods
CN109683983B (zh) * 2018-12-11 2021-09-24 海信视像科技股份有限公司 一种镜像文件的生成及加载方法、设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4118773A (en) 1977-04-01 1978-10-03 Honeywell Information Systems Inc. Microprogram memory bank addressing system
US4503491A (en) 1981-06-29 1985-03-05 Matsushita Electric Industrial Co., Ltd. Computer with expanded addressing capability
JPS60157646A (ja) 1984-01-27 1985-08-17 Mitsubishi Electric Corp メモリバンク切換装置
JPS61288253A (ja) * 1985-06-15 1986-12-18 Oki Electric Ind Co Ltd デ−タ転送回路
JPH01224853A (ja) * 1988-03-03 1989-09-07 Nec Corp メモリ制御装置
US5065343A (en) * 1988-03-31 1991-11-12 Yokogawa Electric Corporation Graphic display system for process control using a plurality of displays connected to a common processor and using an fifo buffer
JPH0246490A (ja) 1988-08-06 1990-02-15 Mitsubishi Electric Corp メモリ回路
JPH0320834A (ja) * 1989-06-19 1991-01-29 Oki Electric Ind Co Ltd 情報処理装置の初期診断方法
US5005157A (en) 1989-11-13 1991-04-02 Chips & Technologies, Inc. Apparatus for selectively providing RAS signals or RAS timing and coded RAS address signals
US5187792A (en) * 1990-05-09 1993-02-16 International Business Machines Corporation Method and apparatus for selectively reclaiming a portion of RAM in a personal computer system
US5307497A (en) 1990-06-25 1994-04-26 International Business Machines Corp. Disk operating system loadable from read only memory using installable file system interface
US5245572A (en) 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
JP3670041B2 (ja) 1993-12-10 2005-07-13 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 不揮発性メモリチップイネーブル符号化方法、コンピュータシステム、およびメモリコントローラ
US5859987A (en) * 1995-09-29 1999-01-12 Intel Corporation Method and apparatus for providing multiple configuration reset modes for an intelligent bridge
US5835760A (en) * 1995-10-13 1998-11-10 Texas Instruments Incorporated Method and arrangement for providing BIOS to a host computer

Also Published As

Publication number Publication date
TW514829B (en) 2002-12-21
EP1256055B1 (de) 2003-10-15
KR100764922B1 (ko) 2007-10-09
WO2001059565A2 (en) 2001-08-16
JP2003523013A (ja) 2003-07-29
US6195749B1 (en) 2001-02-27
CN1208718C (zh) 2005-06-29
WO2001059565A3 (en) 2002-02-07
DE60100993D1 (de) 2003-11-20
KR20030014353A (ko) 2003-02-17
EP1256055A2 (de) 2002-11-13
CN1398372A (zh) 2003-02-19

Similar Documents

Publication Publication Date Title
DE60100993T2 (de) Rechnersystem mit einer speicherzugriffssteuerung zum gebrauch von non-system speicheraufschlagmitteln während systemurladungszeit
DE19747396C2 (de) Verfahren und Anordnung zur Schaffung einer Ferndiagnose für ein elektronisches System über ein Netz
DE19833208C1 (de) Integrierte Schaltung mit einer Selbsttesteinrichtung zur Durchführung eines Selbsttests der integrierten Schaltung
DE10393679B9 (de) Prozessor, der einen Übergang zwischen einem virtuellen Maschinen Betriebsmodus (VM) und einem virtuellen Maschinen Monitor Betriebsmodus (VMM) unterstützt
DE102006024655B4 (de) Speicherkarte und Speichersteuereinheit
DE102004057756B4 (de) USB-Steuerungseinrichtung mit OTG-Steuerungseinheit
DE10162507A1 (de) Überwachungsschaltung
WO2004049159A2 (de) Einrichtung und verfahren zur analyse von eingebetteten systemen
DE112005003216T5 (de) System und Verfahren für Steuerregister, auf die über private Rechenoperationen zugegriffen wird
DE10213860B4 (de) Programmierbare Steuerung
DE112019000460T5 (de) Adapter für direkten speicherzugriff
DE3700800C2 (de) Einrichtung zur Erzeugung eines Unterbrechungspunktes in einem Mikroprozessor
DE102006026474A1 (de) System und Verfahren für das automatische Optimieren von erhältlichen virtuellem Speicher
EP1716490A2 (de) Einrichtung und verfahren zur analyse von eingebetteten systemen für sicherheitskritische rechnersysteme in kraftfahrzeugen
DE10202758A1 (de) DMA-Controller sowie Verfahren und Computersystem mit einem solchen
DE102010028227A1 (de) Coprozessor mit Ablaufsteuerung
DE3241357A1 (de) Vorrichtung zur mikrobefehls-bereitstellung fuer mindestens zwei unabhaengig arbeitende funktionseinheiten in einem integrierten, mikroprogrammierten elektronischen baustein und verfahren zu ihrem betrieb
DE10306285A1 (de) Mikrocomputersystem
DE10058464B4 (de) Mustererzeugungsverfahren, dieses verwendender Mustergenerator, und diesen Mustergenerator verwendendes Speichertestgerät
DE3235264C2 (de)
DE102021101458A1 (de) Master- und Slave-Prozessoren zum Konfigurieren von Subsystemen
DE102004043063B4 (de) Verfahren zum Betreiben eines Halbleiter-Bauelements mit einem Test-Modul
WO2012007295A1 (de) Verfahren und vorrichtung zum prüfen eines hauptspeichers eines prozessors
DE69938017T2 (de) Datenprozessor mit robuster Unterbrechungsverzweigung und Betriebsverfahren dazu
DE102016007374B4 (de) Numerische Steuerung und numerisches Steuersystem, in dem die Steuerung über ein Netzwerk verbunden ist

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee