DE10306285A1

DE10306285A1 - Mikrocomputersystem

Info

Publication number: DE10306285A1
Application number: DE10306285A
Authority: DE
Inventors: Shohei Moriwaki; Yoshifumi Azekawa; Osamu Chiba
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-04-18
Filing date: 2003-02-14
Publication date: 2003-11-13
Also published as: TW591914B; JP2003308288A; CN1452355A; US20030200374A1; KR20030083572A; TW200306095A

Abstract

Eine MDIO-Schnittstelle (32) überträgt und empfängt Daten an und von einer Host-Einrichtung (1) durch einen oberen seriellen Bus (2). Eine MDIO-Schnittstelle (40) überträgt und empfängt Daten von und an eine Klient-Einrichtung (5, 6, 7) durch einen unteren seriellen Bus (4). Eine CPU (30) steuert die MDIO-Schnittstelle (32) und die MDIO-Schnittstelle (40) und steuert die Datenübertragung zwischen der Host-Einrichtung (1) und der Klient-Einrichtung (5, 6, 7). Daher ist es möglich, daß die CPU (30) die Klient-Einrichtung (5, 6, 7) steuert, die mit dem unteren seriellen Bus (4) verbunden ist.

Description

Die vorliegende Erfindung bezieht sich auf ein Mikrocomputersystem das in einem Netzwerk wie Ethernet (R) verwendet wird, und insbesondere auf ein Mikrocomputersystem zum Steuern des Datenzugriffes in einem Netzwerk, während ein serieller Bus, der eine Host-Einrichtung/Hauptrechner mit einer Klient- Einrichtung/Kundeneinrichtung verbindet, in einen oberen seriellen Bus und einen unteren seriellen Bus unterteilt ist.
In vergangenen Jahren sind verschiedene Arten von Systemen zum Lesen und Ausgeben von Daten von einer Klient-Einrichtung als Reaktion auf eine Anforderung von einer Host-Einrichtung entwickelt worden, wie sie durch ein System beispielhafterweise dargestellt wird, das eine MDIO-(mediumabhängige Eingabe/Ausgabe)Schnittstelle, die in dem Ethernet (R) benutzt wird, verwendet.
Fig. 1 ist ein Blockschaltbild, das ein Beispiel eines herkömmlichen Netzwerksystemes zeigt, das dem Ethernet (R) entspricht. Diese Netzwerksystem enthält einen MAC (Übertragungsmittelzugriff/Übertragungsmediumzugriffssteuerung) 101, die als eine Host-Einrichtung dient, und eine PMA (physische Mediumanbringung/-zugriff) 105, eine PCS (physische Codeunterschicht) 106 und eine XGXS (10(X)G extension Unterschicht) 107, die mit dem MAC 101 durch einen seriellen Bus 104 verbunden sind. Da diese Einrichtungen gut bekannt sind als jene, die einen Sender/Empfänger einer physischen Schicht für das Ethernet (R) darstellen, werden sie hier nicht im einzelnen beschrieben.
Fig. 2 ist eine Ansicht zum Beschreiben einer Datenübertragung zwischen dem MAC 101, dem PMA 105, der PCS 106 oder XGXS 107. Der MAC 101 ist mit dem PMA 105, der PCS 106 und der XGXS 107 (die im folgenden auch gemeinsam als "Klient-Einrichtungen" bezeichnet werden) verbunden, von denen jede davon eine darauf angebrachte MDIO Schnittstelle aufweist, wobei die Verbindung durch den seriellen Bus 104 geschieht. Einer Gruppe dieser Einrichtungen werden die gleiche Portadresse zugeordnet, und den entsprechenden Klient-Einrichtungen werden verschiedene Einrichtungsadressen zugeordnet.
Der MAC 101 überträgt eine Portadresse 202 und eine Einrichtungsadresse 203, wodurch ein Register ausgewählt wird, das in dem PMA 105 der PCS 106 oder der XGXS 107 enthalten ist, so daß auf das gewünschte Register zugegriffen werden kann.
Wenn der MAC 101 Daten von einer Klient-Einrichtung liest, überträgt der MAC 101 einen Befehlscode 201, der Datenlesen bezeichnet, die Portadresse 202 und die Einrichtungsadresse 203 an die Klient-Einrichtung. Die Klient-Einrichtung bezieht sich auf die Portadresse 202 und bestimmt, ob der Befehl für einen Zugriff auf die Klient-Einrichtung selbst anzeigt. Wenn der Befehl einen Zugriff auf die Klient-Einrichtung selbst anzeigt, bezieht sich die Klient-Einrichtung auf die Einrichtungsadresse 203, liest Daten 205 aus dem Register der Klient- Einrichtung entsprechend der Einrichtungsadresse 203 und überträgt Daten 205 an den MAC 101. Der MAC 101 muß die Daten 205 gewinnen, bevor die Ausführungszeit 204 nach der Übertragung der Einrichtungsadresse 203 abgelaufen ist. Diese Ausführungszeit 204 ist normalerweise auf zwei Zyklen bestimmt. Wenn ein Takt von zwei MHz verwendet wird, sollte das System Daten 205 an den MAC 101 innerhalb einer µs zurücksenden.
Wenn der MAC 101 Daten in ein Register einer Klient- Einrichtung schreiben soll, überträgt der MAC 101 sequentiell den Befehlscode 201, der das Datenschreiben bezeichnet, die Portadresse 202, die Einrichtungsadresse 203 und die Daten 205 an die Klient-Einrichtung, und die Klient-Einrichtung, die der Portadresse 202 entspricht, schreibt Daten 205 in ein Register entsprechend der Einrichtungsadresse 203.
Wie oben beschrieben wurde, muß die Klient-Einrichtung die Daten 205 zu dem MAC innerhalb einer Ausführungszeit 204 zurücksenden, nachdem der MAC 101 die Einrichtungsadresse 203 überträgt. Wenn jedoch ein Mikrocomputer in dem System Daten von dem Register liest und die Daten zu dem MAC 101 überträgt, nachdem er die Einrichtungsadresse 203 empfängt, überschreitet die Zeit zum Ausführen der Form die Ausführungszeit 204. Aufgrund dieser Tatsache ist es nachteilhafterweise notwendig, eine spezielle Hardware zum Realisieren zu verwenden.
Weiterhin kann nur eine Einrichtung ungleich dem PMA 105, der PCM 106 und der XGXS 107 mit dem seriellen Bus 104 verbunden werden, da nur Werte 0 bis 3 als Einrichtungsadresse 203 für das Ethernet (R) zugeordnet werden können, was einen Nachteil bezüglich des Fehlens der Ausdehnung anzeigt.
Weiterhin ist es zum Realisieren eines zehn Gigabit Ethernet (R) notwendig, optische Kommunikation zu benutzen, die einen Halbleiterlaser oder ähnliches verwendet. Zum Steuern dieser optischen Kommunikation ist ein Mikrocomputer, der periphere Einrichtungen wie einen A/D-(analog/digital-)Wandler und einen D/A-(digital/analog-)Wandler steuert, notwendig. Wie oben jedoch angegeben wurde, kann der Mikrocomputer nicht den PMA 105 die PCS 106 und die XGXS 107 steuern, was in dem Resultat mündet, daß es nachteilhafterweise schwierig ist, diese Einrichtungen in einer Einrichtung aufzunehmen, die den Mikrocomputer enthält.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Mikrocomputersystem vorzusehen, daß eine Klient-Einrichtung steuern kann, das eine gewünschte Zahl von Einrichtungen mit einem seriellen Bus verbinden kann und bei dem ein Mikrocomputer und eine Mehrzahl von Klient-Einrichtungen auf einem Chip möglich sind.
Diese Aufgabe wird gelöst durch ein Mikrocomputersystem nach Anspruch 1.
Das in einem Netzwerk zum Übertragen von Daten entsprechend einer Anforderung von einer Host-Einrichtung innerhalb einer vorbestimmten Zeit als Reaktion auf die Anforderungen verwendete Mikrocomputersystem enthält: eine erste Schnittstelle, die Daten zu der Host-Einrichtung durch einen oberen Hus überträgt und Daten von der Host-Einrichtung durch den oberen Bus empfängt; eine zweite Schnittstelle, die Daten zu einer Klient-Einrichtung durch einen unteren Bus überträgt und Daten von der Klient-Einrichtung durch den unteren Bus empfängt, wobei sich der untere Bus physikalisch von dem oberen Bus unterscheidet; und einen Prozessor, der die erste Schnittstelle und die zweite Schnittstelle steuert und ebenfalls eine Datenübertragung zwischen der Host-Einrichtung und der Klient- Einrichtung steuert.
Da der Prozessor die erste und die zweite Schnittstelle steuert und dadurch die Datenübertragung zwischen der Host- Einrichtung und der Klient-Einrichtung steuert, kann der Prozessor die mit dem unteren Bus verbundene Klient-Einrichtung steuern.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 ein Blockschaltbild, das ein Beispiel eines Netzwerksystemes zeigt, das dem Ethernet (R) entspricht;
Fig. 2 eine Ansicht zum Beschreiben der Datenübertragung zwischen einem MAC 101 und einem PMA 105, einer PCS 106 oder einer XGXS 107;
Fig. 3 ein Blockschaltbild, das den schematischen Aufbau eines Netzwerksystemes zeigt, das ein Mikrocomputersystem gemäß einer ersten Ausführungsform der vorliegenden Erfindung enthält;
Fig. 4 ein Blockschaltbild, das den schematischen Aufbau eines Mikrocomputersystemes gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 5 eine Ansicht zum Beschreiben des Betriebes einer MDIO- Schnittstelle 32;
Fig. 6 ein Blockschaltbild, das den schematischen Aufbau eines Netzwerksystemes zeigt, das ein Mikrocomputersystem gemäß einer zweiten Ausführungsform der vorliegenden Erfindung enthält.

Erste Ausführungsform

Fig. 3 ist ein Blockschaltbild, das den schematischen Aufbau eines Netzwerkesystemes zeigt, das ein Mikrocomputersystem gemäß der ersten Ausführungsform der vorliegenden Erfindung enthält. Dieses Netzwerksystem enthält einen MAC 1, ein Mikrocomputersystem 3, das mit dem MAC 1 durch einen oberen seriellen Bus 2 wie ein MDIO verbunden ist, und einen PMA 5, eine PCS 6 und eine XGXS 7; die mit dem Mikrocomputersystem 3 durch einen unteren seriellen Bus 4 verbunden sind.
Wenn das Mikrocomputersystem 3 den Befehlscode 201, der Datenlesen anzeigt, die Portadresse 202 und die Einrichtungsadresse 203 von dem MAC 1 durch den oberen seriellen Bus 2 empfängt, liest das Mikrocomputersystem 3 den Inhalt des Registers von einem von dem PMA 5, der PCS 6 und der XGXS 7 (wobei diese Einrichtungen gemeinsam als "Klient-Einrichtungen" im folgenden bezeichnet werden) entsprechend der Einrichtungsadresse 203 aus einem Cache-Speicher (primäres Speichermedium), der später zu beschreiben ist, mit einer hohen Rate aus und überträgt den Inhalt zu dem MAC 1.
Fig. 4 ist ein Blockschaltbild, das den schematischen Aufbau des Mikrocomputersystemes 3 gemäß der ersten Ausführungsform zeigt. Dieses Mikrocomputersystem 3 enthält eine CPU (zentrale Verarbeitungseinheit) 30, die das gesamte Mikrocomputersystem 3 steuert, einen RAM (Direktzugriffsspeicher) 31, der zum Speichern eines ausgeführten Programmes verwendet wird und als Arbeitsgebiet oder ähnliches verwendet wird, eine MDIO- Schnittstelle 32, die mit dem oberen seriellen Bus 2 verbunden ist, eine Mehrzahl von A/D-Wandlern 33, eine Mehrzahl von D/A- Wandlern 34, einen Flash-Speicher 35, einen Zeitgeber 36, einen Überwachungszeitgeber 37, eine I²C-(International Institute for Communication)Schnittstelle 38, eine SIO (serielle Eingabe/Ausgabe)Schnittstelle 39 und eine MDIO-Schnittstelle 40, die mit dem unteren seriellen Bus 4 verbunden ist. Es sei angemerkt, daß diese in dem Mikrocomputersystem 3 enthaltenen Einrichtungen durch einen internen Bus 41 verbunden sind, und eine Eingabe/Ausgabe von Daten, Steuersignalen und ähnlichem wird durchgeführt.
Wenn die MDIO-Schnittstelle 32 den Befehlscode 201, der das Datenlesen bezeichnet, und die Portadresse 202 von dem MAC 1 durch den oberen seriellen Bus 2 empfängt, liest die CPU 30 Daten aus den Registern des PMA 5, der PCS 6 und der XGXS 7 durch die MDIO-Schnittstelle 40 und speichert die Daten in einen Cache-Speicher (primäres Speichermedium), der in der MDIO- Schnittstelle 32 vorgesehen ist. Wenn die MDIO-Schnittstelle 32 die Einrichtungsadresse 302 von dem MAC 1 durch den oberen seriellen Bus 2 empfängt, liest die CPU 30 die Daten entsprechend der Einrichtungsadresse aus dem Cache-Speicher und überträgt die Daten an den MAC 1 durch die MDIO-Schnittstelle 32.
Fig. 5 ist eine Ansicht zum Beschreiben des Betriebes der MDIO-Schnittstelle 32. Die MDIO-Schnittstelle (serielle externe Schnittstelle) 32 enthält einen Cache-Speicher (primäres Speichermedium) 51, der zeitweilig die Daten speichert, die aus den Registern (sekundäre Speichermedia) 50 der Klient- Einrichtungen gelesen sind, die außerhalb des Mikrocomputersystemes 3 vorgesehen sind, und die eine hohe Zugriffsrate aufweisen.
Wenn der Befehlscode 201, der Datenlesen bezeichnet, von der MDIO-Schnittstelle 52 in dem MAC 1 empfangen wird, empfängt die MDIO-Schnittstelle 32 die Portadresse 202 den Befehlscode 201 folgend und dekodiert die Portadresse 202. Wie durch (1) von Fig. 5 bezeichnet ist, überträgt die MDIO-Schnittstelle 32 das dekodierte Resultat zu der CPU 30. Wenn das dekodierte Resultat von der MDIO-Schnittstelle 32 den Registern 50 der Klient-Einrichtungen entspricht, liest die CPU 30 Daten aller Einrichtungsadressen entsprechend der Portadresse 202 aus den Registern 50 der Klient-Einrichtungen aus und schreibt die Daten in den Cache 51 wie durch in (2) von Fig. 5 bezeichnet ist.
Wenn die Einrichtungsadresse 203 der Portadresse 202 folgend empfangen wird, dekodiert die MDIO-Schnittstelle 32 die Einrichtungsadresse 203, gibt das dekodierte Resultat an den Cache-Speicher 51 aus und ermöglicht den Cache-Speicher 51, Daten entsprechend der Einrichtungsadresse 203 auszugeben, wie durch (3) von Fig. 5 gezeigt ist. Die MDIO-Schnittstelle 32 wandelt die von dem Cache-Speicher 51 empfangenen Daten in serielle Daten um und überträgt die seriellen Daten an die MDIO- Schnittstelle 52 in dem MAC 1 durch den oberen seriellen Bus 2.
Wenn weiter der Befehlscode 201, der Datenschreiben bezeichnet, von der MDIO-Schnittstelle 52 in dem MAC 1 empfangen wird, empfängt die MDIO-Schnittstelle 32 und die dekodierte Portadresse 202 und die Einrichtungsadresse 203 den Befehlscode 201 folgend und gibt das dekodierte Resultat an die CPU 30 aus. Wenn das dekodierte Resultat, das von der MDIO- Schnittstelle 32 empfangen wird, dem Register 50 der Klient- Einrichtung enspricht, empfängt die CPU 30 Daten 205 von der MDIO-Schittstelle 32 und schreibt die Daten 205 in das Register 50 der Klient-Einrichtung entsprechend der Einrichtungsadresse 203.
Wie zu sehen ist, wenn der MAC 1 den Befehlscode 201 und Ähnliches zu der Klient-Einrichtung überträgt und der Klient- Einrichtung ermöglicht, eine Verarbeitung durchzuführen, steuert anstelle des MAC 1 das Mikrocomputersystem 3 die Klient- Einrichtung zum Durchführen der Verarbeitung und ermöglicht der CPU 30 einen Pseudozugriff auf die Klient-Einrichtung zum Zugreifen auf die Klient-Einrichtung von dem MAC 1.
Fig. 4 wird wieder beschrieben. Wenn die von der MDIO- Schnittstelle 32 empfangene Portadresse den Registern der Klient-Einrichtungen entspricht, liest die CPU 30 die Daten aus den Registern der Klient-Einrichtungen durch die MDIO- Schnittstelle 40 und schreibt die Daten in den Cache-Speicher 51 in der MDIO-Schnittstelle 32.
Die MDIO-Schnittstelle 40 unterscheidet sich von der MDIO- Schnittstelle 32 darin, daß die MDIO-Schnittstelle 40 keine Funktion des Zwischenspeicherns von Daten in dem Register der Klient-Einrichtung aufweist, sondern nur eine Funktion des Übertragens und Empfangens von Daten an und von der Klient- Einrichtung von dem unteren seriellen Bus 4, in dem MDIO benutzt wird. Wie oben bereits beschrieben wurde, ist die MDIO- Schnittstelle 40 nicht durch die Ausführungszeit 204 beschränkt, da die MDIO-Schnittstelle 52 eine Funktion des Zwischenspeicherns von Daten des Registers der Klient-Einrichtung aufweist. Folglich kann die CPU 30 Daten zu den Klient- Einrichtungen der anderen Einrichtungen übertragen und von ihnen empfangen, die mit dem unteren seriellen Bus 4 verbunden sind, mit niedriger Rate.
Wie bereits oben beschrieben wurde, da es nur erlaubt ist, wird es von 0 bis 1 als Einrichtungsadresse 203 in dem Ethernet (R) zuzuordnen, ist die MDIO-Schnittstelle 32 durch diese Vorschrift beschränkt, die MDIO-Schnittstelle 40 ist jedoch dadurch nicht beschränkt. Das heißt, die CPU 30 kann eine optionale Einrichtungsadresse der Klient-Einrichtung oder der anderen Einrichtung, die mit dem unteren seriellen Bus 4 verbunden ist, zuordnen und auf die Klient-Einrichtung oder die andere Einrichtung durch die MDIO-Schnittstelle 40 zugreifen, indem die gewillkürte Einrichtungsadresse benutzt wird.
Folglich ist es möglich, Einrichtungsadressen zuzuordnen, die nicht die Einrichtungsadressen 0 bis 3 der Klient- Einrichtungen und der anderen Einrichtungen sind, und eine willkürliche Zahl von Einrichtungen mit dem unteren seriellen Bus 4 verbinden. Es sei angemerkt, daß diese Einrichtungsadressen in dem Flash-Speicher 35 im Voraus gespeichert werden. Die CPU 30 bezieht sich auf die Einrichtungsadressen, die in dem Flash-Speicher 35 gespeichert sind und greift auf die Klient-Einrichtungen und die anderen Einrichtungen zu, die mit dem unteren seriellen Bus 4 verbunden sind.
Die CPU 30 überträgt ein Programm, das in einem nichtflüchtigen Speicher wie der Flash-Speicher 35 gespeichert ist, zu dem RAM 31 und führt das zu dem RAM 31 übertragene Programm aus, wodurch das gesamte Mikrocomputersystem 3 gesteuert wird. Die CPU 30 setzt die Zeit des Zeitgebers 36 und des Überwachungszeitgebers 37, empfängt Unterbrechungsanforderungen, die von dem Zeitgeber 36 und dem Überwachungszeitgeber 37 ausgegeben sind, und führt eine vorbestimmte Tätigkeit durch, wodurch das gesamte Mikrocomptersystem gesteuert wird.
Weiter enthält das Mikrocomputersystem 3 eine Mehrzahl von A/D-Wandlern 33 und eine Mehrzahl von D/A-Wandlern 34 zum Steuern eines Halbleiterlasers oder Ähnlichem. Die CPU 30 steuert diese A/D-Wandler 33 und die D/A-Wandler 34 wodurch eine optische Kommunikation realisiert wird, die in dem 10- Gigabit Ethernet (R) verwendet wird. Obwohl das Mikrocomputersystem 3 die I²C-Schnittstelle 38 und die SIO-Schnittstelle 39 enthält, um Ausdehnungsfähigkeit zu geben, sind diese Elemente nicht direkt relevant für die vorliegende Erfindung und daher werden sie hier nicht im Einzelnen beschrieben.
Wie oben beschrieben wurde, sind gemäß dem Mikrocomputersystem 3 in der ersten Ausführungsform die mit dem oberen seriellen Bus 2 verbundene MDIO-Schnittstelle 32 und die mit dem unteren seriellen Bus 4 verbundene MDIO-Schnittstelle 40 vorgesehen, die CPU 30 empfängt einen Befehl von dem MAC 1 für eine Klient-Einrichtung, und die Klient-Einrichtung wird zum Ausführen des Befehles gesteuert. Daher ist es möglich, die Klient- Einrichtung, die herkömmlicherweise mit dem MAC 1 durch den seriellen MDIO-Bus verbunden ist, mit dem unteren seriellen Bus 4 zu verbinden, wie sie ist.
Wenn weiterhin eine Anforderung zum Lesen des Inhaltes des Registers 50 in der Klient-Einrichtung von dem MAC 1 ausgegeben wird, werden die in dem Cache-Speicher 51 in der MDIO- Schnittstelle 32 gespeicherten Daten zu dem MAC 1 übertragen. Als Resultat ist die Klient-Einrichtung nicht durch die Ausführungszeit 204 beschränkt, wodurch es für die CPU 30 möglich wird, direkt die Klient-Einrichtung zu steuern.
Weiterhin kann die CPU 30 optionale Einrichtungsadressen den Klient-Einrichtungen und den anderen Einrichtungen, die mit dem unteren seriellen Bus 4 verbunden sind, zuordnen, und eine willkürliche Zahl von Vorrichtungen kann mit dem seriellen MDIO-Bus verbunden werden. Daher ist es möglich, eine neue Funktion hinzuzufügen, die nicht gemäß dem Ethernet (R) bestimmt ist.
Da die CPU 30 das gesamten Mikrocomutersystem 3 steuert, ist es zusätzlich möglich, periphere Einrichtungen wie A/D-Wandler 33 und D/A-Wandler 34 indem gleichen Chip hinzuzufügen.

Zweite Ausführungsform

Fig. 6 ist ein Blockschaltbild, das den schematischen Aufbau eines Netzwerksystemes zeigt, das ein Mikrocomputersystem gemäß der zweiten Ausführungsform enthält. Dieses Netzwerksystem enthält den MAC 1, ein Mikrocomputersystem 8, das mit dem MAC 1 durch den oberen seriellen Bus 2 wie MDIO verbunden ist, und eine periphere Einrichtung 9, die mit dem Mikrocomputersystem 8 durch den unteren seriellen Bus 4 verbunden ist.
Das Mikrocomputersystem 8 der vorliegenden Auführungsform unterscheidet sich von dem Mikrocomputersystem in der in Fig. 3 gezeigten ersten Ausführungsform darin, daß der PMA 5 die PCS 6 und die XGXS 7, die mit dem unteren seriellen Bus 4 verbunden sind, in dem Mikrocomputersystem 8 enthalten sind. Daher werden überlappende Aufbau und Funktionen hier nicht im einzelnen wiederholt.
Der PMA 5, die PCS 6 und die XGXS 7 sind mit einem internen Bus 41 des Mikrocomputersystemes 8 verbunden. Dieses macht es unnötig, diese Klient-Einrichtung mit den entsprechenden MDIO- Schnittstellen zu versehen, und die CPU 30 kann direkt auf die Register in diesen Klient-Einrichtungen zugreifen.
Weiter ist die periphere Einrichtung 9 mit dem unteren seriellen Bus 4 verbunden und die CPU 30 kann auf die periphere Einrichtung 9 durch die MDIO-Schnittstelle 40 zugreifen. Es ist daher möglich, eine willkürliche Zahl von peripheren Einrichtungen 9 mit dem unteren seriellen Bus zu verbinden.
Wie soweit beschrieben wurde, sind gemäß dem Mikrocomputersystem 8 bei dieser Ausführungsform der PMA 5, die PCM 6 und die XGXS 7 in dem Mikrocomputersystem 8 enthalten. Daher ist es möglich, zusätzlich zu den in der ersten Ausführungsform beschriebenen Vorteilen, daß die CPU 30 die Klient- Einrichtungen, die A/D-Wandler 33, die D/A-Wandler 34 und Ähnliches auf einen Chip integriert werden, wodurch Vorrichtungen aufgebaut werden, die vorteilhafte Funktionen aufweisen.

Claims

1. Mikrocomputersystem (3, 8), das in einem Netzwerk verwendet wird, zum Übertragen von Daten (205) entsprechend einer Anforderung von einer Host-Einrichtung (1) innerhalb einer vorbestimmten Zeit (204) als Antwort auf die Anforderung, mit:
einer ersten Schnittstelle (32), die Daten zu der Host- Einrichtung (1) durch einen oberen Bus (2) überträgt und von ihr empfängt;
einer zweiten Schnittstelle (40), die Daten zu einer Klient- Einrichtung (5, 6, 7) durch einen physisch von dem oberen Bus (2) verschiedenen unteren Bus (4) überträgt und von ihr empfängt; und
einem Prozessor (30), der die erste Schnittstelle (32) und die zweite Schnittstelle (40) steuert und die Datenübertragung zwischen der Host-Einrichtung (1) und der Klient-Einrichtung (5, 6, 7) steuert.

2. Mikrocomputersystem (3, 8) nach Anspruch 1, bei dem die erste Schnittstelle (32) und die zweite Schnittstelle (40) mediumsabhängige Eingangs/Ausgangsschnittstellen sind.

3. Mikrocomputersystem (3, 8) nach Anspruch 1 oder 2,
bei dem die erste Schnittstelle (32) einen Cache-Speicher (51) aufweist,
der Prozesssor (30), wenn die erste Schnittstelle (32) einen Befehlscode (201) und eine Portadresse (203) von der Host- Einrichtung (1) empfängt, einen Inhalt eines Registers der Klient-Einrichtung (5, 6, 7) liest, die mit dem unteren Bus (4) verbunden ist, und den Inhalt in dem Cache-Speicher (51) speichert,
und die erste Schnittstelle (32), wenn sie eine Einrichtungsadresse (203) von der Host-Einrichtung (1) empfängt, Daten entsprechend der Einrichtungsadresse (203) aus dem Cache- Speicher (51) liest und die Daten zu der Host-Einrichtung (1) überträgt.

4. Mikrocomputersystem (3, 8) nach Anspruch 1, bei dem der Prozessor (30), wenn in die erste Schnittstelle (32) einen Befehlscode (201) von der Host-Einrichtung (1) empfängt, die Ausführung des Befehlscodes (201) an die Klient- Einrichtung (5, 6, 7) durch die zweite Schnittstelle (40) befiehlt.

5. Mikrocomputersystem (3, 8) nach Anspruch 1, bei dem der Prozessor (30) eine optionale Einrichtungsadresse an eine Einrichtung (9), die mit dem unteren Bus (4) verbunden ist, zuordnet und Daten zu und von der Einrichtung (9) überträgt und empfängt, die mit dem unteren Bus (4) verbunden ist, wobei die Einrichtungsadresse benutzt wird.

6. Mikrocomputersystem (8) nach Anspruch 1, bei dem die Klient-Einrichtung (5, 6, 7) in dem Mikrocomputersystem (8) enthalten ist.