KR0155283B1

KR0155283B1 - 메모리 백업회로

Info

Publication number: KR0155283B1
Application number: KR1019930016851A
Authority: KR
Inventors: 김상태
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1993-08-27
Filing date: 1993-08-27
Publication date: 1998-11-16
Also published as: KR950006568A

Abstract

본 발명은 메모리 백업회로에 관한 것으로, 특히 중앙처리장치의 출력 어드레스에 따라 데이타버스를 통하여 전송되는 데이타의 입출력방향을 선택하는 디코더(20)와, 이 디코더(20)의 출력단자의 출력신호를 앤드조합하는 앤드게이트(AND1)와, 상기 디코더(20)의 출력단자

Description

메모리 백업회로

제1도는 종래의 메모리 백업회로도이고,

제2도는 본 발명의 실시예 회로도이며,

제3도는 본 발명에 의한 메모리 내부구성도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 중앙처리장치 20 : 디코더

30 : 램 40 : EEPROM

50 : 롬 AND1,AND2 : 앤드게이트

OR1,OR2 : OR게이트 INT : 인버터

본 발명은 메모리 백업회로에 관한 것으로, 특히 램(Random Access Memory)과 EEPROM(Electrically Erasable/Programable Read only Memory)을 메모리의 같은 어드레스영역에 할당하고 백업 데이타가 필요한 경우에만 EEPROM을 사용하여 데이타를 읽기/쓰기(Read/Write)하며, 백업 데이타가 필요없는 경우에는 램을 사용하여 데이타를 읽기/쓰기(Read/Write)함으로써 밧데리 수명의 종료나 백업 IC의 오동작에 의한 데이타의 망실을 방지할 수 있도록 된 메모리 백업회로에 관한 것이다.

종래의 메모리 백업회로는 제1도에 도시된 바와 같이, 데이타를 일시적으로 저장하는 스태틱 램(91)과, 이 램(91)에 저장되어 있는 데이타를 보존하기 위해 전원을 공급하는 구동전원(92) 및 밧데리전원(93)과, 이 구동전원(92)과 밧데리전원(93)중 전압이 높은쪽을 상기 램(91)에 공급해 주는 백업IC(94)로 구성되어, 정상동작중인 경우에는 전원에서 공급되는 전압으로 상기 스태틱 램(91)에 저장되어 있는 데이타를 보존하지만 전원이 차단되면 상기 백업IC(94)가 스위칭되어 밧데리전원(93)에서 인가되는 전압으로 상기 램(91)에 저장되어 있는 데이타를 보존하게 된다.

그러나 상기와 같은 종래의 메모리 백업장치는 밧데리의 수명이 한정되어 있기 때문에 일정한 주기로 상기 밧데리를 교환해 주어야 하며 또한 백업IC가 오동작하거나 밧데리의 수명이 다 되었을 경우에 전원이 차단되면 램에 저장되어 있는 데이타를 읽을 수 있다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 램과 EEPROM을 메모리의 같은 어드레스영역에 할당하여 백업 데이타가 필요한 경우에만 EEPROM을 사용하고 백업 데이타가 필요없을 경우에는 램을 선택적으로 사용하도록 된 메모리 백업회로를 제공하는 것을 그 목적으로 한다.

상기와 같은 목적을 달성하기 위하여 본 발명은, 램과 EEPROM을 메모리의 같은 어드레스영역에 할당하고 중앙처리장치에서 출력되는 제어신호와 어드레스의 조합으로 데이타의 입출력방향을 선택하도록 된 것을 특징으로 한다.

이하, 본 발명을 첨부된 도면에 따라 상세히 설명한다.

본 발명은 제2도에 도시된 바와 같이, 중앙처리장치의 출력 어드레스에 따라 데이타버스를 통하여 전송되는 데이타의 입출력방향을 선택하는 디코더(20)와, 이 디코더(20)의 출력단자의 출력신호를 앤드조합하는 앤드게이트(AND1)와, 상기 디코더(20)의 출력단자 의 출력신호를 앤드조합하는 앤드게이트(AND2)와, 이 앤드게이트(AND2)의 출력과 상기 중앙처리장치에서 출력되는 제어신호를 논리합하는 OR게이트(OR1)와, 상기 제어신호를 반전시키는 인버터(INT)와, 이 인버터(INT)와 상기 앤드게이트(AND2)의 출력신호를 논리합하는 OR게이트(OR2)로 구성되어 있다.

미설명 부호 A0-A15는 어드레스버스이고, D0-D7은 데이타버스이다.

제3도는 본 발명에 의한 메모리 내부구성도로서 램과 EEPROM을 메모리의 같은 어드레스영역에 할당하였다.

다음에는 상기와 같은 구성으로 이루어진 본 발명의 작용 및 효과를 설명한다.

정상동작중인 경우에는 중앙처리장치의 출력포트(A)를 통해 출력되는 칩선택 제어신호는 로우레벨을 유지하고 중앙처리장치(10)에서 출력되는 어드레스(A13,A14,A15)를 디코딩하는 디코더(20)의 출력단자에서 로우레벨신호가 출력되면 데이타버스(D0-D7)를 통해 전송되는 데이타는 입출력 디바이스로 입출력된다. 그리고 상기 디코더(20)의 출력단자중 어느 한 단자가 로우레벨을 출력하면 앤드게이트(AND1)는 로우레벨을 출력하게 되어 데이타의 입출력방향으로 롬(50)을 선택하게 되고, 상기 디코더(20)의 출력단자 중 어느 한 단자에서 로우레벨이 출력되면 상기 출력신호를 앤드조합하는 앤드게이트(AND2)는 로우레벨을 출력하고 이 로우레벨 신호는 상기 중앙처리장치(10)의 출력단자(A)에서 출력되는 로우레벨 칩선택제어신호와 논리합되어 OR게이트(OR1)는 로우레벨신호를 출력하게 된다. 이에 따라 데이타의 입출력방향으로 램(30)이 선택되게 된다.

그러나 EEPROM(40)에 데이타를 저장하여야 할 필요가 있는 경우에는 중앙처리장치의 출력포트(A)를 통해 출력되는 칩선택제어신호는 하이레벨로 전환되고 이 하이레벨신호는 인버터(INT)에 의해 반전되어 상기 앤드게이트(AND2)에서 출력되는 신호와 OR게이트(OR2)에서 논리합된다. 이에 따라 OR게이트(OR2)는 로우레벨을 출력하여 데이타의 입출력방향으로 EEPROM(40)을 선택하여 상기 EEPROM(40)만을 사용하게 된다.

상기의 설명에서와 같이 본 발명은, 램과 EEPROM을 메모리의 같은 어드레스영역에 할당하여 백업 데이타가 필요한 경우에만 EEPROM을 사용하고 백업 데이타가 필요없을 경우에는 램을 사용하도록 함으로써 밧데리의 수명이 다 되어 밧데리를 교체하거나 백업IC의 오동작에 의한 백업데이타의 망실을 방지할 수 있는 효과가 있다.

Claims

중앙처리장치의 출력 어드레스에 따라 데이타버스를 통하여 전송되는 데이타의 입출력방향을 선택하는 디코더(20)와, 이 디코더(20)의 출력단자 의 출력신호를 앤드조합하는 앤드게이트(AND1)와, 상기 디코더(20)의 출력단자 의 출력신호를 앤드조합하는 앤드게이트(AND2)와, 이 앤드게이트(AND2)의 출력과 상기 중앙처리장치에서 출력되는 제어신호를 논리합하는 OR게이트(OR1)와, 상기 제어신호를 반전시키는 인버터(INT)와, 이 인버터(INT)와 상기 앤드게이트(AND2)의 출력신호를 논리합하는 OR게이트(OR2)로 구성된 것을 특징으로하는 메모리 백업회로.