JPH07253931A - プログラムデータ格納領域の破壊防止方式 - Google Patents
プログラムデータ格納領域の破壊防止方式Info
- Publication number
- JPH07253931A JPH07253931A JP6044562A JP4456294A JPH07253931A JP H07253931 A JPH07253931 A JP H07253931A JP 6044562 A JP6044562 A JP 6044562A JP 4456294 A JP4456294 A JP 4456294A JP H07253931 A JPH07253931 A JP H07253931A
- Authority
- JP
- Japan
- Prior art keywords
- program
- area
- firmware
- register
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 ＯＳ等のソフトウェアのバグによるファーム
エリア破壊を防止し、ソフトウェアの動作にかかわらず
ファームウェアの各種機能を用いることが可能となるプ
ログラムデータ格納領域の破壊防止方式を提供する。 【構成】 ソフトウェアと同一のメモリ空間上で動作す
るファームウェアが存在し、ファームウェアがＣＰＵの
制御を行う計算機システムにおいて、ＣＰＵのリセット
時にのみ書き換え可能なロックレジスタと、常時書き換
え可能なキーレジスタと、ロックレジスタとキーレジス
タの内容を比較し一致時のみファームウェアデータのメ
モリ領域への書込みアクセスを有効とするメモリアクセ
ス制御手段とを設け、ファームウェアで所定のパスワー
ドを生成し、パスワードをロックレジスタ及びキーレジ
スタへ設定またはクリアすることにより、ソフトウェア
によるファームウェアデータのメモリ領域の破壊を防止
するように構成する。
エリア破壊を防止し、ソフトウェアの動作にかかわらず
ファームウェアの各種機能を用いることが可能となるプ
ログラムデータ格納領域の破壊防止方式を提供する。 【構成】 ソフトウェアと同一のメモリ空間上で動作す
るファームウェアが存在し、ファームウェアがＣＰＵの
制御を行う計算機システムにおいて、ＣＰＵのリセット
時にのみ書き換え可能なロックレジスタと、常時書き換
え可能なキーレジスタと、ロックレジスタとキーレジス
タの内容を比較し一致時のみファームウェアデータのメ
モリ領域への書込みアクセスを有効とするメモリアクセ
ス制御手段とを設け、ファームウェアで所定のパスワー
ドを生成し、パスワードをロックレジスタ及びキーレジ
スタへ設定またはクリアすることにより、ソフトウェア
によるファームウェアデータのメモリ領域の破壊を防止
するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、同一のＣＰＵにより複
数のプログラムが動作する計算機システム、特にソフト
ウェアと同一のメモリ空間上で動作するファームウェア
が存在し、ファームウェアがＣＰＵ内レジスタのリード
（read) ライト(write) 等のＣＰＵの制御を行う計算機
システムにおいて、ソフトウェアによるファームウェア
のデータ格納領域（以下ファームエリアと称する）の破
壊を防止する方式に関するものである。
数のプログラムが動作する計算機システム、特にソフト
ウェアと同一のメモリ空間上で動作するファームウェア
が存在し、ファームウェアがＣＰＵ内レジスタのリード
（read) ライト(write) 等のＣＰＵの制御を行う計算機
システムにおいて、ソフトウェアによるファームウェア
のデータ格納領域（以下ファームエリアと称する）の破
壊を防止する方式に関するものである。
【０００２】
【従来の技術】従来、オペレーティングシステム（Ｏ
Ｓ）配下の各アプリケーション間の使用メモリ領域（メ
モリエリア）の保護については、ＣＰＵの持つメモリ保
護機能をＯＳが管理することで行われてきたが、ＯＳに
よるファームエリアの破壊については保護する機構が設
けられていなかった。
Ｓ）配下の各アプリケーション間の使用メモリ領域（メ
モリエリア）の保護については、ＣＰＵの持つメモリ保
護機能をＯＳが管理することで行われてきたが、ＯＳに
よるファームエリアの破壊については保護する機構が設
けられていなかった。
【０００３】
【発明が解決しようとする課題】前述したように従来の
技術においては、ＯＳによるファームエリア破壊につい
ては保護機構がなかったため、ＯＳのバグ（プログラム
の欠陥）によってはファームエリア（ＲＡＭ等のメモリ
のデータ）が破壊された場合、ファームウェアが正常に
動作できなくなり、ファームウェアの持つ各種機能を用
いたＯＳのデバッグが不可能となってしまった。このた
め、このような問題が発生した場合、机上の推測による
以外にないという問題があった。
技術においては、ＯＳによるファームエリア破壊につい
ては保護機構がなかったため、ＯＳのバグ（プログラム
の欠陥）によってはファームエリア（ＲＡＭ等のメモリ
のデータ）が破壊された場合、ファームウェアが正常に
動作できなくなり、ファームウェアの持つ各種機能を用
いたＯＳのデバッグが不可能となってしまった。このた
め、このような問題が発生した場合、机上の推測による
以外にないという問題があった。
【０００４】したがって本発明は、ＯＳ等のソフトウェ
アのバグによるファームエリア破壊を防止し、ソフトウ
ェアの動作にかかわらずファームウェアの各種機能を用
いることが可能となるプログラムデータ格納領域の破壊
防止方式を提供することを目的とする。
アのバグによるファームエリア破壊を防止し、ソフトウ
ェアの動作にかかわらずファームウェアの各種機能を用
いることが可能となるプログラムデータ格納領域の破壊
防止方式を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記問題点は、以下に示
すシステムの構成によって解決される。 （請求項１）複数のプログラムが同一メモリ空間上でそ
れぞれ別個の動作領域を有し同一のＣＰＵにより動作す
る計算機システムにおいて、前記ＣＰＵのリセット時に
のみ書き換え可能なロックレジスタと、常時書き換え可
能なキーレジスタと、該ロックレジスタとキーレジスタ
の内容を比較し一致時のみ前記ＣＰＵから特定のメモリ
領域への書込みアクセスを有効とするメモリアクセス制
御手段とを設け、前記複数のプログラムのうちの１つの
プログラムにより所定のパスワードを生成し、該パスワ
ードを前記ロックレジスタ及びキーレジスタへ設定また
はクリアすることにより、前記複数のプログラムによる
該特定のメモリ領域の破壊を防止するように構成する。
すシステムの構成によって解決される。 （請求項１）複数のプログラムが同一メモリ空間上でそ
れぞれ別個の動作領域を有し同一のＣＰＵにより動作す
る計算機システムにおいて、前記ＣＰＵのリセット時に
のみ書き換え可能なロックレジスタと、常時書き換え可
能なキーレジスタと、該ロックレジスタとキーレジスタ
の内容を比較し一致時のみ前記ＣＰＵから特定のメモリ
領域への書込みアクセスを有効とするメモリアクセス制
御手段とを設け、前記複数のプログラムのうちの１つの
プログラムにより所定のパスワードを生成し、該パスワ
ードを前記ロックレジスタ及びキーレジスタへ設定また
はクリアすることにより、前記複数のプログラムによる
該特定のメモリ領域の破壊を防止するように構成する。
【０００６】（請求項２）前記請求項１に記載の複数の
プログラムのうちの１つはファームウェアプログラムで
あり、該ファームウェアプログラムが前記ＣＰＵの制御
を行う計算機システムであって、該ファームウェアプロ
グラムにより前記所定のパスワードを生成し、前記特定
のメモリ領域は該ファームウェアプログラムの動作領域
に含まれるように構成する。
プログラムのうちの１つはファームウェアプログラムで
あり、該ファームウェアプログラムが前記ＣＰＵの制御
を行う計算機システムであって、該ファームウェアプロ
グラムにより前記所定のパスワードを生成し、前記特定
のメモリ領域は該ファームウェアプログラムの動作領域
に含まれるように構成する。
【０００７】
（請求項１）図２に示すように、１つのメモリ空間に、
例えばｎ個のプログラム（プログラム(1) 〜プログラム
(n) ）がそれぞれ別個に命令領域とデータ領域を有し、
例えばプログラム(2) のデータ領域（図の斜線部分）が
破壊防止対象領域とすると、プログラム(2) の命令領域
で所定のパスワードを生成する。このパスワードはロッ
クレジスタとキーレジスタに設定される。
例えばｎ個のプログラム（プログラム(1) 〜プログラム
(n) ）がそれぞれ別個に命令領域とデータ領域を有し、
例えばプログラム(2) のデータ領域（図の斜線部分）が
破壊防止対象領域とすると、プログラム(2) の命令領域
で所定のパスワードを生成する。このパスワードはロッ
クレジスタとキーレジスタに設定される。
【０００８】その後、プログラム(2) のデータ領域にＣ
ＰＵから書込みアクセスを行う場合に、メモリアクセス
制御手段においてロックレジスタとキーレジスタの内容
を比較し、両者が一致しているとき書込みを可能とす
る。プログラム(2) では初期設定を終えると、キーレジ
スタをクリアし、他のプログラムに制御を渡す。以後上
記プログラム(2) のデータ領域への書込みアクセスは無
効となる。
ＰＵから書込みアクセスを行う場合に、メモリアクセス
制御手段においてロックレジスタとキーレジスタの内容
を比較し、両者が一致しているとき書込みを可能とす
る。プログラム(2) では初期設定を終えると、キーレジ
スタをクリアし、他のプログラムに制御を渡す。以後上
記プログラム(2) のデータ領域への書込みアクセスは無
効となる。
【０００９】（請求項２）例えばＣＰＵに対して外部か
らリセット信号が入力されると、ＣＰＵはリセットされ
るとともに、ファームウェアでは初期設定処理により所
定のパスワードを生成する。このパスワードはロックレ
ジスタとキーレジスタに設定される。その後、ファーム
ウェアのデータを格納したメモリ領域にＣＰＵから書込
みアクセスを行う場合に、メモリアクセス制御手段にお
いてロックレジスタとキーレジスタの内容を比較し両者
が一致しているとき書込みを可能とする。ファームウェ
アでは初期設定を終えると、キーレジスタをクリアし、
他のプログラムに制御を渡す。以後上記ファームウェア
のデータを格納したメモリ領域への書込みアクセスは無
効となる。
らリセット信号が入力されると、ＣＰＵはリセットされ
るとともに、ファームウェアでは初期設定処理により所
定のパスワードを生成する。このパスワードはロックレ
ジスタとキーレジスタに設定される。その後、ファーム
ウェアのデータを格納したメモリ領域にＣＰＵから書込
みアクセスを行う場合に、メモリアクセス制御手段にお
いてロックレジスタとキーレジスタの内容を比較し両者
が一致しているとき書込みを可能とする。ファームウェ
アでは初期設定を終えると、キーレジスタをクリアし、
他のプログラムに制御を渡す。以後上記ファームウェア
のデータを格納したメモリ領域への書込みアクセスは無
効となる。
【００１０】
【実施例】図１は本発明の実施例の計算機システムの構
成図である。図において、メモリ２はＲＡＭ、ＲＡＭ
、ＲＯＭ等で構成され、ＲＡＭはＯＳ、アプリケー
ションプログラム等が使用するＲＡＭエリアであり、Ｒ
ＡＭはファームウェアが使用するエリアであり、ＲＯ
Ｍはファームウェアのプログラム部および固定データが
格納されているエリアである。ＲＯＭ内のＦＮＣ１は暗
号化されたパスワードを生成する暗号化処理、および暗
号化するためのキーデータを示す。
成図である。図において、メモリ２はＲＡＭ、ＲＡＭ
、ＲＯＭ等で構成され、ＲＡＭはＯＳ、アプリケー
ションプログラム等が使用するＲＡＭエリアであり、Ｒ
ＡＭはファームウェアが使用するエリアであり、ＲＯ
Ｍはファームウェアのプログラム部および固定データが
格納されているエリアである。ＲＯＭ内のＦＮＣ１は暗
号化されたパスワードを生成する暗号化処理、および暗
号化するためのキーデータを示す。
【００１１】ロックレジスタ３はＣＰＵ１へのリセット
時に書込み可となり、一度書込みが行われると次のリセ
ット入力まで書込み不可となり、内容を保持する。キー
レジスタ４は常時書込み可能であり、書き込まれた内容
を保持する。一致検出回路５はロックレジスタ３の出力
（ＬＯＣＫ）とキーレジスタ４の出力（ＫＥＹ）の内容
を比較し、一致時に一致信号（ＧＥ）を有効とする。ゲ
ート６はＧＥが有効時のみ、ＣＰＵ１からのＲＡＭに
対する書込み要求（ＷＲＥＱ）を有効とする。通常、Ｃ
ＰＵ１はリセット時に、ＲＯＭ内ファームウェアの初期
設定機能を起動する。
時に書込み可となり、一度書込みが行われると次のリセ
ット入力まで書込み不可となり、内容を保持する。キー
レジスタ４は常時書込み可能であり、書き込まれた内容
を保持する。一致検出回路５はロックレジスタ３の出力
（ＬＯＣＫ）とキーレジスタ４の出力（ＫＥＹ）の内容
を比較し、一致時に一致信号（ＧＥ）を有効とする。ゲ
ート６はＧＥが有効時のみ、ＣＰＵ１からのＲＡＭに
対する書込み要求（ＷＲＥＱ）を有効とする。通常、Ｃ
ＰＵ１はリセット時に、ＲＯＭ内ファームウェアの初期
設定機能を起動する。
【００１２】以下に外部からリセット信号が入力された
場合の動作について説明する。外部からＣＰＵ１に対し
てリセット信号が入力されると、ロックレジスタ３は書
込み可能となる。またＣＰＵ１もリセットされることに
よりファームウェアの初期設定処理（周辺ハードウェア
のリセット等）の実行が開始される。ファームウェアの
初期設定処理では、最初にパスワードを生成しロックレ
ジスタ３に設定する。さらにキーレジスタ４にも同じパ
スワードを設定する。
場合の動作について説明する。外部からＣＰＵ１に対し
てリセット信号が入力されると、ロックレジスタ３は書
込み可能となる。またＣＰＵ１もリセットされることに
よりファームウェアの初期設定処理（周辺ハードウェア
のリセット等）の実行が開始される。ファームウェアの
初期設定処理では、最初にパスワードを生成しロックレ
ジスタ３に設定する。さらにキーレジスタ４にも同じパ
スワードを設定する。
【００１３】この結果、その後のＲＡＭに対するライ
トアクセス時に、一致検出回路５でＬＯＣＫとＫＥＹの
一致を検出して、ＷＲＥＱを有効としてＣＰＵ１からＲ
ＡＭへの書込みが可能となる。その後、ファームウェ
アはＲＡＭをデータエリアとして使用し、周辺ハード
ウェアのリセット等の処理を行う。
トアクセス時に、一致検出回路５でＬＯＣＫとＫＥＹの
一致を検出して、ＷＲＥＱを有効としてＣＰＵ１からＲ
ＡＭへの書込みが可能となる。その後、ファームウェ
アはＲＡＭをデータエリアとして使用し、周辺ハード
ウェアのリセット等の処理を行う。
【００１４】ファームウェアは初期設定処理を終えると
キーレジスタ４をクリアし、ＣＰＵ１の停止またはＯＳ
等のソフトウェアへ制御を渡す。以後はＲＡＭへのラ
イトアクセスは無効となる。
キーレジスタ４をクリアし、ＣＰＵ１の停止またはＯＳ
等のソフトウェアへ制御を渡す。以後はＲＡＭへのラ
イトアクセスは無効となる。
【００１５】次に、ソフトウェアの実行中に、外部コン
ソール（図示しない）等からファームウェアに対してコ
マンド（レジスタの内容表示等）が入力され、ファーム
ウェアへ制御が渡った場合の動作を説明する。
ソール（図示しない）等からファームウェアに対してコ
マンド（レジスタの内容表示等）が入力され、ファーム
ウェアへ制御が渡った場合の動作を説明する。
【００１６】コマンドの割り込みにより、ファームウェ
アはＦＮＣ１（コマンド対応の処理）の実行を開始す
る。ＦＮＣ１では、最初にパスワードを生成し、キーレ
ジスタ４に設定する。この結果、その後のＲＡＭに対
するライトアクセス時に一致検出回路５は、ＬＯＣＫと
ＫＥＹが一致していることでＷＲＥＱを有効としてＣＰ
Ｕ１からＲＡＭへの書込みが可能となる。その後、フ
ァームウェアは、ＲＡＭをデータエリアとして使用し
コマンド対応の処理を行う。
アはＦＮＣ１（コマンド対応の処理）の実行を開始す
る。ＦＮＣ１では、最初にパスワードを生成し、キーレ
ジスタ４に設定する。この結果、その後のＲＡＭに対
するライトアクセス時に一致検出回路５は、ＬＯＣＫと
ＫＥＹが一致していることでＷＲＥＱを有効としてＣＰ
Ｕ１からＲＡＭへの書込みが可能となる。その後、フ
ァームウェアは、ＲＡＭをデータエリアとして使用し
コマンド対応の処理を行う。
【００１７】ファームウェアは受信したコマンドに対す
る処理が完了すると、キーレジスタ４をクリアし、中断
したソフトウェアに対して制御を返す。以後はＲＡＭ
へのライトアクセスは無効となる。
る処理が完了すると、キーレジスタ４をクリアし、中断
したソフトウェアに対して制御を返す。以後はＲＡＭ
へのライトアクセスは無効となる。
【００１８】この結果、ファームエリアへのライトアク
セスをファームウェアだけが知っているパスワードによ
り制御するため、ＯＳ等のバグによるファームエリアの
破壊を防止でき、ソフトウェアの動作にかかわらずファ
ームウェアの各種機能を用いることが可能となる。
セスをファームウェアだけが知っているパスワードによ
り制御するため、ＯＳ等のバグによるファームエリアの
破壊を防止でき、ソフトウェアの動作にかかわらずファ
ームウェアの各種機能を用いることが可能となる。
【００１９】尚、本発明は、ファームエリアの破壊防止
のみならず、広く一般的にソフトウェアプログラム間に
おける相互のエリア破壊防止にも適用可能である。図２
はこの様な場合の一例を示すものであり、メモリ２’は
ｎ個のプログラム（プログラム(1) 〜プログラム(n) ）
がそれぞれ別個に命令領域とデータ領域を有し、例えば
プログラム(2) のデータ領域（図の斜線部分）が破壊防
止対象領域とすると、プログラム(2) の命令領域で暗号
化したパスワードを生成する。
のみならず、広く一般的にソフトウェアプログラム間に
おける相互のエリア破壊防止にも適用可能である。図２
はこの様な場合の一例を示すものであり、メモリ２’は
ｎ個のプログラム（プログラム(1) 〜プログラム(n) ）
がそれぞれ別個に命令領域とデータ領域を有し、例えば
プログラム(2) のデータ領域（図の斜線部分）が破壊防
止対象領域とすると、プログラム(2) の命令領域で暗号
化したパスワードを生成する。
【００２０】このパスワードはロックレジスタ３とキー
レジスタ４に設定される。その後、プログラム(2) のデ
ータ領域にＣＰＵから書込みアクセスを行う場合に、一
致検出回路５においてロックレジスタ３とキーレジスタ
４の内容を比較し両者が一致しているとき書込みを可能
とする。プログラム(2) では初期設定を終えると、キー
レジスタをクリアし、他のプログラムに制御を渡す。以
後上記プログラム(2)のデータ領域への書込みアクセス
は無効となる。
レジスタ４に設定される。その後、プログラム(2) のデ
ータ領域にＣＰＵから書込みアクセスを行う場合に、一
致検出回路５においてロックレジスタ３とキーレジスタ
４の内容を比較し両者が一致しているとき書込みを可能
とする。プログラム(2) では初期設定を終えると、キー
レジスタをクリアし、他のプログラムに制御を渡す。以
後上記プログラム(2)のデータ領域への書込みアクセス
は無効となる。
【００２１】
【発明の効果】以上説明したように本発明によれば、フ
ァームウェアのデータ格納領域へのライトアクセスをフ
ァームウェアだけが知っているパスワードにより制御す
るため、オペレーティングシステム等のバグによるファ
ームウェアのデータ格納領域の破壊を防止でき、ソフト
ウェアの動作にかかわらずファームウェアの各種機能を
用いることが可能となる。
ァームウェアのデータ格納領域へのライトアクセスをフ
ァームウェアだけが知っているパスワードにより制御す
るため、オペレーティングシステム等のバグによるファ
ームウェアのデータ格納領域の破壊を防止でき、ソフト
ウェアの動作にかかわらずファームウェアの各種機能を
用いることが可能となる。
【００２２】尚、本発明は、ファームウェアのデータ格
納領域の破壊防止のみならず、広く一般的にソフトウェ
アプログラム間における相互のデータ格納領域の破壊防
止にも適用可能である。
納領域の破壊防止のみならず、広く一般的にソフトウェ
アプログラム間における相互のデータ格納領域の破壊防
止にも適用可能である。
【図１】は本発明の実施例の計算機システムの構成図、
【図２】は本発明の別の実施例の計算機システムの構成
図である。
図である。
１はＣＰＵ、 ２、２’はメモリ、 ３はロックレジスタ、 ４はキーレジスタ、 ５は一致検出回路、 ６はゲート を示す。
Claims (2)
- 【請求項１】 複数のプログラムが同一メモリ空間上で
それぞれ別個の動作領域を有し同一のＣＰＵにより動作
する計算機システムにおいて、 前記ＣＰＵのリセット時にのみ書き換え可能なロックレ
ジスタと、 常時書き換え可能なキーレジスタと、 該ロックレジスタとキーレジスタの内容を比較し一致時
のみ前記ＣＰＵから特定のメモリ領域への書込みアクセ
スを有効とするメモリアクセス制御手段とを設け、 前記複数のプログラムのうちの１つのプログラムにより
所定のパスワードを生成し、該パスワードを前記ロック
レジスタ及びキーレジスタへ設定またはクリアすること
により、前記複数のプログラムによる該特定のメモリ領
域の破壊を防止する構成としたことを特徴とするプログ
ラムデータ格納領域の破壊防止方式。 - 【請求項２】 前記複数のプログラムのうちの１つはフ
ァームウェアプログラムであり、該ファームウェアプロ
グラムが前記ＣＰＵの制御を行う計算機システムであっ
て、該ファームウェアプログラムにより前記所定のパス
ワードを生成し、前記特定のメモリ領域は該ファームウ
ェアプログラムの動作領域に含まれることを特徴とする
請求項１記載のプログラムデータ格納領域の破壊防止方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044562A JPH07253931A (ja) | 1994-03-16 | 1994-03-16 | プログラムデータ格納領域の破壊防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044562A JPH07253931A (ja) | 1994-03-16 | 1994-03-16 | プログラムデータ格納領域の破壊防止方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07253931A true JPH07253931A (ja) | 1995-10-03 |
Family
ID=12694946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6044562A Withdrawn JPH07253931A (ja) | 1994-03-16 | 1994-03-16 | プログラムデータ格納領域の破壊防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07253931A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2385956A (en) * | 2002-03-01 | 2003-09-03 | 3Com Corp | key based register locking system |
| JP2006018577A (ja) * | 2004-07-01 | 2006-01-19 | Hitachi Kokusai Electric Inc | 回路構成特定防止方法 |
| JP2010118933A (ja) * | 2008-11-13 | 2010-05-27 | Toshiba Corp | メモリ制御装置およびこれを用いた計量器 |
| US8918635B2 (en) | 2011-03-02 | 2014-12-23 | Samsung Electronics Co., Ltd. | Apparatus and method for access control of content in distributed environment network |
-
1994
- 1994-03-16 JP JP6044562A patent/JPH07253931A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2385956A (en) * | 2002-03-01 | 2003-09-03 | 3Com Corp | key based register locking system |
| GB2385956B (en) * | 2002-03-01 | 2004-06-02 | 3Com Corp | Key based register locking mechanism |
| JP2006018577A (ja) * | 2004-07-01 | 2006-01-19 | Hitachi Kokusai Electric Inc | 回路構成特定防止方法 |
| JP4620395B2 (ja) * | 2004-07-01 | 2011-01-26 | 株式会社日立国際電気 | 回路構成特定防止方法 |
| JP2010118933A (ja) * | 2008-11-13 | 2010-05-27 | Toshiba Corp | メモリ制御装置およびこれを用いた計量器 |
| US8918635B2 (en) | 2011-03-02 | 2014-12-23 | Samsung Electronics Co., Ltd. | Apparatus and method for access control of content in distributed environment network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5237616A (en) | Secure computer system having privileged and unprivileged memories | |
| JP4288209B2 (ja) | システム・オン・チップのためのセキュリティ・アーキテクチャ | |
| EP0312194B1 (en) | Data processor having two modes of operation | |
| JPS6133218B2 (ja) | ||
| EP1013023B1 (en) | Security coprocessor for enhancing computer system security | |
| JPH0844630A (ja) | ファイルアクセス制御装置およびその制御方法 | |
| JPH08272625A (ja) | マルチプログラム実行制御装置及び方法 | |
| EP0109504A2 (en) | Protection system for storage and input/output facilities and the like | |
| CN114721493B (zh) | 芯片启动方法、计算机设备及可读存储介质 | |
| JPH07253931A (ja) | プログラムデータ格納領域の破壊防止方式 | |
| US6591366B1 (en) | Method and configuration for loading data for basic system routines of a data processing system | |
| JPS62245353A (ja) | Ｅｅｐｒｏｍのデ−タ書換え防止回路 | |
| US20220197828A1 (en) | Method of protecting a system such as a microcontroller, and corresponding system | |
| JPH05257815A (ja) | 中央処理装置 | |
| KR100392453B1 (ko) | 컴퓨터 및 그 제어방법 | |
| JPH01125633A (ja) | マルチプロセッサシステムのデバッグ法 | |
| JPH04130949A (ja) | 簡易システム起動方式 | |
| JPS63250753A (ja) | メモリアクセスチエツク方式 | |
| JP2859048B2 (ja) | マイクロコンピュータ | |
| JPH0831045B2 (ja) | 仮想計算機のメモリクリア処理方式 | |
| JPH0242551A (ja) | データ処理方式及び不揮発性半導体記憶装置 | |
| JPS63148358A (ja) | プロテクト装置 | |
| JPH03228146A (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP2000207235A (ja) | 情報処理装置 | |
| JPH01180656A (ja) | メモリ保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |