JPS5956300A - メモリ−プロテクト方式 - Google Patents
メモリ−プロテクト方式Info
- Publication number
- JPS5956300A JPS5956300A JP57165589A JP16558982A JPS5956300A JP S5956300 A JPS5956300 A JP S5956300A JP 57165589 A JP57165589 A JP 57165589A JP 16558982 A JP16558982 A JP 16558982A JP S5956300 A JPS5956300 A JP S5956300A
- Authority
- JP
- Japan
- Prior art keywords
- key code
- cpu
- ram
- system data
- protector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001629 suppression Effects 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 8
- 230000001012 protector Effects 0.000 abstract description 10
- 230000006378 damage Effects 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 101100481404 Danio rerio tie1 gene Proteins 0.000 description 1
- 101100481406 Mus musculus Tie1 gene Proteins 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はシステムの設定データをシステム内のメモリー
に記憶保持するようにしたフ０ロセッサ制御による制御
装置１．０記憶保設方式（以下、メモリープロテクト方
式という。）に関するものである。
に記憶保持するようにしたフ０ロセッサ制御による制御
装置１．０記憶保設方式（以下、メモリープロテクト方
式という。）に関するものである。
プロセッサ制御の制御装置においては、その装置全利用
する顧客に応じた設置データ（以下、システムデータと
いう。）を持つ場合があるが、マイクロプロセツサ等を
用いた安価な制ｆｒ＋４１装置においては、多くの場合
高価な外部記憶手段をイｊさず、例えばシステム内のメ
モリーアドレス空間の一部をシ用テムデータ川に割当て
、′［Ｕ池バックアップされたＩＣメモリー等に上記シ
ステムデータを記憶する方法が取らｈる場合が多い。
する顧客に応じた設置データ（以下、システムデータと
いう。）を持つ場合があるが、マイクロプロセツサ等を
用いた安価な制ｆｒ＋４１装置においては、多くの場合
高価な外部記憶手段をイｊさず、例えばシステム内のメ
モリーアドレス空間の一部をシ用テムデータ川に割当て
、′［Ｕ池バックアップされたＩＣメモリー等に上記シ
ステムデータを記憶する方法が取らｈる場合が多い。
どころがこのような装置においては、プロセッサの同一
アドレス空間内にシステムデータが配置されるため、プ
ログラム暴走から当該システノ、データを保護する必侠
があり、通常ハードウェア手段（例えば手動切替スイッ
チによりメモリ書込制御線をコントロールする）により
メモリープロテクトを行なうようにしている。
アドレス空間内にシステムデータが配置されるため、プ
ログラム暴走から当該システノ、データを保護する必侠
があり、通常ハードウェア手段（例えば手動切替スイッ
チによりメモリ書込制御線をコントロールする）により
メモリープロテクトを行なうようにしている。
、しかし、このようなハードウェア手段による場合は、
メ歌り−のプロテクトは確実であるが、システムデータ
の変更要求に対しては、その装置の設置された現地に赴
く必要があり、例えば遠隔制御でこれを変更する等の方
法をとることは困離である。また、このメモリープロテ
クトの制御を、スイッチ等のハードウェア手段でなくプ
ログラム手段のみ（例えば、システムに接がるデータ投
入手段からノロテクト解除コマンドを投する）によって
行なう方法の場合は、プログラム自身にプロテクト解除
の機能を有するため、グログラム暴走によりメモリープ
ロテクトが解除され、システムデータが破壊さ力、る恐
れがある。
メ歌り−のプロテクトは確実であるが、システムデータ
の変更要求に対しては、その装置の設置された現地に赴
く必要があり、例えば遠隔制御でこれを変更する等の方
法をとることは困離である。また、このメモリープロテ
クトの制御を、スイッチ等のハードウェア手段でなくプ
ログラム手段のみ（例えば、システムに接がるデータ投
入手段からノロテクト解除コマンドを投する）によって
行なう方法の場合は、プログラム自身にプロテクト解除
の機能を有するため、グログラム暴走によりメモリープ
ロテクトが解除され、システムデータが破壊さ力、る恐
れがある。
本発明はこのような点にかんがみてなされたもので、ソ
フトウェア手段として、データ投入手段からプロセッサ
に入力されたキーコードをプログラム機能による加工な
しに特定出力ｙｌ？ −）にその捷ま出力する機能金持
たせ、一方ハードウェア手段としてはあらかじめ設定さ
れた固定キーコード全発生する固定キーコード設定手段
と、グロセソザーから出力された上記キーコードが上記
固定キーコード設定手段により設定された固定キーコー
ドと一致した時のみメモリーのノロデクト全解除する手
段を設けることによシ、プログラム暴走による破壊のな
い、かつ遠隔からのシステムデータの変更を可能とする
メモリプロテクト方式を提供以下にゾ１〃１ａ例にもと
づいて本発明の詳細な説明する。
フトウェア手段として、データ投入手段からプロセッサ
に入力されたキーコードをプログラム機能による加工な
しに特定出力ｙｌ？ −）にその捷ま出力する機能金持
たせ、一方ハードウェア手段としてはあらかじめ設定さ
れた固定キーコード全発生する固定キーコード設定手段
と、グロセソザーから出力された上記キーコードが上記
固定キーコード設定手段により設定された固定キーコー
ドと一致した時のみメモリーのノロデクト全解除する手
段を設けることによシ、プログラム暴走による破壊のな
い、かつ遠隔からのシステムデータの変更を可能とする
メモリプロテクト方式を提供以下にゾ１〃１ａ例にもと
づいて本発明の詳細な説明する。
第１図は不発り］の実施例の（ＩＩ２成を示したブロッ
ク図で、ａはセントラルプロセッザ（以下、ＣＰＵとい
う。）、ｂはタイプライタインターフェース、Ｃはタイ
プライタ、ｄはキーコードラッチ付きの比較回路からな
るプロテクターで前記特定出力ポートと対応するもの、
ｅは固定キーコード設定手段、ｆは書替可能メモリー（
以下、ＩｔＡＭという。）、ｇはプログラム用読出し専
用メモリー（以下、ＲＯＭという。〕、１１はＣＰＵパ
スである。
ク図で、ａはセントラルプロセッザ（以下、ＣＰＵとい
う。）、ｂはタイプライタインターフェース、Ｃはタイ
プライタ、ｄはキーコードラッチ付きの比較回路からな
るプロテクターで前記特定出力ポートと対応するもの、
ｅは固定キーコード設定手段、ｆは書替可能メモリー（
以下、ＩｔＡＭという。）、ｇはプログラム用読出し専
用メモリー（以下、ＲＯＭという。〕、１１はＣＰＵパ
スである。
第１図において、ＣＰＵ−ａはＲＯＭ・ｇからのプログ
ラムｉ Ｃ１）Ｕバスｂ ｆ介して胱出し走行する。Ｒ
ＡＭ−ｆにはシステムデータが設定され、プロテクター
ｄによυ通児はＣ１）υ・ａからの書込が禁止され、保
ｈφされておシ、メモリ一グ−ロテクトの状態にある。
ラムｉ Ｃ１）Ｕバスｂ ｆ介して胱出し走行する。Ｒ
ＡＭ−ｆにはシステムデータが設定され、プロテクター
ｄによυ通児はＣ１）υ・ａからの書込が禁止され、保
ｈφされておシ、メモリ一グ−ロテクトの状態にある。
ＲＡＭ−ｆのシステムデータを変更し、もしくは新規な
システムプ″−夕の設定を行う場合は、タイプライタ−
Ｃからメモリープロテクトｋ ８’ｆ除するコマンド全
タイシライタインターフェースｂｆ介してＣＰＵ−ａに
入力する。ＣＰＵ−ａは、入力されたコマンドがメモリ
ープロテクト解除コマンドの場合は、そのコマンド中に
＠１れるキーコードをそのｔま（力１１工することなく
）プロテクターｄに出力する。プロテクターｄ １７ｔ
ＣＰＴＪ−ａから出力された」二言己キーコード全ラ
ッチするとともに、固定キーコード設定手段ｅからの固
定キーコードと上ｇＩ、 ｃｐＵ Ｈａからのキーコー
ドと全比較し、その結果’ｋ Ｉ？ＡＲ４・ｆの１込制
御線に出力する。上記固定キーコードは例えば第２図に
示すようにヘキサデジーフル５５で構成されるプロテク
ターｄの出力は、−１−ｉｉ１’、 （、’ＰＴＪ−ａ
からのキーコードが上記固定キーコードと一致すれば、
ＲＡＭ−ｆの１１）連判ｊ’ｌｌ 線の衷込抑止を解除
する。一旦プロテクターｄに正しいキーコードがラッチ
されれば、それ以後はこのラッチ内容を・消去するまで
ＴｔＡＭ−ｆはオープンされ、タイプライタ−Ｃからの
コマンドに応じてＣＰＵ−ａはＲＡＭ−ｆｌｒｃアクセ
スし、システムデータの設定 変更を行う１、以」二の
実施例から明らかなように、本うも明のメモリープロデ
クト方式においては、プログラム及びＣＰＵ−ａ ｉＪ
：タイグライタ−Ｃから入力さノ１だ任意のキーコード
を４“！１定出力ｙｒ’！ −） （プロテクターｄ）
に出力するだけの轡能しか与えられていないので、この
出力ｙｔ＝ −）に正しいキーコードを出力するように
ＣＰＵ−ａが■・走する確率は非常に低いことからグロ
グラム暴走が発生してもＩ払Ｍ−ｆの書込側（１１層−
の■込抑市が解除ちれることは皆無に等（２く、ＲＡＭ
−ｆの格納情報を保砕するという実用上の彎求全十分満
゛す〕″１コデクトが可能でＪトる。さらしこ、キーコ
ードの桁数（「多くすればその＜Ｋｌ：率イ１．・さら
Ｖこ低くすることができる。
システムプ″−夕の設定を行う場合は、タイプライタ−
Ｃからメモリープロテクトｋ ８’ｆ除するコマンド全
タイシライタインターフェースｂｆ介してＣＰＵ−ａに
入力する。ＣＰＵ−ａは、入力されたコマンドがメモリ
ープロテクト解除コマンドの場合は、そのコマンド中に
＠１れるキーコードをそのｔま（力１１工することなく
）プロテクターｄに出力する。プロテクターｄ １７ｔ
ＣＰＴＪ−ａから出力された」二言己キーコード全ラ
ッチするとともに、固定キーコード設定手段ｅからの固
定キーコードと上ｇＩ、 ｃｐＵ Ｈａからのキーコー
ドと全比較し、その結果’ｋ Ｉ？ＡＲ４・ｆの１込制
御線に出力する。上記固定キーコードは例えば第２図に
示すようにヘキサデジーフル５５で構成されるプロテク
ターｄの出力は、−１−ｉｉ１’、 （、’ＰＴＪ−ａ
からのキーコードが上記固定キーコードと一致すれば、
ＲＡＭ−ｆの１１）連判ｊ’ｌｌ 線の衷込抑止を解除
する。一旦プロテクターｄに正しいキーコードがラッチ
されれば、それ以後はこのラッチ内容を・消去するまで
ＴｔＡＭ−ｆはオープンされ、タイプライタ−Ｃからの
コマンドに応じてＣＰＵ−ａはＲＡＭ−ｆｌｒｃアクセ
スし、システムデータの設定 変更を行う１、以」二の
実施例から明らかなように、本うも明のメモリープロデ
クト方式においては、プログラム及びＣＰＵ−ａ ｉＪ
：タイグライタ−Ｃから入力さノ１だ任意のキーコード
を４“！１定出力ｙｒ’！ −） （プロテクターｄ）
に出力するだけの轡能しか与えられていないので、この
出力ｙｔ＝ −）に正しいキーコードを出力するように
ＣＰＵ−ａが■・走する確率は非常に低いことからグロ
グラム暴走が発生してもＩ払Ｍ−ｆの書込側（１１層−
の■込抑市が解除ちれることは皆無に等（２く、ＲＡＭ
−ｆの格納情報を保砕するという実用上の彎求全十分満
゛す〕″１コデクトが可能でＪトる。さらしこ、キーコ
ードの桁数（「多くすればその＜Ｋｌ：率イ１．・さら
Ｖこ低くすることができる。
以上の説明の」、うに、本発明によれば、システムデー
タをシスデジ・内に記１意するようにした）０ロセツサ
制側１の制ｆ＋’ｌｌｌ装置れにおいて、システムデー
タのプロテクトを極めて安価にでき、かつ遠隔省・１１
σ１１１によってシスデジ・データの設定 ツ呪更／１
（可能なメモリーグロテクト方式全提供することができ
、その効果は顕著である。
タをシスデジ・内に記１意するようにした）０ロセツサ
制側１の制ｆ＋’ｌｌｌ装置れにおいて、システムデー
タのプロテクトを極めて安価にでき、かつ遠隔省・１１
σ１１１によってシスデジ・データの設定 ツ呪更／１
（可能なメモリーグロテクト方式全提供することができ
、その効果は顕著である。
第１図は本発明の実施例を示すブロック図、第２図はキ
ーコードの例ゲ示す＋；ａ ＊ある。 ａ・・・セントラルプロセッサー（ＣＰＵ）ｂ・・・タ
イ−１ライターインターフエースＣ・・・タイプライタ
−ｄプロテクター０・・・［Ｉ’１．ｌ ７ｉ′、キー
コード設定手段ｆ −ｉ’ｌ ’ｙ’＋可ｆｌｌＩ ）
モ’） （ＲＡＭ ）ｇ・・・プログラム用メモ
リー（ＲＯＭ ）１１・・・ＣＰＵパス １ 岸 … 止 イーｌ 第１図 ２１”ｉ ２図 （づ 第１頁の続き ０発 明 者 黒森弘 東京部品川区中延６丁目１０番１３ 号株式会社大興電機製作所内 ■出 願 人 安立電気株式会社 東京都港区南麻布５丁目１０番２７ 号 ■出 願 人 株式会社長谷川電機製作所東京部品川区
西五反田３丁目９ 番２３号 ■出 願 人 株式会社ナカヨ通信機 東京都世田谷区代沢２丁目４０番 ２号 ■出 願 人 株式会社高見澤電機製作所東京都世田谷
区上馬３丁目１８番 ７号 ■出 願 人 株式会社大興電機製作所東京部品川区中
延６丁目１０番１３
ーコードの例ゲ示す＋；ａ ＊ある。 ａ・・・セントラルプロセッサー（ＣＰＵ）ｂ・・・タ
イ−１ライターインターフエースＣ・・・タイプライタ
−ｄプロテクター０・・・［Ｉ’１．ｌ ７ｉ′、キー
コード設定手段ｆ −ｉ’ｌ ’ｙ’＋可ｆｌｌＩ ）
モ’） （ＲＡＭ ）ｇ・・・プログラム用メモ
リー（ＲＯＭ ）１１・・・ＣＰＵパス １ 岸 … 止 イーｌ 第１図 ２１”ｉ ２図 （づ 第１頁の続き ０発 明 者 黒森弘 東京部品川区中延６丁目１０番１３ 号株式会社大興電機製作所内 ■出 願 人 安立電気株式会社 東京都港区南麻布５丁目１０番２７ 号 ■出 願 人 株式会社長谷川電機製作所東京部品川区
西五反田３丁目９ 番２３号 ■出 願 人 株式会社ナカヨ通信機 東京都世田谷区代沢２丁目４０番 ２号 ■出 願 人 株式会社高見澤電機製作所東京都世田谷
区上馬３丁目１８番 ７号 ■出 願 人 株式会社大興電機製作所東京部品川区中
延６丁目１０番１３
Claims (1)
- システムの設定データをシステノ・内のメモリーに記憶
保持するようにしたプロセッサ制御による制御装置〜、
においで、外部から投入さｈたキーコードをプロセッサ
による加工なしに特定出力ポートに出力し、該特定出力
ポートに設定された固定キーコードと前記キーコードと
を比較し・、その一致出力の有無によシステムデータな
・記憶するメモリ一部のプロセッサからの隻込制御線の
抑止を制御するようにしたメモリープロテクト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57165589A JPS5956300A (ja) | 1982-09-22 | 1982-09-22 | メモリ−プロテクト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57165589A JPS5956300A (ja) | 1982-09-22 | 1982-09-22 | メモリ−プロテクト方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5956300A true JPS5956300A (ja) | 1984-03-31 |
| JPS6235701B2 JPS6235701B2 (ja) | 1987-08-03 |
Family
ID=15815221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57165589A Granted JPS5956300A (ja) | 1982-09-22 | 1982-09-22 | メモリ−プロテクト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5956300A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266301U (ja) * | 1985-10-14 | 1987-04-24 | ||
| JPS62271031A (ja) * | 1986-05-20 | 1987-11-25 | Fujitsu Ltd | 記憶デ−タ保護方式 |
| JPH01288942A (ja) * | 1988-05-16 | 1989-11-21 | Canon Inc | 制御回路のデータ保護方法 |
| JPH03280126A (ja) * | 1990-03-29 | 1991-12-11 | Japan Radio Co Ltd | データ処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55130000A (en) * | 1979-03-26 | 1980-10-08 | Mitsubishi Electric Corp | Memory unit |
-
1982
- 1982-09-22 JP JP57165589A patent/JPS5956300A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55130000A (en) * | 1979-03-26 | 1980-10-08 | Mitsubishi Electric Corp | Memory unit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266301U (ja) * | 1985-10-14 | 1987-04-24 | ||
| JPS62271031A (ja) * | 1986-05-20 | 1987-11-25 | Fujitsu Ltd | 記憶デ−タ保護方式 |
| JPH01288942A (ja) * | 1988-05-16 | 1989-11-21 | Canon Inc | 制御回路のデータ保護方法 |
| JPH03280126A (ja) * | 1990-03-29 | 1991-12-11 | Japan Radio Co Ltd | データ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6235701B2 (ja) | 1987-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63187353A (ja) | バスを介して信号を伝送することを阻止するためのデータ保護回路 | |
| JPS5956300A (ja) | メモリ−プロテクト方式 | |
| JPH0552278B2 (ja) | ||
| JPH10171559A (ja) | 周辺装置の接続方法および接続装置 | |
| JPH01232452A (ja) | ワンチッププロセッサ | |
| JP2927069B2 (ja) | フロッピィディスク制御装置 | |
| RU97104793A (ru) | Способ защиты персонального компьютера от несанкционированного доступа и устройство для его реализации | |
| JPS6226738B2 (ja) | ||
| JPH04163649A (ja) | 外部記憶装置のデータ保護方式 | |
| JPS595496A (ja) | メモリプロテクト方式 | |
| JPS6225214B2 (ja) | ||
| JPH02128266A (ja) | 保護機能付レジスタ | |
| JPH01123342A (ja) | メモリの書込保護回路 | |
| JPS6140652A (ja) | メモリの書込み保護方法及び回路 | |
| JPS6386049A (ja) | マイクロコンピユ−タ | |
| JPS6224342A (ja) | メモリ−デ−タ保護回路内蔵制御装置 | |
| JPS6341962A (ja) | プログラム制御装置 | |
| JPS61278943A (ja) | レジスタ保護回路 | |
| JPS61201355A (ja) | タ−ミナル資源の破壊防止方式 | |
| JPH02189661A (ja) | メモリの書き込み保護方式 | |
| JPS63282532A (ja) | メモリ制御方式 | |
| JPS57162196A (en) | Destruction preventing system for data storing area | |
| JPS5729130A (en) | Common-bus interface protecting system | |
| JPH02155057A (ja) | データ処理装置 | |
| JPH05120108A (ja) | フアイルの更新方式 |