JPS63282532A - メモリ制御方式 - Google Patents
メモリ制御方式Info
- Publication number
- JPS63282532A JPS63282532A JP62117778A JP11777887A JPS63282532A JP S63282532 A JPS63282532 A JP S63282532A JP 62117778 A JP62117778 A JP 62117778A JP 11777887 A JP11777887 A JP 11777887A JP S63282532 A JPS63282532 A JP S63282532A
- Authority
- JP
- Japan
- Prior art keywords
- vector table
- write
- vector
- write control
- storage part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 3
- 230000002159 abnormal effect Effects 0.000 abstract description 6
- 230000005856 abnormality Effects 0.000 abstract description 3
- 230000005764 inhibitory process Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ベクタテーブルに基づいてベクタジャンプ制御を行うシ
ステム構成において、前記ベクタテーブルに対する書き
込みを禁止または許可を設定するとともに、ベクタテー
ブルに対するライトコマンド信号の、有効/無効を上記
設定に従って選択する書き込み制御手段を設け、この書
き込み制御手段に書き込み禁止を設定した場合には、た
とえライトコマンド信号が出力されても、ベクタテーブ
ルの書き込みができないようにしたものである。
ステム構成において、前記ベクタテーブルに対する書き
込みを禁止または許可を設定するとともに、ベクタテー
ブルに対するライトコマンド信号の、有効/無効を上記
設定に従って選択する書き込み制御手段を設け、この書
き込み制御手段に書き込み禁止を設定した場合には、た
とえライトコマンド信号が出力されても、ベクタテーブ
ルの書き込みができないようにしたものである。
本発明はメモリ制御方式に係り、特にベクタジャンプテ
ーブルの保護に有効なメモリ制御方式に関する。
ーブルの保護に有効なメモリ制御方式に関する。
電子計算機においては、通常主記憶装置の先頭或いは最
後尾に、割り込みが発生した場合等のジャンプ先アドレ
スを格納するベクタテーブルが設けられている。
後尾に、割り込みが発生した場合等のジャンプ先アドレ
スを格納するベクタテーブルが設けられている。
かかるベクタテーブルを用いたベクタジャンプ制御を行
うに際し、前記ジャンプテーブルがリード/ライト可能
なメモリ上に格納されている場合には、プログラムの暴
走等の異常動作が生じた場合には、ジャンプテーブルが
不法に書き換えられてしまう危険がある。
うに際し、前記ジャンプテーブルがリード/ライト可能
なメモリ上に格納されている場合には、プログラムの暴
走等の異常動作が生じた場合には、ジャンプテーブルが
不法に書き換えられてしまう危険がある。
システムを復旧させるには、上記ジャンプテーブルを参
照して指定のアドレスにジャンプし、しかるべきルーチ
ンを起動する必要があるが、肝腎なジャンプテーブルの
内容に不安があるとこれを改めて書き直す等の操作が必
要となり、システムの復旧に長時間を要する。
照して指定のアドレスにジャンプし、しかるべきルーチ
ンを起動する必要があるが、肝腎なジャンプテーブルの
内容に不安があるとこれを改めて書き直す等の操作が必
要となり、システムの復旧に長時間を要する。
上述の如くシステムが異常動作に陥った場合に、従来は
システム領域であるベクタテーブルの値が保護されてい
ないため、システムの復旧が出来なくなってしまうとい
う問題がある。
システム領域であるベクタテーブルの値が保護されてい
ないため、システムの復旧が出来なくなってしまうとい
う問題がある。
そこで本発明においては、ベクタテーブルが異常動作等
によって書き換えられることを防止することを目的とす
る。
によって書き換えられることを防止することを目的とす
る。
本発明においては、ベクタテーブルを格納する記憶部に
対する書き込み許可/禁止を設定するとともに、これの
設定に基づいてベクタテーブル記憶部に対するライトコ
マンド信号の有効/無効を選択する書き込み制御手段を
設けた。
対する書き込み許可/禁止を設定するとともに、これの
設定に基づいてベクタテーブル記憶部に対するライトコ
マンド信号の有効/無効を選択する書き込み制御手段を
設けた。
通常はライトコマンド信号が送出されると、メモリに対
するデータの書き込みが行われる。本発明においては上
述の書き込み制御手段の設定により、上記ベクタテーブ
ルに対するライトコマンドを有効化あるいは無効化する
ので、書き込み制御手段に書き込み禁止を設定すること
により、たとえベクタテーブルに対するライトコマンド
信号が出力されても、この信号は無効化され、実際に書
き込みは行われない。
するデータの書き込みが行われる。本発明においては上
述の書き込み制御手段の設定により、上記ベクタテーブ
ルに対するライトコマンドを有効化あるいは無効化する
ので、書き込み制御手段に書き込み禁止を設定すること
により、たとえベクタテーブルに対するライトコマンド
信号が出力されても、この信号は無効化され、実際に書
き込みは行われない。
以下本発明の一実施例を図面により説明する。
第1図に上記一実施例の要部構成を示す。同図において
1は中央処理装置(以下CPUと略記する)、4はベク
タテーブル記憶部、5は信号線、6はデータバスである
0本実施例ではこれらに加えて、ベクタライト制御レジ
スタ2とANDゲート10からなる書き込み制御手段3
を付設した。
1は中央処理装置(以下CPUと略記する)、4はベク
タテーブル記憶部、5は信号線、6はデータバスである
0本実施例ではこれらに加えて、ベクタライト制御レジ
スタ2とANDゲート10からなる書き込み制御手段3
を付設した。
上記ベクタライト制御レジスタ2は、ベクタテーブル記
憶部4に対するデータの書き込みを制御するものである
。データ書き込みを禁止する場合にはベクタライト制御
レジスタに“0°を、書き込みを行う場合には“1゛を
書き込んでおく。
憶部4に対するデータの書き込みを制御するものである
。データ書き込みを禁止する場合にはベクタライト制御
レジスタに“0°を、書き込みを行う場合には“1゛を
書き込んでおく。
従来、CPUIからベクタテーブル4に書き込みを行う
場合には、信号線5を介してライトコマンド信号7をベ
クタテーブル記憶部4に対して送出し、読みだしを行う
場合にはリードコマンド信号8を送出する。
場合には、信号線5を介してライトコマンド信号7をベ
クタテーブル記憶部4に対して送出し、読みだしを行う
場合にはリードコマンド信号8を送出する。
これに対し本実施例では、読みだしの場合は従来と同一
であるが、書き込みの場合のライトコマンド信号7は、
直接ベクタテーブル記憶部4に送出されるのではな(、
ANDゲート10に入力される。ANDゲート10には
更にベクタライト制御レジスタ2の内容であるベクタラ
イト許可信号12が入力され、両者の論理積がベクタテ
ーブル記憶部4に送出される。
であるが、書き込みの場合のライトコマンド信号7は、
直接ベクタテーブル記憶部4に送出されるのではな(、
ANDゲート10に入力される。ANDゲート10には
更にベクタライト制御レジスタ2の内容であるベクタラ
イト許可信号12が入力され、両者の論理積がベクタテ
ーブル記憶部4に送出される。
従って、ベクタライト制御レジスタ2の内容がO゛、即
ちライト禁止の場合には、ANDゲート10の出力は°
0゛となるので、何らかの異常によりライトコマンド信
号7が出力され、データバス6からデータ9が出力され
ても、このデータ9がベクタテーブル記憶部4に書き込
まれることはない。
ちライト禁止の場合には、ANDゲート10の出力は°
0゛となるので、何らかの異常によりライトコマンド信
号7が出力され、データバス6からデータ9が出力され
ても、このデータ9がベクタテーブル記憶部4に書き込
まれることはない。
ベクタテーブル記憶部4に実際に書き込みを行う場合に
は、ベクタライト制御レジスタ2に予め°1”を書き込
む。しかる後ライトコマンド信号7を送出し、書き込む
べきデータ9を出力する。
は、ベクタライト制御レジスタ2に予め°1”を書き込
む。しかる後ライトコマンド信号7を送出し、書き込む
べきデータ9を出力する。
この場合には、ANDゲート10の出力は“1′となる
ので、ベクタテーブル記憶部4にデータ9が書き込まれ
ることとなる。
ので、ベクタテーブル記憶部4にデータ9が書き込まれ
ることとなる。
上述のように本実施例においては、ベクタライト制御レ
ジスタ2とANDゲート10を設け、ベクタライト制御
レジスタ2の内容によってANDゲート10の出力であ
るライト信号11の値を制御することにより、ベクタテ
ーブル記憶部4に対する書き込みを制御する。従ってプ
ログラムの異常等によってベクタテーブル記憶部4に対
して不法に書き込みが行われようとしても、ベクタライ
ト制御レジスタ2の内容を書き込み禁止にしておくこと
により、異常書き込みを防止することが可能となり、不
法にベクタテーブルが書き換えられる確率が下がり、信
頼性が向上する。
ジスタ2とANDゲート10を設け、ベクタライト制御
レジスタ2の内容によってANDゲート10の出力であ
るライト信号11の値を制御することにより、ベクタテ
ーブル記憶部4に対する書き込みを制御する。従ってプ
ログラムの異常等によってベクタテーブル記憶部4に対
して不法に書き込みが行われようとしても、ベクタライ
ト制御レジスタ2の内容を書き込み禁止にしておくこと
により、異常書き込みを防止することが可能となり、不
法にベクタテーブルが書き換えられる確率が下がり、信
頼性が向上する。
以上説明したごとく本発明によれば、ベクタテーブルを
保護できるので、システムが異常動作に陥った場合の復
旧性が良くなる。
保護できるので、システムが異常動作に陥った場合の復
旧性が良くなる。
第1図は本発明一実施例の要部構成説明図である。
図において、1は中央処理装置、2はベクタライト制御
レジスタ、3は書き込み制御手段、4はベクタテーブル
記憶部、10はANDゲート、11はライト信号、12
はベクタライト許可信号を示す。
レジスタ、3は書き込み制御手段、4はベクタテーブル
記憶部、10はANDゲート、11はライト信号、12
はベクタライト許可信号を示す。
Claims (1)
- 【特許請求の範囲】 ベクタジャンプ制御のための飛び先アドレスを格納する
書き込み可能なベクタテーブル記憶部(4)と、 該ベクタテーブル(4)に対する書き込み許可または禁
止を設定するとともに、該設定に従って前記ベクタテー
ブル(4)に対するライトコマンド信号(7)の有効化
または無効化を行う書き込み制御手段(3)とを具備し
、 該書き込み制御手段(3)に書き込み許可を設定した場
合にのみ前記ベクタテーブル記憶部(4)に対する書き
込みを可能とすることを特徴とするメモリ制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62117778A JPS63282532A (ja) | 1987-05-13 | 1987-05-13 | メモリ制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62117778A JPS63282532A (ja) | 1987-05-13 | 1987-05-13 | メモリ制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63282532A true JPS63282532A (ja) | 1988-11-18 |
Family
ID=14720089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62117778A Pending JPS63282532A (ja) | 1987-05-13 | 1987-05-13 | メモリ制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63282532A (ja) |
-
1987
- 1987-05-13 JP JP62117778A patent/JPS63282532A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6016536A (en) | Method for backing up the system files in a hard disk drive | |
JPS58139400A (ja) | デ−タの取出防止制御機構 | |
JPS59231650A (ja) | ソフトウエア保護処理方式 | |
JPS63282532A (ja) | メモリ制御方式 | |
JPS63317975A (ja) | 磁気ディスク装置のライトプロテクト機構 | |
JPS6244854A (ja) | メモリ保護回路 | |
US20190212930A1 (en) | Data storage chip and data access method | |
JPH05100847A (ja) | 情報処理装置のメモリ保護方式 | |
US20100312978A1 (en) | Computer system, information protection method, and program | |
JPH01123342A (ja) | メモリの書込保護回路 | |
JPH02128266A (ja) | 保護機能付レジスタ | |
JP2005209178A (ja) | メモリ保護装置、メモリ保護方法及びメモリ保護プログラム | |
JP2619671B2 (ja) | メモリ制御回路 | |
JPH0212443A (ja) | 二重化処理装置 | |
JPH01261760A (ja) | コンピュータ装置 | |
JPH06149682A (ja) | メモリデータ保護回路 | |
JPH01180656A (ja) | メモリ保護装置 | |
JPH01300357A (ja) | 電子ディスク装置 | |
JPH0216656A (ja) | 電子デイスク装置 | |
JPH05173887A (ja) | 記憶装置 | |
JPH05198095A (ja) | フロッピィディスク制御装置 | |
JPH0336650A (ja) | メモリ保護方式 | |
JPH01287761A (ja) | 半導体記憶装置 | |
JPH0676134A (ja) | Icカード | |
JPH02176843A (ja) | Dma制御装置 |