JPH10171559A - 周辺装置の接続方法および接続装置 - Google Patents
周辺装置の接続方法および接続装置Info
- Publication number
- JPH10171559A JPH10171559A JP8328542A JP32854296A JPH10171559A JP H10171559 A JPH10171559 A JP H10171559A JP 8328542 A JP8328542 A JP 8328542A JP 32854296 A JP32854296 A JP 32854296A JP H10171559 A JPH10171559 A JP H10171559A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral device
- information processing
- connection
- storage unit
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 周辺装置と情報処理装置とを任意の組合わせ
て接続することを不可能にして周辺装置の流用を不可能
にすることにより、周辺装置の紛失や盗難を防止する。 【解決手段】 周辺装置に設けたＩＤ記憶部と情報処理
装置に設けたＩＤ記憶部とのそれぞれにあらかじめＩＤ
コードを格納しておき、周辺装置を情報処理装置に物理
的に接続して情報処理装置を起動したとき、それらのＩ
Ｄコードを読出して照合し、それらが一致したときにの
み周辺装置と情報処理装置とを接続するように構成す
る。
て接続することを不可能にして周辺装置の流用を不可能
にすることにより、周辺装置の紛失や盗難を防止する。 【解決手段】 周辺装置に設けたＩＤ記憶部と情報処理
装置に設けたＩＤ記憶部とのそれぞれにあらかじめＩＤ
コードを格納しておき、周辺装置を情報処理装置に物理
的に接続して情報処理装置を起動したとき、それらのＩ
Ｄコードを読出して照合し、それらが一致したときにの
み周辺装置と情報処理装置とを接続するように構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、周辺装置を情報処
理装置に接続するための周辺装置の接続方法および接続
装置に関し、特に、周辺装置の流用を防止することがで
きる周辺装置の接続方法および接続装置に関する。
理装置に接続するための周辺装置の接続方法および接続
装置に関し、特に、周辺装置の流用を防止することがで
きる周辺装置の接続方法および接続装置に関する。
【０００２】
【従来の技術】図５は従来の周辺装置の接続手段の一例
を示すブロック図である。
を示すブロック図である。
【０００３】周辺装置を情報処理装置に接続するための
従来の周辺装置の接続手段は、図５に示すように、制御
部６３との間でコマンド・データ１４の授受を行う周辺
装置６２のインターフェイス部６４と、Ｉ／Ｏサブシス
テム６７との間でコマンド・データ１５の授受を行う情
報処理装置６１のインターフェイス部６６とを、インタ
ーフェイス信号１６によって直接接続するように構成さ
れている。従って周辺装置６２は、インターフェイス部
６６と同じ構成および作用を有するインターフェイス部
を備える他の情報処理装置にも接続可能であり、また、
情報処理装置６１は、インターフェイス部６４と同じ構
成および作用を有するインターフェイス部を備える他の
周辺装置にも接続可能である。
従来の周辺装置の接続手段は、図５に示すように、制御
部６３との間でコマンド・データ１４の授受を行う周辺
装置６２のインターフェイス部６４と、Ｉ／Ｏサブシス
テム６７との間でコマンド・データ１５の授受を行う情
報処理装置６１のインターフェイス部６６とを、インタ
ーフェイス信号１６によって直接接続するように構成さ
れている。従って周辺装置６２は、インターフェイス部
６６と同じ構成および作用を有するインターフェイス部
を備える他の情報処理装置にも接続可能であり、また、
情報処理装置６１は、インターフェイス部６４と同じ構
成および作用を有するインターフェイス部を備える他の
周辺装置にも接続可能である。
【０００４】
【発明が解決しようとする課題】上述したような従来の
周辺装置を情報処理装置に接続するための接続手段は、
同じ会社施設や同じ学校施設内においてパソコン等の同
種の情報処理装置が設置されている場合、ハードディス
クドライブ等の外付けの周辺装置が同種の情報処理装置
のいずれにも接続ができるため、外付けの周辺装置が流
用されて紛失や盗難が発生し易いという問題点を有して
いる。
周辺装置を情報処理装置に接続するための接続手段は、
同じ会社施設や同じ学校施設内においてパソコン等の同
種の情報処理装置が設置されている場合、ハードディス
クドライブ等の外付けの周辺装置が同種の情報処理装置
のいずれにも接続ができるため、外付けの周辺装置が流
用されて紛失や盗難が発生し易いという問題点を有して
いる。
【０００５】本発明の目的は、上述のような従来の周辺
装置の情報処理装置に対する接続手段の欠点を解消する
ため、周辺装置の流用ができないようにして、紛失や盗
難をを防止できる周辺装置の接続方法および接続装置を
提供することにある。
装置の情報処理装置に対する接続手段の欠点を解消する
ため、周辺装置の流用ができないようにして、紛失や盗
難をを防止できる周辺装置の接続方法および接続装置を
提供することにある。
【０００６】
【課題を解決するための手段】本発明の周辺装置の接続
方法は、周辺装置に設けた第一のＩＤ記憶部および情報
処理装置に設けた第二のＩＤ記憶部のそれぞれにあらか
じめ格納してあるＩＤコードを照合し、それらが一致し
たときにのみ前記周辺装置を前記情報処理装置に接続す
るようにしたものである。
方法は、周辺装置に設けた第一のＩＤ記憶部および情報
処理装置に設けた第二のＩＤ記憶部のそれぞれにあらか
じめ格納してあるＩＤコードを照合し、それらが一致し
たときにのみ前記周辺装置を前記情報処理装置に接続す
るようにしたものである。
【０００７】本発明の周辺装置の接続装置は、周辺装置
に設けた第一のＩＤ記憶部と、情報処理装置に設けた第
二のＩＤ記憶部と、前記第一のＩＤ記憶部および前記第
二のＩＤ記憶部のそれぞれにあらかじめ格納してあるＩ
Ｄコードを照合する判別回路と、前記判別回路における
前記ＩＤコードの照合結果が一致したとき前記周辺装置
を前記情報処理装置に接続する接続制御回路とを備える
ものであり、そのための手段として、前記判別回路およ
び前記接続制御回路を前記情報処理装置内に設けるか、
または、前記判別回路および前記接続制御回路を前記周
辺装置内に設けるか、または、前記判別回路および前記
接続制御回路を有する接続装置を前記周辺装置内と前記
情報処理装置との間に設けたものである。
に設けた第一のＩＤ記憶部と、情報処理装置に設けた第
二のＩＤ記憶部と、前記第一のＩＤ記憶部および前記第
二のＩＤ記憶部のそれぞれにあらかじめ格納してあるＩ
Ｄコードを照合する判別回路と、前記判別回路における
前記ＩＤコードの照合結果が一致したとき前記周辺装置
を前記情報処理装置に接続する接続制御回路とを備える
ものであり、そのための手段として、前記判別回路およ
び前記接続制御回路を前記情報処理装置内に設けるか、
または、前記判別回路および前記接続制御回路を前記周
辺装置内に設けるか、または、前記判別回路および前記
接続制御回路を有する接続装置を前記周辺装置内と前記
情報処理装置との間に設けたものである。
【０００８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【０００９】図１は本発明の周辺装置の接続装置の第一
の実施形態を示すブロック図、図２は図１の実施形態の
接続制御回路の詳細を示す回路図である。
の実施形態を示すブロック図、図２は図１の実施形態の
接続制御回路の詳細を示す回路図である。
【００１０】図１において、周辺装置２は、制御部３お
よびインターフェイス部４の他に、ＩＤ記憶部８を有し
ている。制御部３およびインターフェイス部４は、それ
ぞれ図５の制御部６３およびインターフェイス部６４と
同じ機能を有しており、コマンド・データ１４の授受を
行う。ＩＤ記憶部８は、ＲＯＭやフラッシュＲＯＭ等の
不揮発性の記憶装置（メモリ）であり、周辺装置２に固
有のＩＤコードを格納している。
よびインターフェイス部４の他に、ＩＤ記憶部８を有し
ている。制御部３およびインターフェイス部４は、それ
ぞれ図５の制御部６３およびインターフェイス部６４と
同じ機能を有しており、コマンド・データ１４の授受を
行う。ＩＤ記憶部８は、ＲＯＭやフラッシュＲＯＭ等の
不揮発性の記憶装置（メモリ）であり、周辺装置２に固
有のＩＤコードを格納している。
【００１１】情報処理装置１は、インターフェイス部６
およびＩ／Ｏサブシステム７の他に、ＩＤ記憶部１０お
よび判別回路９および接続制御回路５を有している。イ
ンターフェイス部６およびＩ／Ｏサブシステム７は、そ
れぞれ図５のインターフェイス部６６およびＩ／Ｏサブ
システム６７と同じ機能を有しており、コマンド・デー
タ１５の授受を行う。ＩＤ記憶部１０は、ＩＤ記憶部８
と同様にＲＯＭやフラッシュＲＯＭ等の不揮発性のメモ
リであり、ＩＤ記憶部８に格納してあるＩＤコードと同
じＩＤコードを格納している。判別回路９は、周辺装置
２のＩＤ記憶部８と情報処理装置１のＩＤ記憶部１０と
からそれぞれＩＤコード１１および１２を読取り、それ
らを照合してそれらが一致したとき、接続制御回路５に
対して接続許可信号１３を送出する。ＩＤコード１１お
よび１２が一致しないときは接続許可信号１３を送出し
ない。接続制御回路５は、周辺装置２のインターフェイ
ス部４と情報処理装置１のインターフェイス部６との間
に位置し、インターフェイス信号１７およびインターフ
ェイス信号１８によって周辺装置２のインターフェイス
部４と情報処理装置１のインターフェイス部６との接続
を制御する。初期状態においては周辺装置２のインター
フェイス部４と情報処理装置１のインターフェイス部６
とを接続せず、判別回路９から接続許可信号１３を入力
したとき、それらを接続する。
およびＩ／Ｏサブシステム７の他に、ＩＤ記憶部１０お
よび判別回路９および接続制御回路５を有している。イ
ンターフェイス部６およびＩ／Ｏサブシステム７は、そ
れぞれ図５のインターフェイス部６６およびＩ／Ｏサブ
システム６７と同じ機能を有しており、コマンド・デー
タ１５の授受を行う。ＩＤ記憶部１０は、ＩＤ記憶部８
と同様にＲＯＭやフラッシュＲＯＭ等の不揮発性のメモ
リであり、ＩＤ記憶部８に格納してあるＩＤコードと同
じＩＤコードを格納している。判別回路９は、周辺装置
２のＩＤ記憶部８と情報処理装置１のＩＤ記憶部１０と
からそれぞれＩＤコード１１および１２を読取り、それ
らを照合してそれらが一致したとき、接続制御回路５に
対して接続許可信号１３を送出する。ＩＤコード１１お
よび１２が一致しないときは接続許可信号１３を送出し
ない。接続制御回路５は、周辺装置２のインターフェイ
ス部４と情報処理装置１のインターフェイス部６との間
に位置し、インターフェイス信号１７およびインターフ
ェイス信号１８によって周辺装置２のインターフェイス
部４と情報処理装置１のインターフェイス部６との接続
を制御する。初期状態においては周辺装置２のインター
フェイス部４と情報処理装置１のインターフェイス部６
とを接続せず、判別回路９から接続許可信号１３を入力
したとき、それらを接続する。
【００１２】接続制御回路５は、図２に示すように、イ
ンターフェイス信号１７およびインターフェイス信号１
８の本数に対応して、２個を１組とする複数組のバッフ
ァ２１〜２６を有しており、各バッファ２１〜２６は、
接続許可信号１３によってインターフェイス信号１７と
インターフェイス信号１８を接続する。
ンターフェイス信号１７およびインターフェイス信号１
８の本数に対応して、２個を１組とする複数組のバッフ
ァ２１〜２６を有しており、各バッファ２１〜２６は、
接続許可信号１３によってインターフェイス信号１７と
インターフェイス信号１８を接続する。
【００１３】次に、上述のように構成した接続装置の動
作について説明する。
作について説明する。
【００１４】周辺装置２のＩＤ記憶部８と情報処理装置
１のＩＤ記憶部１０とには、あらかじめ特定のＩＤコー
ドを記憶させておく。次に周辺装置２と情報処理装置１
とを接続コードによって物理的に接続して情報処理装置
１を起動させるが、この時点においては、接続制御回路
５は初期状態にあるため、周辺装置２のインターフェイ
ス部４と情報処理装置１のインターフェイス部６とを接
続していない状態である。情報処理装置１が起動する
と、判別回路９は直ちに動作を開始し、周辺装置２のＩ
Ｄ記憶部８からＩＤコード１１を読取ると同時に、情報
処理装置１のＩＤ記憶部１０からＩＤコード１２を読取
り、それらを照合する。この照合によって両者が一致す
ると、判別回路９は、接続制御回路５に対して接続許可
信号１３を送出する。接続許可信号１３を入力した接続
制御回路５は、周辺装置２のインターフェイス部４と情
報処理装置１のインターフェイス部６との間を接続し、
インターフェイス信号１７およびインターフェイス信号
１８を通過させる。周辺装置２のＩＤ記憶部８からのＩ
Ｄコード１１と情報処理装置１のＩＤ記憶部１０からの
ＩＤコード１２とが一致しないときは、判別回路９は接
続許可信号１３を送出しない。従って接続制御回路５は
周辺装置２のインターフェイス部４と情報処理装置１の
インターフェイス部６との間を接続せず、周辺装置２を
使用することができない。
１のＩＤ記憶部１０とには、あらかじめ特定のＩＤコー
ドを記憶させておく。次に周辺装置２と情報処理装置１
とを接続コードによって物理的に接続して情報処理装置
１を起動させるが、この時点においては、接続制御回路
５は初期状態にあるため、周辺装置２のインターフェイ
ス部４と情報処理装置１のインターフェイス部６とを接
続していない状態である。情報処理装置１が起動する
と、判別回路９は直ちに動作を開始し、周辺装置２のＩ
Ｄ記憶部８からＩＤコード１１を読取ると同時に、情報
処理装置１のＩＤ記憶部１０からＩＤコード１２を読取
り、それらを照合する。この照合によって両者が一致す
ると、判別回路９は、接続制御回路５に対して接続許可
信号１３を送出する。接続許可信号１３を入力した接続
制御回路５は、周辺装置２のインターフェイス部４と情
報処理装置１のインターフェイス部６との間を接続し、
インターフェイス信号１７およびインターフェイス信号
１８を通過させる。周辺装置２のＩＤ記憶部８からのＩ
Ｄコード１１と情報処理装置１のＩＤ記憶部１０からの
ＩＤコード１２とが一致しないときは、判別回路９は接
続許可信号１３を送出しない。従って接続制御回路５は
周辺装置２のインターフェイス部４と情報処理装置１の
インターフェイス部６との間を接続せず、周辺装置２を
使用することができない。
【００１５】図３は本発明の周辺装置の接続装置の第二
の実施形態を示すブロック図である。
の実施形態を示すブロック図である。
【００１６】本実施形態は、判別回路３９および接続制
御回路３５を情報処理装置３１の代りに周辺装置３２に
内蔵させたものである。本実施形態の動作は、図１の実
施形態の動作と同じである。
御回路３５を情報処理装置３１の代りに周辺装置３２に
内蔵させたものである。本実施形態の動作は、図１の実
施形態の動作と同じである。
【００１７】図４は本発明の周辺装置の接続装置の第三
の実施形態を示すブロック図である。
の実施形態を示すブロック図である。
【００１８】本実施形態は、判別回路４９および接続制
御回路４５を情報処理装置４１にも周辺装置３２にも内
蔵させず、接続装置５１に内蔵させ、接続装置５１によ
って周辺装置３２のインターフェイス部４４と情報処理
装置４１のインターフェイス部４６との間を接続するよ
うにしたものである。本実施形態の動作も、図１の実施
形態の動作と同じである。
御回路４５を情報処理装置４１にも周辺装置３２にも内
蔵させず、接続装置５１に内蔵させ、接続装置５１によ
って周辺装置３２のインターフェイス部４４と情報処理
装置４１のインターフェイス部４６との間を接続するよ
うにしたものである。本実施形態の動作も、図１の実施
形態の動作と同じである。
【００１９】
【発明の効果】以上説明したように、本発明の周辺装置
の接続方法および接続装置は、周辺装置に設けたＩＤ記
憶部と情報処理装置に設けたＩＤ記憶部とのそれぞれに
あらかじめＩＤコードを格納しておき、周辺装置を情報
処理装置に物理的に接続して情報処理装置を起動したと
き、それらのＩＤコードを読出して照合し、それらが一
致したときにのみ周辺装置と情報処理装置とを接続する
ように構成することにより、周辺装置と情報処理装置と
を任意の組合わせて接続することが不可能となるため、
周辺装置の流用が不可能になるという効果があり、従っ
て、周辺装置の紛失や盗難を防止できるという効果があ
る。
の接続方法および接続装置は、周辺装置に設けたＩＤ記
憶部と情報処理装置に設けたＩＤ記憶部とのそれぞれに
あらかじめＩＤコードを格納しておき、周辺装置を情報
処理装置に物理的に接続して情報処理装置を起動したと
き、それらのＩＤコードを読出して照合し、それらが一
致したときにのみ周辺装置と情報処理装置とを接続する
ように構成することにより、周辺装置と情報処理装置と
を任意の組合わせて接続することが不可能となるため、
周辺装置の流用が不可能になるという効果があり、従っ
て、周辺装置の紛失や盗難を防止できるという効果があ
る。
【図１】本発明の周辺装置の接続装置の第一の実施形態
を示すブロック図である。
を示すブロック図である。
【図２】図１の実施形態の接続制御回路の詳細を示す回
路図である。
路図である。
【図３】本発明の周辺装置の接続装置の第二の実施形態
を示すブロック図である。
を示すブロック図である。
【図４】本発明の周辺装置の接続装置の第三の実施形態
を示すブロック図である。
を示すブロック図である。
【図５】従来の周辺装置の接続手段の一例を示すブロッ
ク図である。
ク図である。
１・３１・４１・６１ 情報処理装置 ２・３２・４２・６２ 周辺装置 ３・６３ 制御部 ４・６・４４・４６・６４・６６ インターフェイス
部 ５・３５・４５ 接続制御回路 ７・６７ Ｉ／Ｏサブシステム ８・１０ ＩＤ記憶部 ９・３９・４９ 判別回路 １１・１２ ＩＤコード １３ 接続許可信号 １４・１５ コマンド・データ １６・１７・１８ インターフェイス信号 ２１〜２６ バッファ ５１ 接続装置
部 ５・３５・４５ 接続制御回路 ７・６７ Ｉ／Ｏサブシステム ８・１０ ＩＤ記憶部 ９・３９・４９ 判別回路 １１・１２ ＩＤコード １３ 接続許可信号 １４・１５ コマンド・データ １６・１７・１８ インターフェイス信号 ２１〜２６ バッファ ５１ 接続装置
Claims (5)
- 【請求項１】 周辺装置に設けた第一のＩＤ記憶部およ
び情報処理装置に設けた第二のＩＤ記憶部のそれぞれに
あらかじめ格納してあるＩＤコードを照合し、それらが
一致したときにのみ前記周辺装置を前記情報処理装置に
接続することを特徴とする周辺装置の接続方法。 - 【請求項２】 周辺装置に設けた第一のＩＤ記憶部と、
情報処理装置に設けた第二のＩＤ記憶部と、前記第一の
ＩＤ記憶部および前記第二のＩＤ記憶部のそれぞれにあ
らかじめ格納してあるＩＤコードを照合する判別回路
と、前記判別回路における前記ＩＤコードの照合結果が
一致したとき前記周辺装置と前記情報処理装置とを接続
する接続制御回路とを備えることを特徴とする周辺装置
の接続装置。 - 【請求項３】 前記判別回路および前記接続制御回路を
前記情報処理装置内に設けたことを特徴とする請求項２
記載の周辺装置の接続装置。 - 【請求項４】 前記判別回路および前記接続制御回路を
前記周辺装置内に設けたことを特徴とする請求項２記載
の周辺装置の接続装置。 - 【請求項５】 前記判別回路および前記接続制御回路を
有する接続装置を前記周辺装置内と前記情報処理装置と
の間に設けたことを特徴とする請求項２記載の周辺装置
の接続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8328542A JPH10171559A (ja) | 1996-12-09 | 1996-12-09 | 周辺装置の接続方法および接続装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8328542A JPH10171559A (ja) | 1996-12-09 | 1996-12-09 | 周辺装置の接続方法および接続装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10171559A true JPH10171559A (ja) | 1998-06-26 |
Family
ID=18211451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8328542A Pending JPH10171559A (ja) | 1996-12-09 | 1996-12-09 | 周辺装置の接続方法および接続装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10171559A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6915379B2 (en) * | 2001-05-23 | 2005-07-05 | Hitachi Global Storage Technologies Japan, Ltd. | Storage device for processing an access request from a host and storage system including storage devices |
| JP2006302121A (ja) * | 2005-04-22 | 2006-11-02 | Hitachi Ltd | 情報処理装置、ストレージ装置及び情報処理装置の制御方法 |
| JP2006338470A (ja) * | 2005-06-03 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 充放電制御装置およびその制御方法 |
| JP2007094615A (ja) * | 2005-09-28 | 2007-04-12 | Kokuyo Co Ltd | 機器制御システム |
| WO2007132908A1 (ja) * | 2006-05-15 | 2007-11-22 | Sony Corporation | 通信システムおよび認証方法、情報処理装置および情報処理方法、並びにバッテリ |
| WO2009118886A1 (ja) * | 2008-03-28 | 2009-10-01 | 富士通株式会社 | ハードウェアリソースの管理装置 |
-
1996
- 1996-12-09 JP JP8328542A patent/JPH10171559A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6915379B2 (en) * | 2001-05-23 | 2005-07-05 | Hitachi Global Storage Technologies Japan, Ltd. | Storage device for processing an access request from a host and storage system including storage devices |
| JP2006302121A (ja) * | 2005-04-22 | 2006-11-02 | Hitachi Ltd | 情報処理装置、ストレージ装置及び情報処理装置の制御方法 |
| JP2006338470A (ja) * | 2005-06-03 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 充放電制御装置およびその制御方法 |
| JP2007094615A (ja) * | 2005-09-28 | 2007-04-12 | Kokuyo Co Ltd | 機器制御システム |
| WO2007132908A1 (ja) * | 2006-05-15 | 2007-11-22 | Sony Corporation | 通信システムおよび認証方法、情報処理装置および情報処理方法、並びにバッテリ |
| US8387113B2 (en) | 2006-05-15 | 2013-02-26 | Sony Corporation | Communication system, authentication method, information processing device, information processing method, and battery |
| WO2009118886A1 (ja) * | 2008-03-28 | 2009-10-01 | 富士通株式会社 | ハードウェアリソースの管理装置 |
| JP5104944B2 (ja) * | 2008-03-28 | 2012-12-19 | 富士通株式会社 | ハードウェアリソースの管理装置 |
| US8997238B2 (en) | 2008-03-28 | 2015-03-31 | Fujitsu Limited | Management device of hardware resources |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408119A (en) | Individualized portable object such as a credit card | |
| US6098120A (en) | Peripheral sharing system using a bus bridge to emulate peripherals on a first bus to a host on a second bus | |
| JPS60116263A (ja) | 加入者装置の使用許可決定方法及び装置 | |
| JP3182425B2 (ja) | Ｒｏｍデータの保護方法及び装置 | |
| JPH10171559A (ja) | 周辺装置の接続方法および接続装置 | |
| EP0265575B1 (en) | Data processing system having automatic address allocation arrangements for addressing interface cards | |
| US6669099B2 (en) | Memory card | |
| JPH0567028A (ja) | 情報処理装置 | |
| EP0667599B1 (en) | Selective calling receiver for computing devices | |
| JPH01173244A (ja) | コピー防止ｒｏｍ回路 | |
| JPH0962583A (ja) | データ処理装置 | |
| JP3137437B2 (ja) | データ伝送システム | |
| US5786885A (en) | Image processing system | |
| JPH0122653B2 (ja) | ||
| JP2871042B2 (ja) | 入退室管理装置 | |
| JPH0496840A (ja) | 半導体ファイルメモリ装置 | |
| JPH05173876A (ja) | 増設メモリボード | |
| JPS6024661A (ja) | 入出力カ−ドのインタ−ロツク方法 | |
| KR100214945B1 (ko) | 이중화된 메인프로세서를 가지는 vms/ars 시스템의 안내음 송출 장치 | |
| KR960702651A (ko) | 보안성 메모리 카드 | |
| JPS63195748A (ja) | 計算機システムのメモリマツプド制御装置 | |
| JPH04117589A (ja) | Ｉｃカード | |
| RU2165640C1 (ru) | Устройство сопряжения внутрисистемной параллельной магистрали с внешним магистральным параллельным интерфейсом | |
| JPH0738929A (ja) | 時間スイッチ装置 | |
| JPH05216806A (ja) | 入力機器制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990309 |