JPH0962583A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0962583A JPH0962583A JP7215759A JP21575995A JPH0962583A JP H0962583 A JPH0962583 A JP H0962583A JP 7215759 A JP7215759 A JP 7215759A JP 21575995 A JP21575995 A JP 21575995A JP H0962583 A JPH0962583 A JP H0962583A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data processing
- data
- data storage
- identification signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
Abstract
(57)【要約】
【課題】 データの機密保持機能を有するデータ処理装
置を提供することである。 【解決手段】 予め定められた所定の規格を有する接続
コネクタ３に着脱可能に接続される接続部４、データを
格納するメモリ部５およびデータ処理装置本体２１から
供給される制御信号を受けてメモリ部５の動作を制御す
る制御部６を有するデータ記憶装置２２からのデータの
読出しの機密保持機能を有するデータ処理装置である。
特定のデータ処理装置本体の接続コネクタ手段４は識別
信号ＡＥを出力するコネクタ端子４３を有する。特定の
データ記憶装置２２は識別信号ＡＥを検出する識別信号
検出回路２４から出力される識別信号ＡＥを検出し、ゲ
ート回路２３を開いて制御信号を制御部６に通過させ
る。
置を提供することである。 【解決手段】 予め定められた所定の規格を有する接続
コネクタ３に着脱可能に接続される接続部４、データを
格納するメモリ部５およびデータ処理装置本体２１から
供給される制御信号を受けてメモリ部５の動作を制御す
る制御部６を有するデータ記憶装置２２からのデータの
読出しの機密保持機能を有するデータ処理装置である。
特定のデータ処理装置本体の接続コネクタ手段４は識別
信号ＡＥを出力するコネクタ端子４３を有する。特定の
データ記憶装置２２は識別信号ＡＥを検出する識別信号
検出回路２４から出力される識別信号ＡＥを検出し、ゲ
ート回路２３を開いて制御信号を制御部６に通過させ
る。
Description
【０００１】
【発明の属する技術分野】この発明は、オフィスオート
メーション機器やパーソナルコンピュータ等に接続され
てデータが読み出されるデータ記憶装置からのデータの
読出しの機密保持機能を有するデータ処理装置に関す
る。
メーション機器やパーソナルコンピュータ等に接続され
てデータが読み出されるデータ記憶装置からのデータの
読出しの機密保持機能を有するデータ処理装置に関す
る。
【０００２】
【従来の技術】近年、オフィスオートメーション機器や
パーソナルコンピュータ等のデータ処理装置において、
外部記憶装置としてフロッピディスク装置、ハードディ
スク装置、光磁気ディスク装置のほかにＩＣカードが使
用されている。従来のこの種のＩＣカードおよび該ＩＣ
カードが接続されるデータ処理装置本体の一部を図１０
に示す。
パーソナルコンピュータ等のデータ処理装置において、
外部記憶装置としてフロッピディスク装置、ハードディ
スク装置、光磁気ディスク装置のほかにＩＣカードが使
用されている。従来のこの種のＩＣカードおよび該ＩＣ
カードが接続されるデータ処理装置本体の一部を図１０
に示す。
【０００３】上記ＩＣカード１およびデータ処理装置本
体（たとえばパーソナルコンピュータ）２は予め定めら
れた所定の規格を有しており、該データ処理装置本体２
の接続コネクタ３に上記ＩＣカード１の接続部４が接続
される。上記ＩＣカード１は、データを格納するメモリ
部５、該メモリ部５へのデータの書込みおよび読出しを
制御するカードモード制御部６、上記メモリ部５のアド
レスを指定するアドレスデコーダ７並びにアドレスバス
バッファ８、上記メモリ部５に書き込まれるデータおよ
び上記メモリ部５から読み出されるデータを一時的に記
憶するデータバスバッファ９を備えている。上記メモリ
部５は通常、複数のメモリ素子から構成されている。
体（たとえばパーソナルコンピュータ）２は予め定めら
れた所定の規格を有しており、該データ処理装置本体２
の接続コネクタ３に上記ＩＣカード１の接続部４が接続
される。上記ＩＣカード１は、データを格納するメモリ
部５、該メモリ部５へのデータの書込みおよび読出しを
制御するカードモード制御部６、上記メモリ部５のアド
レスを指定するアドレスデコーダ７並びにアドレスバス
バッファ８、上記メモリ部５に書き込まれるデータおよ
び上記メモリ部５から読み出されるデータを一時的に記
憶するデータバスバッファ９を備えている。上記メモリ
部５は通常、複数のメモリ素子から構成されている。
【０００４】上記アドレスデコーダ７は、データ処理装
置本体２のＣＰＵ１１からＩＣカード１に供給されるア
ドレス信号の上位ビット（アドレス信号ＡＵ）により上
記メモリ素子を選択する。また、上記アドレスバスバッ
ファ８は、選択された上記メモリ素子のアドレスをアド
レス信号の下位ビット（アドレス信号ＡＬ）により指定
する。上記カードモード制御部６は、データ処理装置本
体２のＣＰＵ１１から供給されるモード制御信号バーＭ
Ｃ１およびいま一つのモード制御信号ＭＣ２により、上
記メモリ部５へのデータの書込みおよび上記メモリ部５
からのデータの読出しを制御する。
置本体２のＣＰＵ１１からＩＣカード１に供給されるア
ドレス信号の上位ビット（アドレス信号ＡＵ）により上
記メモリ素子を選択する。また、上記アドレスバスバッ
ファ８は、選択された上記メモリ素子のアドレスをアド
レス信号の下位ビット（アドレス信号ＡＬ）により指定
する。上記カードモード制御部６は、データ処理装置本
体２のＣＰＵ１１から供給されるモード制御信号バーＭ
Ｃ１およびいま一つのモード制御信号ＭＣ２により、上
記メモリ部５へのデータの書込みおよび上記メモリ部５
からのデータの読出しを制御する。
【０００５】
【発明が解決しようとする課題】ところで、上記従来の
構成を有するデータ処理装置では、ＩＣカード１および
データ処理装置本体２は一般に標準化された規格を有し
ている。したがって、標準化された規格を有するＩＣカ
ード１に書き込まれているデータは、標準化された規格
を有する全てのデータ処理装置本体２で読み出すことが
できる。このため、従来のデータ処理装置ではＩＣカー
ド１に記憶されているデータの機密を保持することがで
きないという問題があった。
構成を有するデータ処理装置では、ＩＣカード１および
データ処理装置本体２は一般に標準化された規格を有し
ている。したがって、標準化された規格を有するＩＣカ
ード１に書き込まれているデータは、標準化された規格
を有する全てのデータ処理装置本体２で読み出すことが
できる。このため、従来のデータ処理装置ではＩＣカー
ド１に記憶されているデータの機密を保持することがで
きないという問題があった。
【０００６】本発明は、上述のような課題を解決するた
めになされたもので、第１の目的は、データの機密保持
機能を有するデータ処理装置を提供することである。
めになされたもので、第１の目的は、データの機密保持
機能を有するデータ処理装置を提供することである。
【０００７】また、第２の目的は、データの機密保持機
能を有する構成の簡単なデータ処理装置を提供すること
である。
能を有する構成の簡単なデータ処理装置を提供すること
である。
【０００８】さらに、第３の目的は、データの機密保持
機能が高いデータ処理装置を提供することである。
機能が高いデータ処理装置を提供することである。
【０００９】
【課題を解決するための手段】本発明の第１の態様は、
予め定められた所定の規格を有する接続コネクタ手段を
通して外部からデータが入力するデータ処理装置本体
と、上記接続コネクタ手段に着脱可能に接続される接続
部、データを格納するデータ格納部および上記データ処
理装置本体から供給される制御信号を受けて上記データ
格納部の動作を制御する制御部を有するデータ記憶手段
とからなるデータ処理装置であって、特定のデータ処理
装置本体が識別信号を出力する識別信号出力手段を備
え、特定のデータ記憶手段が上記識別信号の入力により
上記接続部から制御部への上記制御信号の通過制御手段
を備えていることを特徴とする。この第１の態様にかか
るデータ処理装置においては、特定のデータ処理装置本
体の識別信号出力手段から識別信号が入力すると、特定
のデータ記憶手段に設けた通過制御手段が特定のデータ
処理装置本体からデータ格納部の制御部へ制御信号を通
過させ、データ格納部からのデータの読出しが可能にな
る。
予め定められた所定の規格を有する接続コネクタ手段を
通して外部からデータが入力するデータ処理装置本体
と、上記接続コネクタ手段に着脱可能に接続される接続
部、データを格納するデータ格納部および上記データ処
理装置本体から供給される制御信号を受けて上記データ
格納部の動作を制御する制御部を有するデータ記憶手段
とからなるデータ処理装置であって、特定のデータ処理
装置本体が識別信号を出力する識別信号出力手段を備
え、特定のデータ記憶手段が上記識別信号の入力により
上記接続部から制御部への上記制御信号の通過制御手段
を備えていることを特徴とする。この第１の態様にかか
るデータ処理装置においては、特定のデータ処理装置本
体の識別信号出力手段から識別信号が入力すると、特定
のデータ記憶手段に設けた通過制御手段が特定のデータ
処理装置本体からデータ格納部の制御部へ制御信号を通
過させ、データ格納部からのデータの読出しが可能にな
る。
【００１０】本発明の第２の態様は、予め定められた所
定の規格を有する接続コネクタ手段を通して外部からデ
ータが入力するデータ処理装置本体と、上記接続コネク
タ手段に着脱可能に接続される接続部、データを格納す
るデータ格納部および上記データ処理装置本体から供給
される制御信号を受けて上記データ格納部の動作を制御
する制御部を有するデータ記憶手段とからなるデータ処
理装置であって、特定のデータ処理装置本体が識別信号
を出力する識別信号出力手段を備え、特定のデータ記憶
手段が上記特定のデータ処理装置から入力する上記識別
信号を検出する識別信号検出手段と、該識別信号検出手
段から出力される識別信号の検出信号により開いて上記
制御信号を制御部に通過させるゲート手段とを備えたこ
とを特徴とする。この第２の態様にかかるデータ処理装
置においては、特定のデータ記憶手段の識別信号検出手
段が特定のデータ処理装置から入力する識別信号を検出
すると、特定のデータ記憶手段に設けたゲート手段が開
いて、特定のデータ処理装置本体からメモリ部の制御部
へ制御信号を通過させ、データ格納部からのデータの読
出しが可能になる。
定の規格を有する接続コネクタ手段を通して外部からデ
ータが入力するデータ処理装置本体と、上記接続コネク
タ手段に着脱可能に接続される接続部、データを格納す
るデータ格納部および上記データ処理装置本体から供給
される制御信号を受けて上記データ格納部の動作を制御
する制御部を有するデータ記憶手段とからなるデータ処
理装置であって、特定のデータ処理装置本体が識別信号
を出力する識別信号出力手段を備え、特定のデータ記憶
手段が上記特定のデータ処理装置から入力する上記識別
信号を検出する識別信号検出手段と、該識別信号検出手
段から出力される識別信号の検出信号により開いて上記
制御信号を制御部に通過させるゲート手段とを備えたこ
とを特徴とする。この第２の態様にかかるデータ処理装
置においては、特定のデータ記憶手段の識別信号検出手
段が特定のデータ処理装置から入力する識別信号を検出
すると、特定のデータ記憶手段に設けたゲート手段が開
いて、特定のデータ処理装置本体からメモリ部の制御部
へ制御信号を通過させ、データ格納部からのデータの読
出しが可能になる。
【００１１】本発明の第３の態様は、予め定められた所
定の規格を有する接続コネクタ手段を通して外部からデ
ータが入力するデータ処理装置本体と、上記接続コネク
タ手段に着脱可能に接続される接続部、データを格納す
るデータ格納部および上記データ処理装置本体から供給
される制御信号を受けて上記データ格納部の動作を制御
する制御部を有するデータ記憶手段とからなるデータ処
理装置であって、特定のデータ処理装置本体の接続コネ
クタ手段が識別信号を出力する特定のコネクタ端子を有
し、特定のデータ記憶手段が該コネクタ端子に接続され
た接続部の接続端子から出力する上記識別信号を検出す
る識別信号検出回路と該識別信号検出回路から出力され
る識別信号の検出信号により開いて上記制御信号を制御
部に通過させるゲート回路とを備えたことを特徴とす
る。この第３の態様にかかるデータ処理装置において
は、特定のデータ記憶手段の識別信号検出手段が該コネ
クタ端子に接続された接続部の接続端子から出力する識
別信号を検出すると、特定のデータ記憶手段に設けたゲ
ート手段が開いて、特定のデータ処理装置本体の接続コ
ネクタ手段および該接続コネクタ手段に接続される接続
部を通して特定のデータ処理装置本体からデータ格納部
の制御部へ制御信号を通過させ、データ格納部からのデ
ータの読出しが可能になる。
定の規格を有する接続コネクタ手段を通して外部からデ
ータが入力するデータ処理装置本体と、上記接続コネク
タ手段に着脱可能に接続される接続部、データを格納す
るデータ格納部および上記データ処理装置本体から供給
される制御信号を受けて上記データ格納部の動作を制御
する制御部を有するデータ記憶手段とからなるデータ処
理装置であって、特定のデータ処理装置本体の接続コネ
クタ手段が識別信号を出力する特定のコネクタ端子を有
し、特定のデータ記憶手段が該コネクタ端子に接続され
た接続部の接続端子から出力する上記識別信号を検出す
る識別信号検出回路と該識別信号検出回路から出力され
る識別信号の検出信号により開いて上記制御信号を制御
部に通過させるゲート回路とを備えたことを特徴とす
る。この第３の態様にかかるデータ処理装置において
は、特定のデータ記憶手段の識別信号検出手段が該コネ
クタ端子に接続された接続部の接続端子から出力する識
別信号を検出すると、特定のデータ記憶手段に設けたゲ
ート手段が開いて、特定のデータ処理装置本体の接続コ
ネクタ手段および該接続コネクタ手段に接続される接続
部を通して特定のデータ処理装置本体からデータ格納部
の制御部へ制御信号を通過させ、データ格納部からのデ
ータの読出しが可能になる。
【００１２】本発明の第４の態様は、上記第３の態様に
かかるデータ処理装置において、上記特定のコネクタ端
子が接続コネクタ手段の空きコネクタ端子であり、上記
識別信号検出回路が上記空きコネクタ端子に接続される
接続部の接続端子から入力する上記識別信号を上記ゲー
ト回路に伝送する伝送線路からなることを特徴とする。
この第４の態様にかかるデータ処理装置は、基本的には
第３の態様にかかるデータ処理装置と同様の作用を奏す
る。さらに、識別信号は特定のデータ処理装置本体の接
続コネクタ手段の空きコネクタ端子から出力し、接続部
の接続端子から入力した識別信号は伝送線路によりゲー
ト回路に伝送される。
かかるデータ処理装置において、上記特定のコネクタ端
子が接続コネクタ手段の空きコネクタ端子であり、上記
識別信号検出回路が上記空きコネクタ端子に接続される
接続部の接続端子から入力する上記識別信号を上記ゲー
ト回路に伝送する伝送線路からなることを特徴とする。
この第４の態様にかかるデータ処理装置は、基本的には
第３の態様にかかるデータ処理装置と同様の作用を奏す
る。さらに、識別信号は特定のデータ処理装置本体の接
続コネクタ手段の空きコネクタ端子から出力し、接続部
の接続端子から入力した識別信号は伝送線路によりゲー
ト回路に伝送される。
【００１３】本発明の第５の態様は、予め定められた所
定の規格を有する接続コネクタ手段を通して外部からデ
ータが入力するデータ処理装置本体と、上記接続コネク
タ手段に着脱可能に接続される接続部、データを格納す
るデータ格納部、上記データ処理装置本体から供給され
るアドレス信号に対応して上記データ格納部のアドレス
を指定するアドレス指定部および上記データ処理装置本
体から供給される制御信号を受けて上記データ格納部の
動作を制御する制御部を有するデータ記憶手段とからな
るデータ処理装置であって、特定のデータ処理装置本体
がその接続コネクタ手段に特定のデータ記憶手段側から
記憶手段識別信号が入力したことを検出し、該記憶手段
識別信号の入力の時点から予め定められた所定のシーケ
ンスに従って装置本体識別信号を出力する装置本体識別
信号発生手段を備え、上記特定のデータ記憶手段が上記
シーケンスに合致して装置本体識別信号が出力された否
かを判定するシーケンス判定手段と、該シーケンス判定
手段により開閉が制御され、上記シーケンスに合致して
装置本体識別信号が出力されたときに上記端子部から制
御部へ上記制御信号を通過させるゲート手段とを備えた
ことを特徴とする。この第５の態様にかかるデータ処理
装置においては、シーケンス判定手段が装置本体識別信
号発生手段の装置本体識別信号の出力のシーケンスに合
致して装置本体識別信号が出力されたか否かを判定し、
該シーケンスに合致して装置本体識別信号が出力された
ときに特定のデータ記憶手段に設けたゲート手段が開い
て、特定のデータ処理装置本体の接続コネクタ手段およ
び該接続コネクタ手段に接続される接続部を通して特定
のデータ処理装置本体からデータ格納部の制御部へ制御
信号が通過し、データ格納部からのデータの読出しが可
能になる。
定の規格を有する接続コネクタ手段を通して外部からデ
ータが入力するデータ処理装置本体と、上記接続コネク
タ手段に着脱可能に接続される接続部、データを格納す
るデータ格納部、上記データ処理装置本体から供給され
るアドレス信号に対応して上記データ格納部のアドレス
を指定するアドレス指定部および上記データ処理装置本
体から供給される制御信号を受けて上記データ格納部の
動作を制御する制御部を有するデータ記憶手段とからな
るデータ処理装置であって、特定のデータ処理装置本体
がその接続コネクタ手段に特定のデータ記憶手段側から
記憶手段識別信号が入力したことを検出し、該記憶手段
識別信号の入力の時点から予め定められた所定のシーケ
ンスに従って装置本体識別信号を出力する装置本体識別
信号発生手段を備え、上記特定のデータ記憶手段が上記
シーケンスに合致して装置本体識別信号が出力された否
かを判定するシーケンス判定手段と、該シーケンス判定
手段により開閉が制御され、上記シーケンスに合致して
装置本体識別信号が出力されたときに上記端子部から制
御部へ上記制御信号を通過させるゲート手段とを備えた
ことを特徴とする。この第５の態様にかかるデータ処理
装置においては、シーケンス判定手段が装置本体識別信
号発生手段の装置本体識別信号の出力のシーケンスに合
致して装置本体識別信号が出力されたか否かを判定し、
該シーケンスに合致して装置本体識別信号が出力された
ときに特定のデータ記憶手段に設けたゲート手段が開い
て、特定のデータ処理装置本体の接続コネクタ手段およ
び該接続コネクタ手段に接続される接続部を通して特定
のデータ処理装置本体からデータ格納部の制御部へ制御
信号が通過し、データ格納部からのデータの読出しが可
能になる。
【００１４】本発明の第６の態様は、上記第５の態様に
かかるデータ処理装置において、上記シーケンス判定手
段が上記特定のデータ処理装置本体の接続コネクタ手段
への上記特定のデータ記憶手段の接続部の接続により計
時の開始が制御され、該接続により上記特定のデータ記
憶手段側から装置本体識別信号発生手段に上記記憶手段
識別信号が入力した時点から予め設定された所定の時間
内に上記装置本体識別信号発生手段から装置本体識別信
号が入力したときに上記ゲート手段を開くタイマである
ことを特徴とする。この第６の態様にかかるデータ処理
装置は、基本的には上記第５の態様にかかるデータ処理
装置と同様の作用を奏する。さらに、記憶手段識別信号
の入力の時点から装置本体識別信号の出力のシーケンス
をタイマにより検出し、該タイマによりゲート手段の開
閉を制御する。
かかるデータ処理装置において、上記シーケンス判定手
段が上記特定のデータ処理装置本体の接続コネクタ手段
への上記特定のデータ記憶手段の接続部の接続により計
時の開始が制御され、該接続により上記特定のデータ記
憶手段側から装置本体識別信号発生手段に上記記憶手段
識別信号が入力した時点から予め設定された所定の時間
内に上記装置本体識別信号発生手段から装置本体識別信
号が入力したときに上記ゲート手段を開くタイマである
ことを特徴とする。この第６の態様にかかるデータ処理
装置は、基本的には上記第５の態様にかかるデータ処理
装置と同様の作用を奏する。さらに、記憶手段識別信号
の入力の時点から装置本体識別信号の出力のシーケンス
をタイマにより検出し、該タイマによりゲート手段の開
閉を制御する。
【００１５】本発明の第７の態様は、上記第６の態様に
かかるデータ処理装置において、上記タイマが上記特定
のデータ処理装置本体の接続コネクタ手段への上記特定
のデータ記憶手段の接続部の接続により上記特定のデー
タ記憶手段から電源が供給されて計時を開始するととも
に、該電源の電源電圧が上記記憶手段識別信号として上
記特定のデータ記憶手段側から上記装置本体識別信号発
生手段に供給されることを特徴とする。この第７の態様
にかかるデータ処理装置は、基本的には上記第６の態様
にかかるデータ処理装置と同様の作用を奏する。さらに
特定のデータ処理装置本体の接続コネクタ手段への特定
のデータ記憶手段の接続部の接続により電源が供給され
てタイマが計時を開始し、また、電源の電源電圧が記憶
手段識別信号として装置本体識別信号発生手段に供給さ
れる。
かかるデータ処理装置において、上記タイマが上記特定
のデータ処理装置本体の接続コネクタ手段への上記特定
のデータ記憶手段の接続部の接続により上記特定のデー
タ記憶手段から電源が供給されて計時を開始するととも
に、該電源の電源電圧が上記記憶手段識別信号として上
記特定のデータ記憶手段側から上記装置本体識別信号発
生手段に供給されることを特徴とする。この第７の態様
にかかるデータ処理装置は、基本的には上記第６の態様
にかかるデータ処理装置と同様の作用を奏する。さらに
特定のデータ処理装置本体の接続コネクタ手段への特定
のデータ記憶手段の接続部の接続により電源が供給され
てタイマが計時を開始し、また、電源の電源電圧が記憶
手段識別信号として装置本体識別信号発生手段に供給さ
れる。
【００１６】本発明の第８の態様は、上記第６の態様に
かかるデータ処理装置において、上記装置本体識別信号
発生手段が上記記憶手段識別信号の入力により割込みが
かけられ、該割込みの後に上記タイマの計時の開始を指
令する計時開始信号を出力することを特徴とする。この
第８の態様にかかるデータ処理装置は、基本的には上記
第６の態様にかかるデータ処理装置と同様の作用を奏す
る。さらに、記憶手段識別信号の入力により割込がかけ
られた後、装置本体識別信号発生手段はタイマの計時の
開始を指令する計時開始信号を出力する。
かかるデータ処理装置において、上記装置本体識別信号
発生手段が上記記憶手段識別信号の入力により割込みが
かけられ、該割込みの後に上記タイマの計時の開始を指
令する計時開始信号を出力することを特徴とする。この
第８の態様にかかるデータ処理装置は、基本的には上記
第６の態様にかかるデータ処理装置と同様の作用を奏す
る。さらに、記憶手段識別信号の入力により割込がかけ
られた後、装置本体識別信号発生手段はタイマの計時の
開始を指令する計時開始信号を出力する。
【００１７】本発明の第９の態様は、上記第６から第８
の態様のいずれか一にかかるデータ処理装置において、
上記装置本体識別信号がデータ記憶手段のデータ格納部
の特定の空きアドレスを指定する特定アドレス信号であ
り、該特定アドレス信号の入力を検出すると上記データ
記憶手段のアドレス指定部がその検出信号を上記装置本
体識別信号として上記タイマに出力するようにしたこと
を特徴とする。この第９の態様にかかるデータ処理装置
は、基本的には上記第６から第８の態様のいずれか一に
かかるデータ処理装置と同様の作用を奏する。さらに、
装置本体から特定アドレス信号を出力し、該特定アドレ
ス信号を検出するとデータ記憶手段のアドレス指定部が
その検出信号を装置本体識別信号としてタイマに出力す
る。
の態様のいずれか一にかかるデータ処理装置において、
上記装置本体識別信号がデータ記憶手段のデータ格納部
の特定の空きアドレスを指定する特定アドレス信号であ
り、該特定アドレス信号の入力を検出すると上記データ
記憶手段のアドレス指定部がその検出信号を上記装置本
体識別信号として上記タイマに出力するようにしたこと
を特徴とする。この第９の態様にかかるデータ処理装置
は、基本的には上記第６から第８の態様のいずれか一に
かかるデータ処理装置と同様の作用を奏する。さらに、
装置本体から特定アドレス信号を出力し、該特定アドレ
ス信号を検出するとデータ記憶手段のアドレス指定部が
その検出信号を装置本体識別信号としてタイマに出力す
る。
【００１８】本発明の第１０の態様は、上記第８の態様
にかかるデータ処理装置において、上記計時指令信号が
データ記憶手段のデータ格納部の特定の空きアドレスを
指定する特定アドレス信号であり、該特定アドレス信号
の入力を検出すると上記データ記憶手段のアドレス指定
部がその検出信号を上記計時指令信号として上記タイマ
に出力するようにしたことを特徴とする。この第１０の
態様にかかるデータ処理装置は、基本的には上記第８の
態様にかかるデータ処理装置と同様の作用を奏する。さ
らに、装置本体から特定のアドレス信号を出力し、該特
定アドレス信号を検出するとデータ記憶手段のアドレス
指定部がその検出信号を計時指令信号としてタイマに出
力する。
にかかるデータ処理装置において、上記計時指令信号が
データ記憶手段のデータ格納部の特定の空きアドレスを
指定する特定アドレス信号であり、該特定アドレス信号
の入力を検出すると上記データ記憶手段のアドレス指定
部がその検出信号を上記計時指令信号として上記タイマ
に出力するようにしたことを特徴とする。この第１０の
態様にかかるデータ処理装置は、基本的には上記第８の
態様にかかるデータ処理装置と同様の作用を奏する。さ
らに、装置本体から特定のアドレス信号を出力し、該特
定アドレス信号を検出するとデータ記憶手段のアドレス
指定部がその検出信号を計時指令信号としてタイマに出
力する。
【００１９】本発明の第１１の態様は、上記第８の態様
にかかるデータ処理装置において、上記計時指令信号が
データ記憶手段のデータ格納部の特定の空きアドレスを
指定する特定アドレス信号であり、該特定アドレス信号
の入力を検出すると上記データ記憶手段のアドレス指定
部がその検出信号を上記計時指令信号として上記タイマ
に出力し、上記装置本体識別信号がデータ記憶手段のデ
ータ格納部の特定の空きアドレスを指定する特定アドレ
ス信号であり、該特定アドレス信号の入力を検出すると
上記データ記憶手段のアドレス指定部がその検出信号を
上記装置本体識別信号として上記タイマに出力するよう
にしたことを特徴とする。この第１１の態様にかかるデ
ータ処理装置は、基本的は上記第８の態様にかかるデー
タ処理装置と同様の作用を奏する。さらに、特定アドレ
ス信号の入力を検出するとデータ記憶手段のアドレス指
定部がその検出信号を上記計時指令信号としてタイマに
出力し、該タイマが所定の時間内に特定アドレス信号の
入力を検出するとデータ記憶手段のアドレス指定部がそ
の検出信号を装置本体識別信号としてタイマに出力す
る。
にかかるデータ処理装置において、上記計時指令信号が
データ記憶手段のデータ格納部の特定の空きアドレスを
指定する特定アドレス信号であり、該特定アドレス信号
の入力を検出すると上記データ記憶手段のアドレス指定
部がその検出信号を上記計時指令信号として上記タイマ
に出力し、上記装置本体識別信号がデータ記憶手段のデ
ータ格納部の特定の空きアドレスを指定する特定アドレ
ス信号であり、該特定アドレス信号の入力を検出すると
上記データ記憶手段のアドレス指定部がその検出信号を
上記装置本体識別信号として上記タイマに出力するよう
にしたことを特徴とする。この第１１の態様にかかるデ
ータ処理装置は、基本的は上記第８の態様にかかるデー
タ処理装置と同様の作用を奏する。さらに、特定アドレ
ス信号の入力を検出するとデータ記憶手段のアドレス指
定部がその検出信号を上記計時指令信号としてタイマに
出力し、該タイマが所定の時間内に特定アドレス信号の
入力を検出するとデータ記憶手段のアドレス指定部がそ
の検出信号を装置本体識別信号としてタイマに出力す
る。
【００２０】本発明の第１２の態様は、上記第１から第
１１の態様のいずれか一にかかるデータ処理装置におい
て、上記データ処理装置本体がパーソナルコンピュータ
であり、上記データ記憶手段がＩＣカードであることを
特徴とする。この第１２の態様にかかるデータ処理装置
は、基本的には上記第１から第１１の態様のいずれか一
にかかるデータ処理装置と同様の作用を奏する。さら
に、不正なデータの読出しが試みられると、ＩＣカード
からパーソナルコンピュータへのデータの読出しが禁止
される。
１１の態様のいずれか一にかかるデータ処理装置におい
て、上記データ処理装置本体がパーソナルコンピュータ
であり、上記データ記憶手段がＩＣカードであることを
特徴とする。この第１２の態様にかかるデータ処理装置
は、基本的には上記第１から第１１の態様のいずれか一
にかかるデータ処理装置と同様の作用を奏する。さら
に、不正なデータの読出しが試みられると、ＩＣカード
からパーソナルコンピュータへのデータの読出しが禁止
される。
【００２１】
実施の形態１．図１はパーソナルコンピュータ（以下、
パソコンと記す。）２１およびそれに接続されるＩＣカ
ード２２とからなるこの発明の一つの実施の形態である
データ処理装置を示すものである。上記パソコン２１は
予め定められた所定の規格を有する接続コネクタ３を有
し、該接続コネクタ３には上記ＩＣカード２２の接続部
４が着脱可能に接続される。
パソコンと記す。）２１およびそれに接続されるＩＣカ
ード２２とからなるこの発明の一つの実施の形態である
データ処理装置を示すものである。上記パソコン２１は
予め定められた所定の規格を有する接続コネクタ３を有
し、該接続コネクタ３には上記ＩＣカード２２の接続部
４が着脱可能に接続される。
【００２２】上記ＩＣカード２２は、データを格納する
複数のメモリ素子からなるメモリ部５、該メモリ部５へ
のデータの書込みおよび該メモリ部５からのデータの読
出しを制御するカードモード制御部６、該カードモード
制御部６へのモード制御信号バーＭＣ１およびモード制
御信号ＭＣ２の入力を制御するゲート回路２３、上記パ
ソコン２１から入力する識別信号を検出する識別信号検
出回路２４、上記メモリ部５のアドレスを指定するアド
レスデコーダ７並びにアドレスバスバッファ８、上記メ
モリ部５に書き込まれるデータおよび上記メモリ部５か
ら読み出されるデータを一時的に記憶するデータバスバ
ッファ９により構成されている。上記アドレスデコーダ
７には、パソコン２１のＣＰＵ１１からアドレスバス１
５、接続コネクタ３のコネクタ端子１６、ＩＣカード２
２の接続部４の接続端子１７およびアドレスバス１８を
通してアドレス信号の上位ビット（以下、アドレス信号
ＡＵと記す。）が供給される。これにより、上記アドレ
スデコーダ７はアドレス信号ＡＵに対応するメモリ部５
の複数のメモリ素子から一つのメモリ素子を選択する。
また、上記アドレスバスバッファ８には、パソコン２１
のＣＰＵ１１から、該パソコン２１のアドレスバス２
５、接続コネクタ３のコネクタ端子２６、ＩＣカード２
２の接続部４の接続端子２７およびアドレスバス２８を
通してアドレス信号の下位ビット（以下、アドレス信号
ＡＬと記す。）が供給される。これにより、上記アドレ
スバスバッファ８はアドレス信号ＡＬに対応する上記メ
モリ素子のアドレスを指定する。
複数のメモリ素子からなるメモリ部５、該メモリ部５へ
のデータの書込みおよび該メモリ部５からのデータの読
出しを制御するカードモード制御部６、該カードモード
制御部６へのモード制御信号バーＭＣ１およびモード制
御信号ＭＣ２の入力を制御するゲート回路２３、上記パ
ソコン２１から入力する識別信号を検出する識別信号検
出回路２４、上記メモリ部５のアドレスを指定するアド
レスデコーダ７並びにアドレスバスバッファ８、上記メ
モリ部５に書き込まれるデータおよび上記メモリ部５か
ら読み出されるデータを一時的に記憶するデータバスバ
ッファ９により構成されている。上記アドレスデコーダ
７には、パソコン２１のＣＰＵ１１からアドレスバス１
５、接続コネクタ３のコネクタ端子１６、ＩＣカード２
２の接続部４の接続端子１７およびアドレスバス１８を
通してアドレス信号の上位ビット（以下、アドレス信号
ＡＵと記す。）が供給される。これにより、上記アドレ
スデコーダ７はアドレス信号ＡＵに対応するメモリ部５
の複数のメモリ素子から一つのメモリ素子を選択する。
また、上記アドレスバスバッファ８には、パソコン２１
のＣＰＵ１１から、該パソコン２１のアドレスバス２
５、接続コネクタ３のコネクタ端子２６、ＩＣカード２
２の接続部４の接続端子２７およびアドレスバス２８を
通してアドレス信号の下位ビット（以下、アドレス信号
ＡＬと記す。）が供給される。これにより、上記アドレ
スバスバッファ８はアドレス信号ＡＬに対応する上記メ
モリ素子のアドレスを指定する。
【００２３】上記ゲート回路２３は、アンドゲート３
１、ナンドゲート３２、インバータ３３およびプルダウ
ン抵抗Ｒ1からなる。上記インバータ３３にはＩＣカー
ド２２の接続部４の接続端子３４に接続さている。該接
続端子３４はパソコン２１の接続コネクタ３のコネクタ
端子３５に接続され、該コネクタ端子３５にはパソコン
２１のＣＰＵ１１からモード制御信号バーＭＣ１が入力
する。上記インバータ３３の出力はナンドゲート３２の
一方の入力端子に入力する。また、上記アンドゲート３
１の一方の入力端子にはＩＣカード２２の接続部４の接
続端子３６に接続されている。該接続端子３４はパソコ
ン２１の接続コネクタ３７に接続され、該接続コネクタ
３７にはパソコン２１のＣＰＵ１１からいま一つのモー
ド制御信号ＭＣ２が入力する。上記ナンドゲート３２の
他方の入力端子と上記アンドゲート３１の他方の入力端
子とは互いに接続され、その接続点３８とアースとの間
には上記アンドゲート３１とナンドゲート３２のプルダ
ウン抵抗Ｒ１が接続されている。上記接続点３８とＩＣ
カード２２の接続部４の空きの接続端子４１とは上記識
別信号検出回路２４を構成している線路４２により相互
に接続されている。上記接続端子４１は、パソコン２１
の接続コネクタ３の空きのコネクタ端子４３に接続され
る。該コネクタ端子４３には、上記パソコン２１が特定
のユーザのみがデータの読出しが可能である特定のパソ
コンであることを示す識別信号（アクセス許可信号）Ａ
Ｅがパソコン２１のＣＰＵ１１から供給される。
１、ナンドゲート３２、インバータ３３およびプルダウ
ン抵抗Ｒ1からなる。上記インバータ３３にはＩＣカー
ド２２の接続部４の接続端子３４に接続さている。該接
続端子３４はパソコン２１の接続コネクタ３のコネクタ
端子３５に接続され、該コネクタ端子３５にはパソコン
２１のＣＰＵ１１からモード制御信号バーＭＣ１が入力
する。上記インバータ３３の出力はナンドゲート３２の
一方の入力端子に入力する。また、上記アンドゲート３
１の一方の入力端子にはＩＣカード２２の接続部４の接
続端子３６に接続されている。該接続端子３４はパソコ
ン２１の接続コネクタ３７に接続され、該接続コネクタ
３７にはパソコン２１のＣＰＵ１１からいま一つのモー
ド制御信号ＭＣ２が入力する。上記ナンドゲート３２の
他方の入力端子と上記アンドゲート３１の他方の入力端
子とは互いに接続され、その接続点３８とアースとの間
には上記アンドゲート３１とナンドゲート３２のプルダ
ウン抵抗Ｒ１が接続されている。上記接続点３８とＩＣ
カード２２の接続部４の空きの接続端子４１とは上記識
別信号検出回路２４を構成している線路４２により相互
に接続されている。上記接続端子４１は、パソコン２１
の接続コネクタ３の空きのコネクタ端子４３に接続され
る。該コネクタ端子４３には、上記パソコン２１が特定
のユーザのみがデータの読出しが可能である特定のパソ
コンであることを示す識別信号（アクセス許可信号）Ａ
Ｅがパソコン２１のＣＰＵ１１から供給される。
【００２４】上記アンドゲート３１の出力およびナンド
ゲート３２の出力はカードモード制御部６に入力する。
該カードモード制御部６から出力するデータの読出しお
よび書込みの制御信号はメモリ部５およびデータバスバ
ッファ９に入力する。該データバスバッファ９は上記メ
モリ部５とデータバス４４により接続されるとともに、
データバス４５によりＩＣカード２２の接続部４の所定
の接続端子４６に接続されている。該接続端子４６には
パソコン２１の接続コネクタ３のコネクタ端子４７が接
続され、該コネクタ端子４７にはＣＰＵ１１のデータバ
ス４８が接続される。
ゲート３２の出力はカードモード制御部６に入力する。
該カードモード制御部６から出力するデータの読出しお
よび書込みの制御信号はメモリ部５およびデータバスバ
ッファ９に入力する。該データバスバッファ９は上記メ
モリ部５とデータバス４４により接続されるとともに、
データバス４５によりＩＣカード２２の接続部４の所定
の接続端子４６に接続されている。該接続端子４６には
パソコン２１の接続コネクタ３のコネクタ端子４７が接
続され、該コネクタ端子４７にはＣＰＵ１１のデータバ
ス４８が接続される。
【００２５】このように構成された図１のデータ処理装
置において、特定のユーザが上記識別信号ＡＥの識別信
号検出回路２４およびモード制御信号バーＭＣ１および
モード制御信号ＭＣ２の通過を制御するゲート回路２３
を備えたセキュリティ対応のＩＣカード２２を有してお
り、また、ＣＰＵ１１から上記識別信号ＡＥを出力する
セキュリティ対応のパソコン２１を有しているものとす
る。そして、上記特定のユーザがセキュリティ対応の上
記パソコン２１の接続コネクタ３に、セキュリティ対応
の上記ＩＣカード２２の接続部４を接続した場合には、
次のようにしてＩＣカード２２からデータを読み出すこ
とができる。
置において、特定のユーザが上記識別信号ＡＥの識別信
号検出回路２４およびモード制御信号バーＭＣ１および
モード制御信号ＭＣ２の通過を制御するゲート回路２３
を備えたセキュリティ対応のＩＣカード２２を有してお
り、また、ＣＰＵ１１から上記識別信号ＡＥを出力する
セキュリティ対応のパソコン２１を有しているものとす
る。そして、上記特定のユーザがセキュリティ対応の上
記パソコン２１の接続コネクタ３に、セキュリティ対応
の上記ＩＣカード２２の接続部４を接続した場合には、
次のようにしてＩＣカード２２からデータを読み出すこ
とができる。
【００２６】すなわち、セキュリティ対応のパソコン２
１の上記ＣＰＵ１１は、接続コネクタ４の上記コネクタ
端子４３にセキュリティ対応の特定のパソコンであるこ
とを示す“Ｈ”レベルの識別信号ＡＥを出力する。該識
別信号ＡＥは上記コネクタ端子４３からＩＣカード２２
の接続部４の接続端子４１に入力し、識別信号検出回路
２４の線路４２を通して該識別信号ＡＥをゲート回路２
３のアンドゲート３１およびナンドゲート３２の各他方
の入力端子に入力する。これにより上記ナンドゲート３
２およびアンドゲート３１が開き、上記パソコン２１の
ＣＰＵ１１から出力するモード制御信号バーＭＣ１およ
びモード制御信号ＭＣ２はＩＣカード２２のカードモー
ド制御部６へ入力し、ＩＣカード２２側からパソコン２
１側へのデータの読出しが可能になる。
１の上記ＣＰＵ１１は、接続コネクタ４の上記コネクタ
端子４３にセキュリティ対応の特定のパソコンであるこ
とを示す“Ｈ”レベルの識別信号ＡＥを出力する。該識
別信号ＡＥは上記コネクタ端子４３からＩＣカード２２
の接続部４の接続端子４１に入力し、識別信号検出回路
２４の線路４２を通して該識別信号ＡＥをゲート回路２
３のアンドゲート３１およびナンドゲート３２の各他方
の入力端子に入力する。これにより上記ナンドゲート３
２およびアンドゲート３１が開き、上記パソコン２１の
ＣＰＵ１１から出力するモード制御信号バーＭＣ１およ
びモード制御信号ＭＣ２はＩＣカード２２のカードモー
ド制御部６へ入力し、ＩＣカード２２側からパソコン２
１側へのデータの読出しが可能になる。
【００２７】これに対し、接続コネクタ３のコネクタ端
子４３から上記識別信号ＡＥを出力するパソコンを有し
ていない一般のユーザがセキュリティ対応の上記ＩＣカ
ード２２を入手し、そのデータを読み出そうとして接続
部４をセキュリティ対応でない一般のパソコンの接続コ
ネクタに接続した場合には、一般のパソコンのＣＰＵは
上記識別信号ＡＥを出力しない。また、上記ＩＣカード
２２のゲート回路２３のアンドゲート３１，ナンドゲー
ト３２はその他方の各入力端子はプルダウン抵抗Ｒ１に
より接地されて“Ｌ”レベルとなっている。このため上
記ナンドゲート３２およびアンドゲート３１は閉じてお
り、モード制御信号バーＭＣ１およびモード制御信号Ｍ
Ｃ２によるＩＣカード２２側から上記一般のパソコン側
へのデータの読出しはできない。
子４３から上記識別信号ＡＥを出力するパソコンを有し
ていない一般のユーザがセキュリティ対応の上記ＩＣカ
ード２２を入手し、そのデータを読み出そうとして接続
部４をセキュリティ対応でない一般のパソコンの接続コ
ネクタに接続した場合には、一般のパソコンのＣＰＵは
上記識別信号ＡＥを出力しない。また、上記ＩＣカード
２２のゲート回路２３のアンドゲート３１，ナンドゲー
ト３２はその他方の各入力端子はプルダウン抵抗Ｒ１に
より接地されて“Ｌ”レベルとなっている。このため上
記ナンドゲート３２およびアンドゲート３１は閉じてお
り、モード制御信号バーＭＣ１およびモード制御信号Ｍ
Ｃ２によるＩＣカード２２側から上記一般のパソコン側
へのデータの読出しはできない。
【００２８】したがって、一般のユーザがセキュリティ
対応の上記ＩＣカード２２を入手してそのデータを自分
のパソコンにより読み出そうとしても、上記ＩＣカード
２２からはデータを読み出すことはできない。このよう
に、図１のデータ処理装置によれば、ＩＣカード２２の
データの読出しのセキュリティ効果を得ることができ
る。
対応の上記ＩＣカード２２を入手してそのデータを自分
のパソコンにより読み出そうとしても、上記ＩＣカード
２２からはデータを読み出すことはできない。このよう
に、図１のデータ処理装置によれば、ＩＣカード２２の
データの読出しのセキュリティ効果を得ることができ
る。
【００２９】実施の形態２．本発明のいま一つの実施の
形態を示す図２のデータ処理装置は、図１で説明したデ
ータ処理装置のゲート回路２３のアンドゲート３１およ
びナンドゲート３２の動作を以下に説明するタイマ５０
により制御するようにしたものである。なお、図２にお
いて、図１に対応する部分には対応する符号を付して示
し、重複した説明は省略する。
形態を示す図２のデータ処理装置は、図１で説明したデ
ータ処理装置のゲート回路２３のアンドゲート３１およ
びナンドゲート３２の動作を以下に説明するタイマ５０
により制御するようにしたものである。なお、図２にお
いて、図１に対応する部分には対応する符号を付して示
し、重複した説明は省略する。
【００３０】上記タイマ５０は、パソコン２１側から接
続コネクタ３の空きのコネクタ端子５１，該コネクタ端
子５１に接続されるＩＣカード２２の接続部４の空きの
接続端子５２および電源供給ライン５０ａを通して電源
電圧Ｖｃｃが供給される。上記タイマ５０はまた、その
電源ライン５０ａとアースとの間にはプルダウン抵抗Ｒ
２が接続される。これにより上記パソコン２１の接続コ
ネクタ３にＩＣカード２２の接続部４が接続されると、
タイマ５０は上記電源電圧Ｖｃｃが供給されて計時を開
始する。同時に、上記電源電圧ＶｃｃがＩＣカード２２
がセキュリティ対応のＩＣカードであることを示すＩＣ
カード識別信号ＡＥ１として、ＩＣカード側から上記接
続端子５４およびそれに接続されるコネクタ端子５３を
通して、パソコン２１のＣＰＵ１１に供給される。
続コネクタ３の空きのコネクタ端子５１，該コネクタ端
子５１に接続されるＩＣカード２２の接続部４の空きの
接続端子５２および電源供給ライン５０ａを通して電源
電圧Ｖｃｃが供給される。上記タイマ５０はまた、その
電源ライン５０ａとアースとの間にはプルダウン抵抗Ｒ
２が接続される。これにより上記パソコン２１の接続コ
ネクタ３にＩＣカード２２の接続部４が接続されると、
タイマ５０は上記電源電圧Ｖｃｃが供給されて計時を開
始する。同時に、上記電源電圧ＶｃｃがＩＣカード２２
がセキュリティ対応のＩＣカードであることを示すＩＣ
カード識別信号ＡＥ１として、ＩＣカード側から上記接
続端子５４およびそれに接続されるコネクタ端子５３を
通して、パソコン２１のＣＰＵ１１に供給される。
【００３１】上記パソコン２１のＣＰＵ１１はＩＣカー
ド識別信号ＡＥ１の入力から所定の時間経過後、システ
ム識別信号ＡＥ２を接続コネクタ３の空きのコネクタ端
子５５に出力する。上記システム識別信号ＡＥ２は、接
続コネクタ３の上記コネクタ端子５５およびそれに接続
されるＩＣカード２２の接続部４の空きの端子５６から
上記タイマ５０に供給される。上記端子５６とアースと
の間にもプルダウン抵抗Ｒ３が接続されている。上記タ
イマ５０は、その計時の開始から予め設定された所定の
時間Ｔｍ内に上記システム識別信号ＡＥ２が入力したと
きに、タイムアップ後もその出力ＴＯの“Ｈ”を保持す
る。これにより、モード制御信号バーＭＣ１およびモー
ド制御信号ＭＣ２がゲート回路２３のアンドゲート３１
およびナンドゲート３２を通してカードモード制御部６
に入力する。すなわち上記タイマ５０は、上記ＩＣカー
ド識別信号ＡＥ１がパソコン２１のＣＰＵ１１に供給さ
れてからシステム識別信号ＡＥ２が出力するまでのシー
ケンスが所定のシーケンスを有しているか否かを判定す
るシーケンス判定回路として機能している。
ド識別信号ＡＥ１の入力から所定の時間経過後、システ
ム識別信号ＡＥ２を接続コネクタ３の空きのコネクタ端
子５５に出力する。上記システム識別信号ＡＥ２は、接
続コネクタ３の上記コネクタ端子５５およびそれに接続
されるＩＣカード２２の接続部４の空きの端子５６から
上記タイマ５０に供給される。上記端子５６とアースと
の間にもプルダウン抵抗Ｒ３が接続されている。上記タ
イマ５０は、その計時の開始から予め設定された所定の
時間Ｔｍ内に上記システム識別信号ＡＥ２が入力したと
きに、タイムアップ後もその出力ＴＯの“Ｈ”を保持す
る。これにより、モード制御信号バーＭＣ１およびモー
ド制御信号ＭＣ２がゲート回路２３のアンドゲート３１
およびナンドゲート３２を通してカードモード制御部６
に入力する。すなわち上記タイマ５０は、上記ＩＣカー
ド識別信号ＡＥ１がパソコン２１のＣＰＵ１１に供給さ
れてからシステム識別信号ＡＥ２が出力するまでのシー
ケンスが所定のシーケンスを有しているか否かを判定す
るシーケンス判定回路として機能している。
【００３２】このように構成された図２のデータ処理装
置において、セキュリティ対応のパソコン２１およびＩ
Ｃカード２２を有している特定のユーザが上記パソコン
２１の接続コネクタ３に、上記ＩＣカード２２の接続部
４を接続した場合、図３に示すように、ＩＣカード２２
のタイマ５０は時刻ｔ０で上記パソコン２１から電源電
圧Ｖｃｃが供給されて計時を開始するとともに、タイマ
５０に供給される電源電圧ＶｃｃがＩＣカード識別信号
ＡＥ１としてパソコン２１のＣＰＵ１１に供給される。
上記ＩＣカード識別信号ＡＥ１が供給されると、ＣＰＵ
１１は上記タイマ５０が時刻ｔ０で計時を開始してから
タイムアップするまでの時間Ｔｍ内に時刻ｔ１でシステ
ム識別信号ＡＥ２を上記タイマ５０に出力する。これに
より上記タイマ５０は時刻ｔ２でタイムアップ後もその
出力ＴＯの“Ｈ”を保持し、上記ナンドゲート３２およ
びアンドゲート３１は上記パソコン２１のＣＰＵ１１か
ら出力するモード制御信号バーＭＣ１およびモード制御
信号ＭＣ２をＩＣカード２２のカードモード制御部６へ
出力し、ＩＣカード２２側からパソコン２１側へのデー
タの読出しが可能になる。
置において、セキュリティ対応のパソコン２１およびＩ
Ｃカード２２を有している特定のユーザが上記パソコン
２１の接続コネクタ３に、上記ＩＣカード２２の接続部
４を接続した場合、図３に示すように、ＩＣカード２２
のタイマ５０は時刻ｔ０で上記パソコン２１から電源電
圧Ｖｃｃが供給されて計時を開始するとともに、タイマ
５０に供給される電源電圧ＶｃｃがＩＣカード識別信号
ＡＥ１としてパソコン２１のＣＰＵ１１に供給される。
上記ＩＣカード識別信号ＡＥ１が供給されると、ＣＰＵ
１１は上記タイマ５０が時刻ｔ０で計時を開始してから
タイムアップするまでの時間Ｔｍ内に時刻ｔ１でシステ
ム識別信号ＡＥ２を上記タイマ５０に出力する。これに
より上記タイマ５０は時刻ｔ２でタイムアップ後もその
出力ＴＯの“Ｈ”を保持し、上記ナンドゲート３２およ
びアンドゲート３１は上記パソコン２１のＣＰＵ１１か
ら出力するモード制御信号バーＭＣ１およびモード制御
信号ＭＣ２をＩＣカード２２のカードモード制御部６へ
出力し、ＩＣカード２２側からパソコン２１側へのデー
タの読出しが可能になる。
【００３３】これに対し、一般のユーザがセキュリティ
対応の上記ＩＣカード２２を入手し、そのデータを読み
出そうとして接続部４をセキュリティ対応でない一般の
パソコンの接続コネクタに接続した場合、該パソコンの
接続コネクタのコネクタ端子には電源が供給されていな
いので、上記ＩＣカード２２のタイマ５０は計時動作を
行わない。この場合には、上記タイマ５０の出力ＴＯは
常時“Ｌ”である。したがって、ゲート回路２３のナン
ドゲート３２およびアンドゲート３１は閉じており、モ
ード制御信号バーＭＣ１およびモード制御信号ＭＣ２に
よるＩＣカード２２側から上記一般のパソコン側へのデ
ータの読出しはできない。
対応の上記ＩＣカード２２を入手し、そのデータを読み
出そうとして接続部４をセキュリティ対応でない一般の
パソコンの接続コネクタに接続した場合、該パソコンの
接続コネクタのコネクタ端子には電源が供給されていな
いので、上記ＩＣカード２２のタイマ５０は計時動作を
行わない。この場合には、上記タイマ５０の出力ＴＯは
常時“Ｌ”である。したがって、ゲート回路２３のナン
ドゲート３２およびアンドゲート３１は閉じており、モ
ード制御信号バーＭＣ１およびモード制御信号ＭＣ２に
よるＩＣカード２２側から上記一般のパソコン側へのデ
ータの読出しはできない。
【００３４】また、セキュリティ対応の上記ＩＣカード
２２を入手した一般のユーザがそのデータを読み出すた
めに上記ＩＣカード２２を一般のパソコンに接続したと
きに、該パソコンが偶然、その接続コネクタの空きのコ
ネクタ端子を利用してＩＣカード２２側に何らかの電源
電圧を供給する構成を有するものであったとしても、供
給された電源電圧をＩＣカード識別信号ＡＥ１として上
記パソコンのＣＰＵ側に伝送する回路が存在しない。し
たがって、この場合もＩＣカード２２側に供給された上
記電源電圧がＩＣカード識別信号ＡＥ１としてＩＣカー
ド２２側からパソコンのＣＰＵに供給されず、パソコン
のＣＰＵからはシステム識別信号ＡＥ２が出力しない。
２２を入手した一般のユーザがそのデータを読み出すた
めに上記ＩＣカード２２を一般のパソコンに接続したと
きに、該パソコンが偶然、その接続コネクタの空きのコ
ネクタ端子を利用してＩＣカード２２側に何らかの電源
電圧を供給する構成を有するものであったとしても、供
給された電源電圧をＩＣカード識別信号ＡＥ１として上
記パソコンのＣＰＵ側に伝送する回路が存在しない。し
たがって、この場合もＩＣカード２２側に供給された上
記電源電圧がＩＣカード識別信号ＡＥ１としてＩＣカー
ド２２側からパソコンのＣＰＵに供給されず、パソコン
のＣＰＵからはシステム識別信号ＡＥ２が出力しない。
【００３５】上記の場合、仮にＩＣカード識別信号ＡＥ
１が一般のパソコンに入力し、該パソコンのＣＰＵから
システム識別信号ＡＥ２が出力したとしても、図４に示
すように、タイマ５０の上記設定時間Ｔｍを経過する
と、上記タイマ５０は時刻ｔ２でタイムアップするとそ
の出力ＴＯは“Ｈ”から“Ｌ”となり、上記ナンドゲー
ト３２およびアンドゲート３１は閉じる。これにより、
モード制御信号バーＭＣ１およびモード制御信号ＭＣ２
が上記ＩＣカード２２のカードモード制御部６に入力せ
ず、ＩＣカード２２側から上記パソコン側へのデータの
読出しができなくなる。
１が一般のパソコンに入力し、該パソコンのＣＰＵから
システム識別信号ＡＥ２が出力したとしても、図４に示
すように、タイマ５０の上記設定時間Ｔｍを経過する
と、上記タイマ５０は時刻ｔ２でタイムアップするとそ
の出力ＴＯは“Ｈ”から“Ｌ”となり、上記ナンドゲー
ト３２およびアンドゲート３１は閉じる。これにより、
モード制御信号バーＭＣ１およびモード制御信号ＭＣ２
が上記ＩＣカード２２のカードモード制御部６に入力せ
ず、ＩＣカード２２側から上記パソコン側へのデータの
読出しができなくなる。
【００３６】したがって、図２のデータ処理装置では、
図１のデータ処理装置の場合に比較して、上記ＩＣカー
ド２２からデータを読み出すことがより一層困難にな
り、データの読出しのより高いセキュリティ効果を得る
ことができる。
図１のデータ処理装置の場合に比較して、上記ＩＣカー
ド２２からデータを読み出すことがより一層困難にな
り、データの読出しのより高いセキュリティ効果を得る
ことができる。
【００３７】実施の形態３．本発明のいま一つの実施の
形態を示す図５のデータ処理装置は、図２で説明したデ
ータ処理装置において、セキュリティ対応のＩＣカード
２２側からＩＣカード識別信号バーＣＤ１およびバーＣ
Ｄ２が供給されるとセキュリティ対応のパソコン２１の
ＣＰＵ１１に割込をかけ、該ＣＰＵ１１から上記ＩＣカ
ード２２のタイマ５０に計時指令信号バーＴＥを出力す
るとともに、該計時指令信号バーＴＥの出力から予め設
定した所定の時間経過後にシステム識別信号ＡＥ２を出
力するようにしたものである。なお、図５において図２
のデータ処理装置に対応する部分には対応する符号を付
して示し、重複した説明は省略する。
形態を示す図５のデータ処理装置は、図２で説明したデ
ータ処理装置において、セキュリティ対応のＩＣカード
２２側からＩＣカード識別信号バーＣＤ１およびバーＣ
Ｄ２が供給されるとセキュリティ対応のパソコン２１の
ＣＰＵ１１に割込をかけ、該ＣＰＵ１１から上記ＩＣカ
ード２２のタイマ５０に計時指令信号バーＴＥを出力す
るとともに、該計時指令信号バーＴＥの出力から予め設
定した所定の時間経過後にシステム識別信号ＡＥ２を出
力するようにしたものである。なお、図５において図２
のデータ処理装置に対応する部分には対応する符号を付
して示し、重複した説明は省略する。
【００３８】上記ＩＣカード２２の接続部４の空きの接
続端子６３，６５はそれぞれアースに接続されている。
これら接続端子６３，６５にそれぞれ接続される上記パ
ソコン２１の接続コネクタ３のコネクタ端子６２，６５
は、上記パソコン２１に設けられたオアゲート６１の入
力にそれぞれ接続される。該オアゲート６１は上記パソ
コン２１のＣＰＵ１１に割込信号バーＩＮＴを出力す
る。上記パソコン２１のＣＰＵ１１は、接続コネクタ３
の空きのコネクタ端子５７，該コネクタ端子５７に接続
されるＩＣカード２２の接続部４の接続端子５８を通し
て、上記ＩＣカード２２のタイマ５０の計時を開始させ
る計時指令信号バーＴＥを出力する。上記ＩＣカード２
２の接続部４の上記接続端子５８とＩＣカード２２の電
源電圧Ｖｃｃとの間にはプルアップ抵抗Ｒ４が接続され
ている。
続端子６３，６５はそれぞれアースに接続されている。
これら接続端子６３，６５にそれぞれ接続される上記パ
ソコン２１の接続コネクタ３のコネクタ端子６２，６５
は、上記パソコン２１に設けられたオアゲート６１の入
力にそれぞれ接続される。該オアゲート６１は上記パソ
コン２１のＣＰＵ１１に割込信号バーＩＮＴを出力す
る。上記パソコン２１のＣＰＵ１１は、接続コネクタ３
の空きのコネクタ端子５７，該コネクタ端子５７に接続
されるＩＣカード２２の接続部４の接続端子５８を通し
て、上記ＩＣカード２２のタイマ５０の計時を開始させ
る計時指令信号バーＴＥを出力する。上記ＩＣカード２
２の接続部４の上記接続端子５８とＩＣカード２２の電
源電圧Ｖｃｃとの間にはプルアップ抵抗Ｒ４が接続され
ている。
【００３９】上記パソコン２１のＣＰＵ１１はＩＣカー
ド識別信号バーＣＤ１およびバーＣＤ２の入力により割
込がかかり、計時指令信号バーＴＥの出力から所定の時
間経過後、システム識別信号ＡＥ２を接続コネクタ３の
コネクタ端子５５に出力する。上記タイマ５０は、その
計時の開始から予め設定された所定の時間Ｔｍ内に上記
システム識別信号ＡＥ２が入力したときには、タイムア
ップ後もその出力ＴＯの“Ｈ”を保持する。これによ
り、ゲート回路２３のナンドゲート３２およびアンドゲ
ート３１からカードモード制御部６にモード制御信号バ
ーＭＣ１およびモード制御信号ＭＣ２が入力する。すな
わち、上記タイマ５０は上記ＩＣカード識別信号ＣＤ
１，ＣＤ２がパソコン２１のＣＰＵ１１に供給されてか
らシステム識別信号ＡＥ２が出力するまでのシーケンス
が所定のシーケンスを有しているか否かを判定するシー
ケンス判定回路として機能している。
ド識別信号バーＣＤ１およびバーＣＤ２の入力により割
込がかかり、計時指令信号バーＴＥの出力から所定の時
間経過後、システム識別信号ＡＥ２を接続コネクタ３の
コネクタ端子５５に出力する。上記タイマ５０は、その
計時の開始から予め設定された所定の時間Ｔｍ内に上記
システム識別信号ＡＥ２が入力したときには、タイムア
ップ後もその出力ＴＯの“Ｈ”を保持する。これによ
り、ゲート回路２３のナンドゲート３２およびアンドゲ
ート３１からカードモード制御部６にモード制御信号バ
ーＭＣ１およびモード制御信号ＭＣ２が入力する。すな
わち、上記タイマ５０は上記ＩＣカード識別信号ＣＤ
１，ＣＤ２がパソコン２１のＣＰＵ１１に供給されてか
らシステム識別信号ＡＥ２が出力するまでのシーケンス
が所定のシーケンスを有しているか否かを判定するシー
ケンス判定回路として機能している。
【００４０】このように構成された図５のデータ処理装
置において、ユーザがセキュリティ対応の上記パソコン
２１の接続コネクタ３に、セキュリティ対応の上記ＩＣ
カード２２の接続部４を接続した場合、図６に示すよう
に、上記ＩＣカード２２はＩＣカード識別信号ＣＤ１，
ＣＤ２をパソコン２１のオアゲート６１に出力する。こ
れにより、上記パソコン２１のＣＰＵ１１には割込がか
かり、図６に示すように、時刻ｔ０にて上記ＣＰＵ１１
からＩＣカード２２のタイマ５０に計時指令信号バーＴ
Ｅが供給され、上記タイマ５０は時刻ｔ０で計時を開始
する。上記パソコン２１のＣＰＵ１１はタイマ５０が時
刻ｔ０で計時を開始してからタイムアップするまでの時
間Ｔｍ内に、時刻ｔ１でシステム識別信号ＡＥ２を上記
タイマ５０に出力する。これにより、上記タイマ５０は
時刻ｔ２でタイムアップ後もその出力ＴＯの“Ｈ”を保
持し、上記ナンドゲート３２およびアンドゲート３１
は、上記パソコン２１のＣＰＵ１１から出力するモード
制御信号バーＭＣ１およびモード制御信号ＭＣ２を上記
ＩＣカード２２のカードモード制御部６へ入力し、ＩＣ
カード２２側からパソコン２１側へのデータの読出しが
可能になる。
置において、ユーザがセキュリティ対応の上記パソコン
２１の接続コネクタ３に、セキュリティ対応の上記ＩＣ
カード２２の接続部４を接続した場合、図６に示すよう
に、上記ＩＣカード２２はＩＣカード識別信号ＣＤ１，
ＣＤ２をパソコン２１のオアゲート６１に出力する。こ
れにより、上記パソコン２１のＣＰＵ１１には割込がか
かり、図６に示すように、時刻ｔ０にて上記ＣＰＵ１１
からＩＣカード２２のタイマ５０に計時指令信号バーＴ
Ｅが供給され、上記タイマ５０は時刻ｔ０で計時を開始
する。上記パソコン２１のＣＰＵ１１はタイマ５０が時
刻ｔ０で計時を開始してからタイムアップするまでの時
間Ｔｍ内に、時刻ｔ１でシステム識別信号ＡＥ２を上記
タイマ５０に出力する。これにより、上記タイマ５０は
時刻ｔ２でタイムアップ後もその出力ＴＯの“Ｈ”を保
持し、上記ナンドゲート３２およびアンドゲート３１
は、上記パソコン２１のＣＰＵ１１から出力するモード
制御信号バーＭＣ１およびモード制御信号ＭＣ２を上記
ＩＣカード２２のカードモード制御部６へ入力し、ＩＣ
カード２２側からパソコン２１側へのデータの読出しが
可能になる。
【００４１】これに対し、一般のユーザが上記ＩＣカー
ド２２を入手し、そのデータを読み出そうとして上記Ｉ
Ｃカード２２の接続部４をセキュリティ対応でない一般
のパソコンの接続コネクタに接続した場合、一般のパソ
コンには図５のオアゲート６１が存在せず、そのＣＰＵ
には割込みがかからない。したがって、一般のパソコン
からは上記ＩＣカード２２のタイマ５０の計時指令信号
バーＴＥもシステム識別信号ＡＥ２も上記ＩＣカード２
２側には供給されず、タイマ５０は計時動作を行わな
い。この場合には、上記タイマ５０の出力ＴＯは常時
“Ｌ”であり、また、上記ＩＣカード２２のゲート回路
２３のナンドゲート３２およびアンドゲート３１はその
他方の入力端子はプルダウン抵抗Ｒ１により接地されて
“Ｌ”レベルとなっている。したがって、上記ナンドゲ
ート３２およびアンドゲート３１は閉じ、上記パソコン
のＣＰＵからＩＣカード２２のカードモード制御部６へ
出力するモード制御信号バーＭＣ１およびモード制御信
号ＭＣ２は非アクティブであり、ＩＣカード２２側から
上記パソコン側へのデータの読出しは不可能となる。
ド２２を入手し、そのデータを読み出そうとして上記Ｉ
Ｃカード２２の接続部４をセキュリティ対応でない一般
のパソコンの接続コネクタに接続した場合、一般のパソ
コンには図５のオアゲート６１が存在せず、そのＣＰＵ
には割込みがかからない。したがって、一般のパソコン
からは上記ＩＣカード２２のタイマ５０の計時指令信号
バーＴＥもシステム識別信号ＡＥ２も上記ＩＣカード２
２側には供給されず、タイマ５０は計時動作を行わな
い。この場合には、上記タイマ５０の出力ＴＯは常時
“Ｌ”であり、また、上記ＩＣカード２２のゲート回路
２３のナンドゲート３２およびアンドゲート３１はその
他方の入力端子はプルダウン抵抗Ｒ１により接地されて
“Ｌ”レベルとなっている。したがって、上記ナンドゲ
ート３２およびアンドゲート３１は閉じ、上記パソコン
のＣＰＵからＩＣカード２２のカードモード制御部６へ
出力するモード制御信号バーＭＣ１およびモード制御信
号ＭＣ２は非アクティブであり、ＩＣカード２２側から
上記パソコン側へのデータの読出しは不可能となる。
【００４２】したがって、図５のデータ処理装置では、
ＩＣカード２２のタイマ５０の計時開始がセキュリティ
対応のパソコン２１側から制御されるので、図２のデー
タ処理装置に比較して上記ＩＣカード２２からデータを
読み出すことがさらに困難になり、ＩＣカード２２のデ
ータの読出しのより高いセキュリティ効果を得ることが
できる。
ＩＣカード２２のタイマ５０の計時開始がセキュリティ
対応のパソコン２１側から制御されるので、図２のデー
タ処理装置に比較して上記ＩＣカード２２からデータを
読み出すことがさらに困難になり、ＩＣカード２２のデ
ータの読出しのより高いセキュリティ効果を得ることが
できる。
【００４３】実施の形態４．本発明のいま一つの実施の
形態を示す図７のデータ処理装置は、図５で説明したデ
ータ処理装置において、ＩＣカード２２のアドレスデコ
ーダ７にアドレス信号を供給するビット線Ａ０ないしＡ
ｎからなるアドレスバスの最上位のビット線Ａｎの上位
にさらに１ビット分の信号を伝送するビット線Ａｎ＋１
を設けている。そして、パソコン２１のＣＰＵ１１から
計時指令信号ＴＥが接続コネクタ３のコネクタ端子５
７，ＩＣカード２２の接続部４の接続端子５８を通して
タイマ５０に供給されてから予め設定した所定の時間経
過後に、上記ＣＰＵ１１がビット線Ａｎ＋１と最下位の
ビット線Ａ０を通して特定のアドレス信号を上記アドレ
スデコーダ７に出力したときに、上記アドレスデコーダ
７からシステム識別信号バーＡＥがタイマ５０に供給さ
れるようにしている。
形態を示す図７のデータ処理装置は、図５で説明したデ
ータ処理装置において、ＩＣカード２２のアドレスデコ
ーダ７にアドレス信号を供給するビット線Ａ０ないしＡ
ｎからなるアドレスバスの最上位のビット線Ａｎの上位
にさらに１ビット分の信号を伝送するビット線Ａｎ＋１
を設けている。そして、パソコン２１のＣＰＵ１１から
計時指令信号ＴＥが接続コネクタ３のコネクタ端子５
７，ＩＣカード２２の接続部４の接続端子５８を通して
タイマ５０に供給されてから予め設定した所定の時間経
過後に、上記ＣＰＵ１１がビット線Ａｎ＋１と最下位の
ビット線Ａ０を通して特定のアドレス信号を上記アドレ
スデコーダ７に出力したときに、上記アドレスデコーダ
７からシステム識別信号バーＡＥがタイマ５０に供給さ
れるようにしている。
【００４４】上記タイマ５０の上記計時指令信号ＴＥの
入力端子はプルダウン抵抗Ｒ５によりアースに接続さ
れ、また上記タイマのシステム識別信号バーＡＥの入力
端子はプルアップ抵抗Ｒ６により電源電圧Ｖｃｃに接続
されている。上記パソコン２１側のビット線Ａｎ＋１と
ＩＣカード２２側のビット線Ａｎ＋１とは、パソコン２
１の接続コネクタ３の空きのコネクタ端子７５とＩＣカ
ード２２の接続部４の空きの接続端子７６とにより相互
に接続される。また、上記パソコン２１側のビット線Ａ
０は接続コネクタ３のコネクタ端子７１に接続され、ビ
ット線Ａ１ないしＡｎは図７において番号７３で表され
ているｎ個のコネクタ端子にそれぞれ接続される。さら
に、上記ＩＣカード２２側のビット線Ａ０は接続部４の
接続端子７２に接続され、ビット線Ａ１ないしＡｎは図
７において番号７４で表されているｎ個の接続端子にそ
れぞれ接続される。なお、図７において図５のデータ処
理装置に対応する部分には対応する符号を付して示し、
重複した説明は省略する。
入力端子はプルダウン抵抗Ｒ５によりアースに接続さ
れ、また上記タイマのシステム識別信号バーＡＥの入力
端子はプルアップ抵抗Ｒ６により電源電圧Ｖｃｃに接続
されている。上記パソコン２１側のビット線Ａｎ＋１と
ＩＣカード２２側のビット線Ａｎ＋１とは、パソコン２
１の接続コネクタ３の空きのコネクタ端子７５とＩＣカ
ード２２の接続部４の空きの接続端子７６とにより相互
に接続される。また、上記パソコン２１側のビット線Ａ
０は接続コネクタ３のコネクタ端子７１に接続され、ビ
ット線Ａ１ないしＡｎは図７において番号７３で表され
ているｎ個のコネクタ端子にそれぞれ接続される。さら
に、上記ＩＣカード２２側のビット線Ａ０は接続部４の
接続端子７２に接続され、ビット線Ａ１ないしＡｎは図
７において番号７４で表されているｎ個の接続端子にそ
れぞれ接続される。なお、図７において図５のデータ処
理装置に対応する部分には対応する符号を付して示し、
重複した説明は省略する。
【００４５】このように構成された図７のデータ処理装
置において、ユーザがセキュリティ対応の上記パソコン
２１の接続コネクタ３に、セキュリティ対応の上記ＩＣ
カード２２の接続部４を接続した場合、上記ＩＣカード
２２はＩＣカード識別信号バーＣＤ１，バーＣＤ２をパ
ソコン２１のオアゲート６１に出力する。このＩＣカー
ド識別信号バーＣＤ１，バーＣＤ２の出力により、上記
パソコン２１のＣＰＵ１１には割込がかけられ、上記Ｃ
ＰＵ１１からＩＣカード２２のタイマ５０に計時指令信
号ＴＥが供給され、上記タイマ５０は計時を開始する。
上記パソコン２１の上記ＣＰＵ１１は、タイマ５０が計
時を開始してからタイムアップするまでの時間内に、上
記ビット線Ａ０およびビット線Ａｎ＋１を通して特定の
アドレスを指定すると、ＩＣカード２２のアドレスデコ
ーダ７はシステム識別信号バーＡＥをタイマ５０に出力
する。これにより、上記タイマ５０はタイムアップ後も
その出力ＴＯの“Ｈ”を保持し、上記ナンドゲート３２
およびアンドゲート３１は、上記パソコン２１のＣＰＵ
１１から出力するモード制御信号バーＭＣ１およびモー
ド制御信号ＭＣ２をＩＣカード２２のカードモード制御
部６へ入力し、ＩＣカード２２側からパソコン２１側へ
のデータの読出しが可能になる。
置において、ユーザがセキュリティ対応の上記パソコン
２１の接続コネクタ３に、セキュリティ対応の上記ＩＣ
カード２２の接続部４を接続した場合、上記ＩＣカード
２２はＩＣカード識別信号バーＣＤ１，バーＣＤ２をパ
ソコン２１のオアゲート６１に出力する。このＩＣカー
ド識別信号バーＣＤ１，バーＣＤ２の出力により、上記
パソコン２１のＣＰＵ１１には割込がかけられ、上記Ｃ
ＰＵ１１からＩＣカード２２のタイマ５０に計時指令信
号ＴＥが供給され、上記タイマ５０は計時を開始する。
上記パソコン２１の上記ＣＰＵ１１は、タイマ５０が計
時を開始してからタイムアップするまでの時間内に、上
記ビット線Ａ０およびビット線Ａｎ＋１を通して特定の
アドレスを指定すると、ＩＣカード２２のアドレスデコ
ーダ７はシステム識別信号バーＡＥをタイマ５０に出力
する。これにより、上記タイマ５０はタイムアップ後も
その出力ＴＯの“Ｈ”を保持し、上記ナンドゲート３２
およびアンドゲート３１は、上記パソコン２１のＣＰＵ
１１から出力するモード制御信号バーＭＣ１およびモー
ド制御信号ＭＣ２をＩＣカード２２のカードモード制御
部６へ入力し、ＩＣカード２２側からパソコン２１側へ
のデータの読出しが可能になる。
【００４６】これに対し、一般のユーザがセキュリティ
対応の上記ＩＣカード２２を入手し、そのデータを読み
出そうとして接続部４をセキュリティ対応でない一般の
パソコンの接続コネクタに接続した場合、たとえば雑音
等の入力によりＩＣカード２２のタイマ５０が計時を開
始しても、該計時の開始から所定の設定時間内に上記パ
ソコンのＣＰＵがビット線Ａ０およびＡｎ＋１により特
定のアドレスを指定しない限り、タイマ５０にはアドレ
スデコーダ７からシステム識別信号バーＡＥは入力しな
い。したがって、ゲート回路５０のナンドゲート３２お
よびアンドゲート３１は閉じ、上記パソコンのＣＰＵか
らＩＣカード２２のカードモード制御部６へはモード制
御信号バーＭＣ１およびモード制御信号ＭＣ２は通過せ
ず、ＩＣカード２２側から上記パソコン側へのデータの
読出しは行われない。
対応の上記ＩＣカード２２を入手し、そのデータを読み
出そうとして接続部４をセキュリティ対応でない一般の
パソコンの接続コネクタに接続した場合、たとえば雑音
等の入力によりＩＣカード２２のタイマ５０が計時を開
始しても、該計時の開始から所定の設定時間内に上記パ
ソコンのＣＰＵがビット線Ａ０およびＡｎ＋１により特
定のアドレスを指定しない限り、タイマ５０にはアドレ
スデコーダ７からシステム識別信号バーＡＥは入力しな
い。したがって、ゲート回路５０のナンドゲート３２お
よびアンドゲート３１は閉じ、上記パソコンのＣＰＵか
らＩＣカード２２のカードモード制御部６へはモード制
御信号バーＭＣ１およびモード制御信号ＭＣ２は通過せ
ず、ＩＣカード２２側から上記パソコン側へのデータの
読出しは行われない。
【００４７】したがって、図７のデータ処理装置では、
セキュリティ対応のパソコン２１側から特定のアドレス
信号が出力されない限り、アドレスデコーダ７からはシ
ステム識別信号バーＡＥがタイマ５０に供給されないの
で、図５のデータ処理装置に比較して、上記ＩＣカード
２２からデータを読み出すことがさらに困難になり、Ｉ
Ｃカード２２のデータの読出しのより高いセキュリティ
効果を得ることができる。
セキュリティ対応のパソコン２１側から特定のアドレス
信号が出力されない限り、アドレスデコーダ７からはシ
ステム識別信号バーＡＥがタイマ５０に供給されないの
で、図５のデータ処理装置に比較して、上記ＩＣカード
２２からデータを読み出すことがさらに困難になり、Ｉ
Ｃカード２２のデータの読出しのより高いセキュリティ
効果を得ることができる。
【００４８】実施の形態５．本発明のいま一つの実施の
形態を示す図８のデータ処理装置は、図７で説明したデ
ータ処理装置において、パソコン２１のＣＰＵ１１が上
記ビット線Ａｎ＋１と最下位のビット線Ａ０を通して特
定のアドレス信号を出力したときに、ＩＣカード２２の
タイマ５０に計時を開始させるようにしたものである。
すなわち、図８のデータ処理装置は、セキュリティ対応
のパソコン２１のＣＰＵ１１が上記ビット線Ａｎ＋１と
最下位のビット線Ａ０を通して特定のアドレス信号を、
ＩＣカード２２の上記アドレスデコーダ７に出力したと
きに、該アドレスデコーダ７が計時指令信号バーＴＥを
タイマ５０に供給し、該計時指令信号バーＴＥが出力し
てから予め設定した所定の時間経過後に、上記パソコン
２１のＣＰＵ１１からシステム識別信号ＡＥ２が上記タ
イマ５０に供給されるようにしたものである。なお、図
８において図７のデータ処理装置に対応する部分には対
応する符号を付して示し、重複した説明は省略する。
形態を示す図８のデータ処理装置は、図７で説明したデ
ータ処理装置において、パソコン２１のＣＰＵ１１が上
記ビット線Ａｎ＋１と最下位のビット線Ａ０を通して特
定のアドレス信号を出力したときに、ＩＣカード２２の
タイマ５０に計時を開始させるようにしたものである。
すなわち、図８のデータ処理装置は、セキュリティ対応
のパソコン２１のＣＰＵ１１が上記ビット線Ａｎ＋１と
最下位のビット線Ａ０を通して特定のアドレス信号を、
ＩＣカード２２の上記アドレスデコーダ７に出力したと
きに、該アドレスデコーダ７が計時指令信号バーＴＥを
タイマ５０に供給し、該計時指令信号バーＴＥが出力し
てから予め設定した所定の時間経過後に、上記パソコン
２１のＣＰＵ１１からシステム識別信号ＡＥ２が上記タ
イマ５０に供給されるようにしたものである。なお、図
８において図７のデータ処理装置に対応する部分には対
応する符号を付して示し、重複した説明は省略する。
【００４９】このように構成された図８のデータ処理装
置において、ユーザがセキュリティ対応の上記パソコン
２１の接続コネクタ３に、セキュリティ対応の上記ＩＣ
カード２２の接続部４を接続した場合、上記ＩＣカード
２２はＩＣカード識別信号バーＣＤ１，バーＣＤ２をパ
ソコン２１のオアゲート６１に出力する。このＩＣカー
ド識別信号バーＣＤ１，バーＣＤ２の出力により、上記
パソコン２１のＣＰＵ１１には割込がかけられ、上記Ｃ
ＰＵ１１が上記ビット線Ａ０およびビット線Ａｎ＋１を
通して特定のアドレスを指定する。これにより、ＩＣカ
ード２２のアドレスデコーダ７から計時指令信号バーＴ
Ｅが上記タイマ５０に供給され、上記タイマ５０は計時
を開始する。上記パソコン２１の上記ＣＰＵ１１は、タ
イマ５０が計時を開始してからタイムアップするまでの
時間内に、システム識別信号ＡＥ２を上記タイマ５０に
供給する。これにより、上記タイマ５０はタイムアップ
後もその出力ＴＯの“Ｈ”を保持し、上記ナンドゲート
３２およびアンドゲート３１は、上記パソコン２１のＣ
ＰＵ１１から出力するモード制御信号バーＭＣ１および
モード制御信号ＭＣ２をＩＣカード２２のカードモード
制御部６へ入力し、ＩＣカード２２側からパソコン２１
側へのデータの読出しが可能になる。
置において、ユーザがセキュリティ対応の上記パソコン
２１の接続コネクタ３に、セキュリティ対応の上記ＩＣ
カード２２の接続部４を接続した場合、上記ＩＣカード
２２はＩＣカード識別信号バーＣＤ１，バーＣＤ２をパ
ソコン２１のオアゲート６１に出力する。このＩＣカー
ド識別信号バーＣＤ１，バーＣＤ２の出力により、上記
パソコン２１のＣＰＵ１１には割込がかけられ、上記Ｃ
ＰＵ１１が上記ビット線Ａ０およびビット線Ａｎ＋１を
通して特定のアドレスを指定する。これにより、ＩＣカ
ード２２のアドレスデコーダ７から計時指令信号バーＴ
Ｅが上記タイマ５０に供給され、上記タイマ５０は計時
を開始する。上記パソコン２１の上記ＣＰＵ１１は、タ
イマ５０が計時を開始してからタイムアップするまでの
時間内に、システム識別信号ＡＥ２を上記タイマ５０に
供給する。これにより、上記タイマ５０はタイムアップ
後もその出力ＴＯの“Ｈ”を保持し、上記ナンドゲート
３２およびアンドゲート３１は、上記パソコン２１のＣ
ＰＵ１１から出力するモード制御信号バーＭＣ１および
モード制御信号ＭＣ２をＩＣカード２２のカードモード
制御部６へ入力し、ＩＣカード２２側からパソコン２１
側へのデータの読出しが可能になる。
【００５０】これに対し、一般のユーザがセキュリティ
対応の上記ＩＣカード２２を入手し、そのデータを読み
出そうとして接続部４をセキュリティ対応でない一般の
パソコンの接続コネクタに接続した場合、上記ＩＣカー
ド２２のアドレスデコーダ７は上記ビット線Ａ０および
ビット線Ａｎ＋１を通して上記パソコンのＣＰＵにより
上記特定のアドレスが指定されることはない。この場合
には上記アドレスデコーダ７からタイマ５０に計時指令
信号バーＴＥが入力せず、タイマ５０は計時を開始しな
い。また、雑音等により仮にタイマ５０が計時を開始し
たとしても、該タイマ５０に設定されている所定の時間
内に上記ＣＰＵ側からシステム識別信号ＡＥ２が入力し
ない限り、タイマ５０の出力ＴＯは“Ｌ”である。した
がって、ゲート回路５０のナンドゲート３２およびアン
ドゲート３１は閉じ、上記パソコンのＣＰＵからＩＣカ
ード２２のカードモード制御部６へはモード制御信号バ
ーＭＣ１およびモード制御信号ＭＣ２は通過せず、ＩＣ
カード２２側から上記パソコン側へのデータの読出しは
行われない。
対応の上記ＩＣカード２２を入手し、そのデータを読み
出そうとして接続部４をセキュリティ対応でない一般の
パソコンの接続コネクタに接続した場合、上記ＩＣカー
ド２２のアドレスデコーダ７は上記ビット線Ａ０および
ビット線Ａｎ＋１を通して上記パソコンのＣＰＵにより
上記特定のアドレスが指定されることはない。この場合
には上記アドレスデコーダ７からタイマ５０に計時指令
信号バーＴＥが入力せず、タイマ５０は計時を開始しな
い。また、雑音等により仮にタイマ５０が計時を開始し
たとしても、該タイマ５０に設定されている所定の時間
内に上記ＣＰＵ側からシステム識別信号ＡＥ２が入力し
ない限り、タイマ５０の出力ＴＯは“Ｌ”である。した
がって、ゲート回路５０のナンドゲート３２およびアン
ドゲート３１は閉じ、上記パソコンのＣＰＵからＩＣカ
ード２２のカードモード制御部６へはモード制御信号バ
ーＭＣ１およびモード制御信号ＭＣ２は通過せず、ＩＣ
カード２２側から上記パソコン側へのデータの読出しは
行われない。
【００５１】このように図８のデータ処理装置では、セ
キュリティ対応のパソコン２１のＣＰＵ１１が上記ビッ
ト線Ａｎ＋１と最下位のビット線Ａ０を通して特定のア
ドレス信号を上記アドレスデコーダ７に出力しない限
り、ＩＣカード２２のタイマ５０は計時を開始しない。
したがって、図８のデータ処理装置では、ＩＣカード２
２のタイマ５０の計時開始がパソコン２１側からの特定
のアドレス信号により制御されるので、図５のデータ処
理装置に比較して、上記ＩＣカード２２からデータを読
み出すことがさらに困難になり、ＩＣカード２２のデー
タの読出しのより高いセキュリティ効果を得ることがで
きる。
キュリティ対応のパソコン２１のＣＰＵ１１が上記ビッ
ト線Ａｎ＋１と最下位のビット線Ａ０を通して特定のア
ドレス信号を上記アドレスデコーダ７に出力しない限
り、ＩＣカード２２のタイマ５０は計時を開始しない。
したがって、図８のデータ処理装置では、ＩＣカード２
２のタイマ５０の計時開始がパソコン２１側からの特定
のアドレス信号により制御されるので、図５のデータ処
理装置に比較して、上記ＩＣカード２２からデータを読
み出すことがさらに困難になり、ＩＣカード２２のデー
タの読出しのより高いセキュリティ効果を得ることがで
きる。
【００５２】実施の形態６．本発明のいま一つの実施の
形態を示す図９のデータ処理装置は、図７および図８に
おいてそれぞれ説明したデータ処理装置を組み合わせた
ものである。すなわち、図９のデータ処理装置では、セ
キュリティ対応のパソコン２１のＣＰＵ１１がビット線
Ａｎ＋１と最下位のビット線Ａ０を通して特定のアドレ
ス信号を出力したときに、セキュリティ対応のＩＣカー
ド２２のアドレスデコーダ７から計時指令信号バーＴＥ
がタイマ５０に供給され、また、該計時指令信号バーＴ
Ｅの供給から予め設定した時間内に、パソコン２１のＣ
ＰＵ１１がビット線Ａｎ＋１と最下位のビット線Ａ０を
通して特定のアドレス信号を出力したときに、システム
識別信号バーＡＥがタイマ５０に供給されるようにした
ものである。該タイマ５０の上記計時指令信号バーＴＥ
の入力端子および上記システム識別信号バーＡＥの入力
端子はそれぞれ抵抗Ｒ７およびＲ８により電源電圧Ｖｃ
ｃにプルアップされている。なお、図９において図７お
よび図８のデータ処理装置に対応する部分には対応する
符号を付して示し、重複した説明は省略する。
形態を示す図９のデータ処理装置は、図７および図８に
おいてそれぞれ説明したデータ処理装置を組み合わせた
ものである。すなわち、図９のデータ処理装置では、セ
キュリティ対応のパソコン２１のＣＰＵ１１がビット線
Ａｎ＋１と最下位のビット線Ａ０を通して特定のアドレ
ス信号を出力したときに、セキュリティ対応のＩＣカー
ド２２のアドレスデコーダ７から計時指令信号バーＴＥ
がタイマ５０に供給され、また、該計時指令信号バーＴ
Ｅの供給から予め設定した時間内に、パソコン２１のＣ
ＰＵ１１がビット線Ａｎ＋１と最下位のビット線Ａ０を
通して特定のアドレス信号を出力したときに、システム
識別信号バーＡＥがタイマ５０に供給されるようにした
ものである。該タイマ５０の上記計時指令信号バーＴＥ
の入力端子および上記システム識別信号バーＡＥの入力
端子はそれぞれ抵抗Ｒ７およびＲ８により電源電圧Ｖｃ
ｃにプルアップされている。なお、図９において図７お
よび図８のデータ処理装置に対応する部分には対応する
符号を付して示し、重複した説明は省略する。
【００５３】このように構成された図９のデータ処理装
置において、ユーザがセキュリティ対応の上記パソコン
２１の接続コネクタ３に、セキュリティ対応の上記ＩＣ
カード２２の接続部４を接続した場合、上記ＩＣカード
２２はＩＣカード識別信号バーＣＤ１，バーＣＤ２をパ
ソコン２１のオアゲート６１に出力する。このＩＣカー
ド識別信号バーＣＤ１，バーＣＤ２の出力により、上記
パソコン２１のＣＰＵ１１には割込がかけられ、上記Ｃ
ＰＵ１１が上記ビット線Ａ０およびビット線Ａｎ＋１を
通して特定のアドレスを指定する。これにより、ＩＣカ
ード２２のアドレスデコーダ７から計時指令信号バーＴ
Ｅが上記タイマ５０に供給され、上記タイマ５０は計時
を開始する。上記パソコン２１の上記ＣＰＵ１１は、タ
イマ５０が計時を開始してからタイムアップするまでの
時間内に、再び、上記ビット線Ａ０およびビット線Ａ
ｎ＋１を通して特定のアドレスを指定する。これによ
り、ＩＣカード２２のアドレスデコーダ７からシステム
識別信号バーＡＥが上記タイマ５０に供給され、上記タ
イマ５０はタイムアップ後もその出力ＴＯの“Ｈ”を保
持する。したがって、上記ナンドゲート３２およびアン
ドゲート３１は、上記パソコン２１のＣＰＵ１１から出
力するモード制御信号バーＭＣ１およびモード制御信号
ＭＣ２をＩＣカード２２のカードモード制御部６へ入力
し、ＩＣカード２２側からパソコン２１側へのデータの
読出しが可能になる。
置において、ユーザがセキュリティ対応の上記パソコン
２１の接続コネクタ３に、セキュリティ対応の上記ＩＣ
カード２２の接続部４を接続した場合、上記ＩＣカード
２２はＩＣカード識別信号バーＣＤ１，バーＣＤ２をパ
ソコン２１のオアゲート６１に出力する。このＩＣカー
ド識別信号バーＣＤ１，バーＣＤ２の出力により、上記
パソコン２１のＣＰＵ１１には割込がかけられ、上記Ｃ
ＰＵ１１が上記ビット線Ａ０およびビット線Ａｎ＋１を
通して特定のアドレスを指定する。これにより、ＩＣカ
ード２２のアドレスデコーダ７から計時指令信号バーＴ
Ｅが上記タイマ５０に供給され、上記タイマ５０は計時
を開始する。上記パソコン２１の上記ＣＰＵ１１は、タ
イマ５０が計時を開始してからタイムアップするまでの
時間内に、再び、上記ビット線Ａ０およびビット線Ａ
ｎ＋１を通して特定のアドレスを指定する。これによ
り、ＩＣカード２２のアドレスデコーダ７からシステム
識別信号バーＡＥが上記タイマ５０に供給され、上記タ
イマ５０はタイムアップ後もその出力ＴＯの“Ｈ”を保
持する。したがって、上記ナンドゲート３２およびアン
ドゲート３１は、上記パソコン２１のＣＰＵ１１から出
力するモード制御信号バーＭＣ１およびモード制御信号
ＭＣ２をＩＣカード２２のカードモード制御部６へ入力
し、ＩＣカード２２側からパソコン２１側へのデータの
読出しが可能になる。
【００５４】これに対し、一般のユーザがセキュリティ
対応の上記ＩＣカード２２を入手し、そのデータを読み
出そうとして接続部４をセキュリティ対応でない一般の
パソコンの接続コネクタに接続した場合、上記ＩＣカー
ド２２のアドレスデコーダ７は上記ビット線Ａ０および
ビット線Ａｎ＋１を通して上記パソコンのＣＰＵにより
上記特定のアドレスが指定されることはない。この場合
には上記アドレスデコーダ７からタイマ５０に計時指令
信号バーＴＥが入力せず、タイマ５０は計時を開始しな
い。また、雑音等により仮にタイマ５０が計時を開始し
たとしても、該タイマ５０に設定されている所定の時間
内に上記ＩＣカード２２のアドレスデコーダ７が上記ビ
ット線Ａ０およびビット線Ａｎ＋１を通して上記パソコ
ンのＣＰＵにより上記特定のアドレスが指定されない限
り、タイマ５０の出力ＴＯは“Ｌ”である。したがっ
て、ゲート回路５０のナンドゲート３２およびアンドゲ
ート３１は閉じ、上記パソコンのＣＰＵからＩＣカード
２２のカードモード制御部６へはモード制御信号バーＭ
Ｃ１およびモード制御信号ＭＣ２は通過せず、ＩＣカー
ド２２側から上記パソコン側へのデータの読出しは行わ
れない。
対応の上記ＩＣカード２２を入手し、そのデータを読み
出そうとして接続部４をセキュリティ対応でない一般の
パソコンの接続コネクタに接続した場合、上記ＩＣカー
ド２２のアドレスデコーダ７は上記ビット線Ａ０および
ビット線Ａｎ＋１を通して上記パソコンのＣＰＵにより
上記特定のアドレスが指定されることはない。この場合
には上記アドレスデコーダ７からタイマ５０に計時指令
信号バーＴＥが入力せず、タイマ５０は計時を開始しな
い。また、雑音等により仮にタイマ５０が計時を開始し
たとしても、該タイマ５０に設定されている所定の時間
内に上記ＩＣカード２２のアドレスデコーダ７が上記ビ
ット線Ａ０およびビット線Ａｎ＋１を通して上記パソコ
ンのＣＰＵにより上記特定のアドレスが指定されない限
り、タイマ５０の出力ＴＯは“Ｌ”である。したがっ
て、ゲート回路５０のナンドゲート３２およびアンドゲ
ート３１は閉じ、上記パソコンのＣＰＵからＩＣカード
２２のカードモード制御部６へはモード制御信号バーＭ
Ｃ１およびモード制御信号ＭＣ２は通過せず、ＩＣカー
ド２２側から上記パソコン側へのデータの読出しは行わ
れない。
【００５５】このように、図９のデータ処理装置では、
セキュリティ対応のパソコン２１のＣＰＵ１１が上記ビ
ット線Ａｎ＋１と最下位のビット線Ａ０を通して特定の
アドレス信号を上記アドレスデコーダ７に出力しない限
り、アドレスデコーダ７からＩＣカード２２のタイマ５
０には計時指令信号バーＴＥも、またシステム識別信号
バーＡＥも供給されない。したがって、図９のデータ処
理装置では、図７のデータ処理装置のセキュリティ効果
と図８のセキュリティ効果を併せ持つことになり、ＩＣ
カードからのデータの読出しのセキュリティ効果が非常
に高くなる。
セキュリティ対応のパソコン２１のＣＰＵ１１が上記ビ
ット線Ａｎ＋１と最下位のビット線Ａ０を通して特定の
アドレス信号を上記アドレスデコーダ７に出力しない限
り、アドレスデコーダ７からＩＣカード２２のタイマ５
０には計時指令信号バーＴＥも、またシステム識別信号
バーＡＥも供給されない。したがって、図９のデータ処
理装置では、図７のデータ処理装置のセキュリティ効果
と図８のセキュリティ効果を併せ持つことになり、ＩＣ
カードからのデータの読出しのセキュリティ効果が非常
に高くなる。
【図１】 本発明にかかるデータ処理装置の実施の形態
１のシステム構成図である。
１のシステム構成図である。
【図２】 本発明にかかるデータ処理装置の実施の形態
２のシステム構成図である。
２のシステム構成図である。
【図３】 図２のデータ処理装置においてＩＣカードか
らデータを読み出すことができる場合の動作タイミング
チャートである。
らデータを読み出すことができる場合の動作タイミング
チャートである。
【図４】 図２のデータ処理装置においてＩＣカードか
らデータを読み出すことができない場合の動作タイミン
グチャートである。
らデータを読み出すことができない場合の動作タイミン
グチャートである。
【図５】 本発明にかかるデータ処理装置の実施の形態
３のシステム構成図である。
３のシステム構成図である。
【図６】 図５のデータ処理装置においてＩＣカードか
らデータを読み出す場合の動作タイミングチャートであ
る。
らデータを読み出す場合の動作タイミングチャートであ
る。
【図７】 本発明にかかるデータ処理装置の実施の形態
４のシステム構成図である。
４のシステム構成図である。
【図８】 本発明にかかるデータ処理装置の実施の形態
５のシステム構成図である。
５のシステム構成図である。
【図９】 本発明にかかるデータ処理装置の実施の形態
６のシステム構成図である。
６のシステム構成図である。
【図１０】 従来のデータ処理装置のシステム構成図で
ある。
ある。
３ 接続コネクタ、４ 接続部、 ５ メモリ部、６
カードモード制御部、７ アドレスデコーダ、８ アド
レスバスバッファ、９ データバスバッファ、１１ Ｃ
ＰＵ、２１ セキュリティ対応のパソコン、２２ セキ
ュリティ対応のＩＣカード、２３ ゲート回路、２４
識別信号検出回路、３１ アンドゲート、３２ ナンド
ゲート、３３ インバータ、４２ 線路、４３ コネク
タ端子、５０ タイマ、５０ａ 電源供給ライン、５１
コネクタ端子、５２ 接続端子、５３ コネクタ端
子、５７ コネクタ端子、５８ 接続端子、７１ コネ
クタ端子、７２ 接続端子、７３ コネクタ端子、７４
接続端子、７５ コネクタ端子、７６ 接続端子
カードモード制御部、７ アドレスデコーダ、８ アド
レスバスバッファ、９ データバスバッファ、１１ Ｃ
ＰＵ、２１ セキュリティ対応のパソコン、２２ セキ
ュリティ対応のＩＣカード、２３ ゲート回路、２４
識別信号検出回路、３１ アンドゲート、３２ ナンド
ゲート、３３ インバータ、４２ 線路、４３ コネク
タ端子、５０ タイマ、５０ａ 電源供給ライン、５１
コネクタ端子、５２ 接続端子、５３ コネクタ端
子、５７ コネクタ端子、５８ 接続端子、７１ コネ
クタ端子、７２ 接続端子、７３ コネクタ端子、７４
接続端子、７５ コネクタ端子、７６ 接続端子
Claims (12)
- 【請求項１】 予め定められた所定の規格を有する接続
コネクタ手段を通して外部からデータが入力するデータ
処理装置本体と、上記接続コネクタ手段に着脱可能に接
続される接続部、データを格納するデータ格納部および
上記データ処理装置本体から供給される制御信号を受け
て上記データ格納部の動作を制御する制御部を有するデ
ータ記憶手段とからなるデータ処理装置であって、 特定のデータ処理装置本体が識別信号を出力する識別信
号出力手段を備え、特定のデータ記憶手段が上記識別信
号の入力により上記接続部から制御部への上記制御信号
の通過制御手段を備えていることを特徴とするデータ処
理装置。 - 【請求項２】 予め定められた所定の規格を有する接続
コネクタ手段を通して外部からデータが入力するデータ
処理装置本体と、上記接続コネクタ手段に着脱可能に接
続される接続部、データを格納するデータ格納部および
上記データ処理装置本体から供給される制御信号を受け
て上記データ格納部の動作を制御する制御部を有するデ
ータ記憶手段とからなるデータ処理装置であって、 特定のデータ処理装置本体が識別信号を出力する識別信
号出力手段を備え、特定のデータ記憶手段が上記特定の
データ処理装置から入力する上記識別信号を検出する識
別信号検出手段と、該識別信号検出手段から出力される
識別信号の検出信号により開いて上記制御信号を制御部
に通過させるゲート手段とを備えたことを特徴とするデ
ータ処理装置。 - 【請求項３】 予め定められた所定の規格を有する接続
コネクタ手段を通して外部からデータが入力するデータ
処理装置本体と、上記接続コネクタ手段に着脱可能に接
続される接続部、データを格納するデータ格納部および
上記データ処理装置本体から供給される制御信号を受け
て上記データ格納部の動作を制御する制御部を有するデ
ータ記憶手段とからなるデータ処理装置であって、 特定のデータ処理装置本体の接続コネクタ手段が識別信
号を出力する特定のコネクタ端子を有し、特定のデータ
記憶手段が該コネクタ端子に接続された接続部の接続端
子から出力する上記識別信号を検出する識別信号検出回
路と該識別信号検出回路から出力される識別信号の検出
信号により開いて上記制御信号を制御部に通過させるゲ
ート回路とを備えたことを特徴とするデータ処理装置。 - 【請求項４】 上記特定のコネクタ端子が接続コネクタ
手段の空きコネクタ端子であり、上記識別信号検出回路
が上記空きコネクタ端子に接続される接続部の接続端子
から入力する上記識別信号を上記ゲート回路に伝送する
伝送線路からなることを特徴とする請求項３記載のデー
タ処理装置。 - 【請求項５】 予め定められた所定の規格を有する接続
コネクタ手段を通して外部からデータが入力するデータ
処理装置本体と、上記接続コネクタ手段に着脱可能に接
続される接続部、データを格納するデータ格納部、上記
データ処理装置本体から供給されるアドレス信号に対応
して上記データ格納部のアドレスを指定するアドレス指
定部および上記データ処理装置本体から供給される制御
信号を受けて上記データ格納部の動作を制御する制御部
を有するデータ記憶手段とからなるデータ処理装置であ
って、 特定のデータ処理装置本体がその接続コネクタ手段に特
定のデータ記憶手段側から記憶手段識別信号が入力した
ことを検出し、該記憶手段識別信号の入力の時点から予
め定められた所定のシーケンスに従って装置本体識別信
号を出力する装置本体識別信号発生手段を備え、上記特
定のデータ記憶手段が上記シーケンスに合致して装置本
体識別信号が出力された否かを判定するシーケンス判定
手段と、該シーケンス判定手段により開閉が制御され、
上記シーケンスに合致して装置本体識別信号が出力され
たときに上記端子部から制御部へ上記制御信号を通過さ
せるゲート手段とを備えたことを特徴とするデータ処理
装置。 - 【請求項６】 上記シーケンス判定手段が上記特定のデ
ータ処理装置本体の接続コネクタ手段への上記特定のデ
ータ記憶手段の接続部の接続により計時の開始が制御さ
れ、該接続により上記特定のデータ記憶手段側から装置
本体識別信号発生手段に上記記憶手段識別信号が入力し
た時点から予め設定された所定の時間内に上記装置本体
識別信号発生手段から装置本体識別信号が入力したとき
に上記ゲート手段を開くタイマであることを特徴とする
請求項５記載のデータ処理装置。 - 【請求項７】 上記タイマが上記特定のデータ処理装置
本体の接続コネクタ手段への上記特定のデータ記憶手段
の接続部の接続により上記特定のデータ記憶手段から電
源が供給されて計時を開始するとともに、該電源の電源
電圧が上記記憶手段識別信号として上記特定のデータ記
憶手段側から上記装置本体識別信号発生手段に供給され
ることを特徴とする請求項６記載のデータ処理装置。 - 【請求項８】 上記装置本体識別信号発生手段が上記記
憶手段識別信号の入力により割込みがかけられ、該割込
みの後に上記タイマの計時の開始を指令する計時開始信
号を出力することを特徴とする請求項６記載のデータ処
理装置。 - 【請求項９】 上記装置本体識別信号がデータ記憶手段
のデータ格納部の特定の空きアドレスを指定する特定ア
ドレス信号であり、該特定アドレス信号の入力を検出す
ると上記データ記憶手段のアドレス指定部がその検出信
号を上記装置本体識別信号として上記タイマに出力する
ようにしたことを特徴とする請求項６から８のいずれか
一記載のデータ処理装置。 - 【請求項１０】 上記計時指令信号がデータ記憶手段の
データ格納部の特定の空きアドレスを指定する特定アド
レス信号であり、該特定アドレス信号の入力を検出する
と上記データ記憶手段のアドレス指定部がその検出信号
を上記計時指令信号として上記タイマに出力するように
したことを特徴とする請求項８記載のデータ処理装置。 - 【請求項１１】 上記計時指令信号がデータ記憶手段の
データ格納部の特定の空きアドレスを指定する特定アド
レス信号であり、該特定アドレス信号の入力を検出する
と上記データ記憶手段のアドレス指定部がその検出信号
を上記計時指令信号として上記タイマに出力し、上記装
置本体識別信号がデータ記憶手段のデータ格納部の特定
の空きアドレスを指定する特定アドレス信号であり、該
特定アドレス信号の入力を検出すると上記データ記憶手
段のアドレス指定部がその検出信号を上記装置本体識別
信号として上記タイマに出力するようにしたことを特徴
とする請求項８記載のデータ処理装置。 - 【請求項１２】 上記データ処理装置本体がパーソナル
コンピュータであり、上記データ記憶手段がＩＣカード
であることを特徴とする請求項１から１１のいずれか一
記載のデータ処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7215759A JPH0962583A (ja) | 1995-08-24 | 1995-08-24 | データ処理装置 |
| US08/581,497 US5737571A (en) | 1995-08-24 | 1995-12-29 | System for discriminating that an external processor is permitted to access a data storage device utilizing prescribed control signals including access enable signal |
| DE19611386A DE19611386C2 (de) | 1995-08-24 | 1996-03-22 | Chipkarten-Datenspeichervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7215759A JPH0962583A (ja) | 1995-08-24 | 1995-08-24 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0962583A true JPH0962583A (ja) | 1997-03-07 |
Family
ID=16677764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7215759A Pending JPH0962583A (ja) | 1995-08-24 | 1995-08-24 | データ処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5737571A (ja) |
| JP (1) | JPH0962583A (ja) |
| DE (1) | DE19611386C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8909821B2 (en) | 2012-12-17 | 2014-12-09 | Fujitsu Limited | Slim-line connector for serial ATA interface that is mounted on expansion bay of computer includes detection signals which indicate connection status and type of device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3728366B2 (ja) * | 1997-05-13 | 2005-12-21 | 株式会社ルネサステクノロジ | Ｉｃカード |
| DE19816075A1 (de) * | 1998-04-09 | 1999-10-14 | Volkswagen Ag | Sicherheitsvorrichtung für ein Kraftfahrzeug mit einem Mehrkammer-Airbag |
| FR2799026B1 (fr) * | 1999-09-28 | 2001-11-30 | St Microelectronics Sa | Circuit d'entree pour carte a puce a memoire |
| GB9925227D0 (en) | 1999-10-25 | 1999-12-22 | Internet Limited | Data storage retrieval and access system |
| KR100495657B1 (ko) * | 2002-05-03 | 2005-06-16 | 삼성전자주식회사 | 복수의 통신 모드들을 갖는 집적 회로 장치 및 그것의동작 방법 |
| JP6106043B2 (ja) * | 2013-07-25 | 2017-03-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP6998749B2 (ja) * | 2017-12-13 | 2022-01-18 | シャープ株式会社 | 情報処理装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3743639A1 (de) * | 1986-12-24 | 1988-07-07 | Mitsubishi Electric Corp | Ic-karte und system zur ueberpruefung ihrer funktionstuechtigkeit |
| JPH03240127A (ja) * | 1990-02-17 | 1991-10-25 | Hitachi Maxell Ltd | プログラム制御システム |
| JPH04205043A (ja) * | 1990-11-29 | 1992-07-27 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2821306B2 (ja) * | 1992-03-06 | 1998-11-05 | 三菱電機株式会社 | Ｉｃカードと端末機との間の認証方法およびそのシステム |
| SG46722A1 (en) * | 1992-09-14 | 1998-02-20 | Thomson Multimedia Sa | Method for access control |
| US5293424A (en) * | 1992-10-14 | 1994-03-08 | Bull Hn Information Systems Inc. | Secure memory card |
| JPH06274711A (ja) * | 1993-03-23 | 1994-09-30 | Mitsubishi Electric Corp | Ｉｃカード |
| US5513261A (en) * | 1993-12-29 | 1996-04-30 | At&T Corp. | Key management scheme for use with electronic cards |
| US5491827A (en) * | 1994-01-14 | 1996-02-13 | Bull Hn Information Systems Inc. | Secure application card for sharing application data and procedures among a plurality of microprocessors |
| US5442704A (en) * | 1994-01-14 | 1995-08-15 | Bull Nh Information Systems Inc. | Secure memory card with programmed controlled security access control |
| US5509076A (en) * | 1994-05-02 | 1996-04-16 | General Instrument Corporation Of Delaware | Apparatus for securing the integrity of a functioning system |
-
1995
- 1995-08-24 JP JP7215759A patent/JPH0962583A/ja active Pending
- 1995-12-29 US US08/581,497 patent/US5737571A/en not_active Expired - Fee Related
-
1996
- 1996-03-22 DE DE19611386A patent/DE19611386C2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8909821B2 (en) | 2012-12-17 | 2014-12-09 | Fujitsu Limited | Slim-line connector for serial ATA interface that is mounted on expansion bay of computer includes detection signals which indicate connection status and type of device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19611386A1 (de) | 1997-02-27 |
| US5737571A (en) | 1998-04-07 |
| DE19611386C2 (de) | 1999-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0449256B1 (en) | Microcontroller having security means | |
| CA1180130A (en) | Rom security circuit | |
| US5377343A (en) | Security circuit for protecting data stored in an internal memory of a microcomputer | |
| US5581747A (en) | Communication system for programmable devices employing a circuit shift register | |
| EP0300406B1 (en) | Write protect mechanism for non-volatile memory | |
| US4384326A (en) | Memory security circuit using the simultaneous occurance of two signals to enable the memory | |
| US6269416B1 (en) | Adaptive PCI slot | |
| EP0518488A1 (en) | Bus interface and processing system | |
| JPH0962584A (ja) | データ処理装置 | |
| US5506991A (en) | Printer port adapter with overlaid one-wire interface for electronic key | |
| US20050060469A1 (en) | Memory device operable with a plurality of protocols with configuration data stored in non-volatile storage elements | |
| KR20000011228A (ko) | 메모리카드 | |
| JPH0962583A (ja) | データ処理装置 | |
| JP3182425B2 (ja) | Ｒｏｍデータの保護方法及び装置 | |
| KR100205847B1 (ko) | 모드 설정회로를 구비한 정보처리 장치 | |
| KR19980019005A (ko) | 데이터를 메모리에 입력시키는 과정을 제어하는 회로(Circuit for controlling writing data to memory) | |
| KR0167644B1 (ko) | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템 | |
| US5657444A (en) | Microprocessor with secure programmable read only memory circuit | |
| JP2938049B1 (ja) | コンピュータ本体への拡張入出力装置の活線挿抜制御装置 | |
| KR100299718B1 (ko) | 컴퓨터장치의전원스위치제어방법및그장치 | |
| KR100434012B1 (ko) | 퍼스널 컴퓨터의 잠금장치 | |
| JPH08211973A (ja) | Ｐｃカード | |
| JPH05108539A (ja) | データ処理装置 | |
| JPH08167013A (ja) | Ｉｃカード | |
| GB2129586A (en) | Improvements in or relating to memory systems |