JPH0738929A - 時間スイッチ装置 - Google Patents
時間スイッチ装置Info
- Publication number
- JPH0738929A JPH0738929A JP5156488A JP15648893A JPH0738929A JP H0738929 A JPH0738929 A JP H0738929A JP 5156488 A JP5156488 A JP 5156488A JP 15648893 A JP15648893 A JP 15648893A JP H0738929 A JPH0738929 A JP H0738929A
- Authority
- JP
- Japan
- Prior art keywords
- special
- time slot
- control memory
- data
- slot number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】専用線等の特殊パス接続を一般パスの誤接続等
により切断してしまうのを防ぎ、また一般のパスだけを
すべて切断するような再開のときに、これを短時間で行
う。 【構成】時間スイッチ装置内の制御メモリとして一般制
御メモリ１２と特殊制御メモリ１４とを設け、専用線等
の特殊パス接続は特殊制御メモリ１４を用いて行う。特
殊制御メモリ１４には、例えば初期値として使用されな
い特殊ランダムタイムスロット番号１９を書いておき、
この場合には一般ランダムタイムスロット番号１８を選
択回路１６で選択し、選択されたランダムタイムスロッ
ト番号１３を通話路メモリ１２に出力する。有効な特殊
ランダムタイムスロット番号１９が特殊制御メモリ１４
に書かれていたときには、特殊ランダムタイムスロット
番号１９を選択するような選択信号１７をデコード回路
１５ａから選択回路１６に出力する。
により切断してしまうのを防ぎ、また一般のパスだけを
すべて切断するような再開のときに、これを短時間で行
う。 【構成】時間スイッチ装置内の制御メモリとして一般制
御メモリ１２と特殊制御メモリ１４とを設け、専用線等
の特殊パス接続は特殊制御メモリ１４を用いて行う。特
殊制御メモリ１４には、例えば初期値として使用されな
い特殊ランダムタイムスロット番号１９を書いておき、
この場合には一般ランダムタイムスロット番号１８を選
択回路１６で選択し、選択されたランダムタイムスロッ
ト番号１３を通話路メモリ１２に出力する。有効な特殊
ランダムタイムスロット番号１９が特殊制御メモリ１４
に書かれていたときには、特殊ランダムタイムスロット
番号１９を選択するような選択信号１７をデコード回路
１５ａから選択回路１６に出力する。
Description
【０００１】
【産業上の利用分野】本発明は交換機における時間スイ
ッチ装置に関し、特に専用線等の特殊バスを接続する方
式の改善を図った時間スイッチ装置に関する。
ッチ装置に関し、特に専用線等の特殊バスを接続する方
式の改善を図った時間スイッチ装置に関する。
【０００２】
【従来の技術】図３は従来の時間スイッチ装置の一例の
ブロック図である。
ブロック図である。
【０００３】図３を参照すると、この時間スイッチ装置
は、時分割入側ハイウェイの各タイムスロット内のデー
タを記憶する通話路メモリ２０と、連続タイムスロット
番号を出力して通話路メモリ２０の書込み手順を制御す
るタイムスロットカウンタ１０と、連続タイムスロット
番号の指示に従い通話路メモリ２０に書き込まれたデー
タを時分割出側ハイウェイの各タイムスロット上に読み
出す手順を制御する制御メモリ３２とだけで構成されて
いる。
は、時分割入側ハイウェイの各タイムスロット内のデー
タを記憶する通話路メモリ２０と、連続タイムスロット
番号を出力して通話路メモリ２０の書込み手順を制御す
るタイムスロットカウンタ１０と、連続タイムスロット
番号の指示に従い通話路メモリ２０に書き込まれたデー
タを時分割出側ハイウェイの各タイムスロット上に読み
出す手順を制御する制御メモリ３２とだけで構成されて
いる。
【０００４】制御メモリ３２はデータ書込み／読出し用
バス２３と接続されており、データ書込み／読出し用バ
ス２３は制御メモリ３２の任意アドレスにデータの書込
みもしくは任意アドレスのデータの読出しを行う。
バス２３と接続されており、データ書込み／読出し用バ
ス２３は制御メモリ３２の任意アドレスにデータの書込
みもしくは任意アドレスのデータの読出しを行う。
【０００５】
【発明が解決しようとする課題】この従来の時間スイッ
チ装置は、１つの制御メモリだけを有しているので、保
守者が誤ったコマンドを投入したときなどには上位ソフ
トウェアが誤った一般パスの接続情報を指示することに
なり、常時接続しておく必要のある専用線等に関する特
殊パス情報を切断してしまうおそれがある。
チ装置は、１つの制御メモリだけを有しているので、保
守者が誤ったコマンドを投入したときなどには上位ソフ
トウェアが誤った一般パスの接続情報を指示することに
なり、常時接続しておく必要のある専用線等に関する特
殊パス情報を切断してしまうおそれがある。
【０００６】この特殊パス情報の誤切断を回避するに
は、例えば制御メモリに対し書込み動作を行うファーム
ウェアが、上位ソフトウェアから指示される一般パスの
接続情報を、これとは別の例えば汎用ＲＡＭに格納して
いる特殊パス情報と毎回比較するなどの手法が考えられ
るが、特殊パス情報の数が多い場合には、この比較処理
に多くの時間を必要とし、本来のパス接続制御の処理能
力に悪影響を及ぼすという問題が生じる。
は、例えば制御メモリに対し書込み動作を行うファーム
ウェアが、上位ソフトウェアから指示される一般パスの
接続情報を、これとは別の例えば汎用ＲＡＭに格納して
いる特殊パス情報と毎回比較するなどの手法が考えられ
るが、特殊パス情報の数が多い場合には、この比較処理
に多くの時間を必要とし、本来のパス接続制御の処理能
力に悪影響を及ぼすという問題が生じる。
【０００７】また、交換機の機能として、一般パスだけ
をすべて切断するような再開を行うときに、従来の時間
スイッチ装置では、別に格納している上記特殊パス情報
と逐次比較しながら制御メモリ内の情報を１つずつ切断
するので、再開処理に長い時間を必要とするという問題
点もあった。
をすべて切断するような再開を行うときに、従来の時間
スイッチ装置では、別に格納している上記特殊パス情報
と逐次比較しながら制御メモリ内の情報を１つずつ切断
するので、再開処理に長い時間を必要とするという問題
点もあった。
【０００８】
【課題を解決するための手段】本発明によれば、時分割
入側ハイウェイの各タイムスロット内のデータを記憶す
る通話路メモリと、連続タイムスロット番号を出力して
前記通話路メモリの書込み手順を制御するタイムスロッ
トカウンタと、前記連続タイムスロット番号の指示に従
い前記通話路メモリに書き込まれたデータを時分割出側
ハイウェイの各タイムスロット上に読み出す手順を制御
する制御メモリと、この制御メモリ内の任意アドレスに
データの書込みもしくは任意アドレスのデータの読出し
を行う書込み／読出し用バスとを備えている時間スイッ
チ装置において、前記書込み／読出し用バスに接続され
前記連続タイムスロット番号の指示に従い特殊読出し用
アドレスデータを出力する特殊制御メモリと、前記制御
メモリから出力される前記読出し用アドレスデータと前
記特殊制御メモリから出力される前記特殊読出し用アド
レスデータの一方を選択する選択回路と、前記特殊読出
し用アドレスデータに従い前記選択回路に選択信号を出
力するデコード回路とを備えることを特徴とする時間ス
イッチ装置が得られる。
入側ハイウェイの各タイムスロット内のデータを記憶す
る通話路メモリと、連続タイムスロット番号を出力して
前記通話路メモリの書込み手順を制御するタイムスロッ
トカウンタと、前記連続タイムスロット番号の指示に従
い前記通話路メモリに書き込まれたデータを時分割出側
ハイウェイの各タイムスロット上に読み出す手順を制御
する制御メモリと、この制御メモリ内の任意アドレスに
データの書込みもしくは任意アドレスのデータの読出し
を行う書込み／読出し用バスとを備えている時間スイッ
チ装置において、前記書込み／読出し用バスに接続され
前記連続タイムスロット番号の指示に従い特殊読出し用
アドレスデータを出力する特殊制御メモリと、前記制御
メモリから出力される前記読出し用アドレスデータと前
記特殊制御メモリから出力される前記特殊読出し用アド
レスデータの一方を選択する選択回路と、前記特殊読出
し用アドレスデータに従い前記選択回路に選択信号を出
力するデコード回路とを備えることを特徴とする時間ス
イッチ装置が得られる。
【０００９】また、前記制御メモリと前記特殊制御メモ
リの双方の同一アドレスに有効なデータを保持している
とき、この有効なデータを検出して検出アドレスを保持
する検出アドレス保持回路を備えることを特徴とする時
間スイッチ装置が得られる。
リの双方の同一アドレスに有効なデータを保持している
とき、この有効なデータを検出して検出アドレスを保持
する検出アドレス保持回路を備えることを特徴とする時
間スイッチ装置が得られる。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１の実施例を示すブロック図であ
る。
る。図１は本発明の第１の実施例を示すブロック図であ
る。
【００１１】本実施例の時間スイッチ装置は、図２に示
した従来例の時間スイッチ装置に特殊制御メモリ１４
と、デコード回路１５ａと、選択回路１６とを付加して
構成されている。
した従来例の時間スイッチ装置に特殊制御メモリ１４
と、デコード回路１５ａと、選択回路１６とを付加して
構成されている。
【００１２】すなわち、本実施例の時間スイッチ装置
は、時分割入側ハイウェイの各タイムスロット内のデー
タを記憶する通話路メモリ２０と、連続タイムスロット
番号を出力して通話路メモリ２０の書込み手順を制御す
るタイムスロットカウンタ１０と、連続タイムスロット
番号の指示に従い通話路メモリ２０に書き込まれたデー
タを時分割出側ハイウェイの各タイムスロット上に読み
出す手順を制御する一般制御メモリ１２（図２の制御メ
モリ３２に相当）と、一般制御メモリ１２内の任意アド
レスにデータの書込みもしくは任意アドレスのデータの
読出しを行う書込み／読出し用バス２３と、書込み／読
出し用バス２３に接続され連続タイムスロット番号の指
示に従い特殊読出し用アドレスデータを出力する特殊制
御メモリ１４と、一般制御メモリ１２から出力される読
出し用アドレスデータと特殊制御メモリ１４から出力さ
れる特殊読出し用アドレスデータの一方を選択する選択
回路１６と、特殊読出し用アドレスデータに従い選択回
路１６に選択信号を出力するデコード回路１５ａとを備
えている。
は、時分割入側ハイウェイの各タイムスロット内のデー
タを記憶する通話路メモリ２０と、連続タイムスロット
番号を出力して通話路メモリ２０の書込み手順を制御す
るタイムスロットカウンタ１０と、連続タイムスロット
番号の指示に従い通話路メモリ２０に書き込まれたデー
タを時分割出側ハイウェイの各タイムスロット上に読み
出す手順を制御する一般制御メモリ１２（図２の制御メ
モリ３２に相当）と、一般制御メモリ１２内の任意アド
レスにデータの書込みもしくは任意アドレスのデータの
読出しを行う書込み／読出し用バス２３と、書込み／読
出し用バス２３に接続され連続タイムスロット番号の指
示に従い特殊読出し用アドレスデータを出力する特殊制
御メモリ１４と、一般制御メモリ１２から出力される読
出し用アドレスデータと特殊制御メモリ１４から出力さ
れる特殊読出し用アドレスデータの一方を選択する選択
回路１６と、特殊読出し用アドレスデータに従い選択回
路１６に選択信号を出力するデコード回路１５ａとを備
えている。
【００１３】続いて、本実施例の動作について説明す
る。
る。
【００１４】時分割入側ハイウェイ２１の各タイムスロ
ット（例えばＴＳ＃５）内のデータは、タイムスロット
カウンタ１０から出力される連続タイムスロット番号１
１の値により通話路メモリ２０のアドレス例えばＡＤ＃
５からの連続したアドレスに順次書き込まれる。
ット（例えばＴＳ＃５）内のデータは、タイムスロット
カウンタ１０から出力される連続タイムスロット番号１
１の値により通話路メモリ２０のアドレス例えばＡＤ＃
５からの連続したアドレスに順次書き込まれる。
【００１５】通話路メモリ２０に書き込まれたデータ
は、一般制御メモリ１２から出力される一般ランダムタ
イムスロット番号１８または特殊制御メモリ１４から出
力される特殊ランダムタイムスロット番号１９のいずれ
か一方が選択回路１６により選択される。
は、一般制御メモリ１２から出力される一般ランダムタ
イムスロット番号１８または特殊制御メモリ１４から出
力される特殊ランダムタイムスロット番号１９のいずれ
か一方が選択回路１６により選択される。
【００１６】この選択されたランダムタイムスロット番
号１３の示すアドレスに従って時分割出側ハイウェイ２
２の各タイムスロット（例えばＴＳ＃１２）上に読み出
される。
号１３の示すアドレスに従って時分割出側ハイウェイ２
２の各タイムスロット（例えばＴＳ＃１２）上に読み出
される。
【００１７】選択回路１６の選択動作は特殊ランダムタ
イムスロット番号１９をデコード回路１５ａでデコード
した選択信号１７により指示される。
イムスロット番号１９をデコード回路１５ａでデコード
した選択信号１７により指示される。
【００１８】また、一般制御メモリ１２から出力される
一般ランダムタイムスロット番号１８および特殊制御メ
モリ１４から出力される特殊ランダムタイムスロット番
号１９はタイムスロットカウンタ１０から出力される連
続タイムスロット番号１１の示すアドレスのデータであ
り、任意アドレス（例えばＡＤ＃１２）のデータはデー
タ書込み／読出し用バス２３を通して書込み／読出しが
可能である。
一般ランダムタイムスロット番号１８および特殊制御メ
モリ１４から出力される特殊ランダムタイムスロット番
号１９はタイムスロットカウンタ１０から出力される連
続タイムスロット番号１１の示すアドレスのデータであ
り、任意アドレス（例えばＡＤ＃１２）のデータはデー
タ書込み／読出し用バス２３を通して書込み／読出しが
可能である。
【００１９】一般パスの接続は、上位ソフトウェアから
指示された一般パス接続情報に基づき、ファームウェア
が一般制御メモリ１２内の指定されたアドレス（例えば
ＡＤ＃１２）に指定されたデータを書き込むことにより
行われる。
指示された一般パス接続情報に基づき、ファームウェア
が一般制御メモリ１２内の指定されたアドレス（例えば
ＡＤ＃１２）に指定されたデータを書き込むことにより
行われる。
【００２０】特殊制御メモリ１４内の一般制御メモリ１
２と同一アドレスＡＤ＃１２には、初期設定時およびパ
ス切断時にはデコード回路１５ａから出力される選択信
号１７を無効とするデータを設定して保持させておくの
で、一般制御メモリ１２から出力される一般ランダムタ
イムスロット番号１８が選択回路１６により選択され
る。
２と同一アドレスＡＤ＃１２には、初期設定時およびパ
ス切断時にはデコード回路１５ａから出力される選択信
号１７を無効とするデータを設定して保持させておくの
で、一般制御メモリ１２から出力される一般ランダムタ
イムスロット番号１８が選択回路１６により選択され
る。
【００２１】この選択されたランダムタイムスロット番
号１３として通話路メモリ２０に入力される。
号１３として通話路メモリ２０に入力される。
【００２２】このようにして一般制御メモリ１２内に保
持しているパス接続情報に基づき専用線等以外の一般パ
ス接続が行われる。
持しているパス接続情報に基づき専用線等以外の一般パ
ス接続が行われる。
【００２３】なお、選択信号１７を無効とするデータ
は、使用していない特殊ランダムタイムスロット番号で
もよいし、または特殊制御メモリ１４内にデータ有効ビ
ットを１ビット付加してもよい。
は、使用していない特殊ランダムタイムスロット番号で
もよいし、または特殊制御メモリ１４内にデータ有効ビ
ットを１ビット付加してもよい。
【００２４】専用線等の特殊パスの接続は、データ書込
み／読出し用バス２３を通して上位ソフトウェアから指
示された特殊パス接続情報に基づき、ファームウェアが
特殊制御メモリ１４内の指定されたアドレスに指定され
たデータを書き込むことにより行う。
み／読出し用バス２３を通して上位ソフトウェアから指
示された特殊パス接続情報に基づき、ファームウェアが
特殊制御メモリ１４内の指定されたアドレスに指定され
たデータを書き込むことにより行う。
【００２５】特殊制御メモリ１４内の指定されたアドレ
スから出力された特殊ランダムタイムスロット番号１９
はデコード回路１５ａにより有効と判断され、選択信号
１７を有効とする。
スから出力された特殊ランダムタイムスロット番号１９
はデコード回路１５ａにより有効と判断され、選択信号
１７を有効とする。
【００２６】選択回路１６は有効な選択信号１７により
特殊ランダムタイムスロット番号１９を選択し、選択さ
れたランダムタイムスロット番号１３として通話路メモ
リ２０に入力される。
特殊ランダムタイムスロット番号１９を選択し、選択さ
れたランダムタイムスロット番号１３として通話路メモ
リ２０に入力される。
【００２７】本実施例では、このようにして特殊制御メ
モリ１４内に保持しているパス接続情報に基づき専用線
等の特殊パス接続が行われる。
モリ１４内に保持しているパス接続情報に基づき専用線
等の特殊パス接続が行われる。
【００２８】上述したとおり、一般パスの接続情報は一
般制御メモリ１２に保持し、専用線等の特殊パスの接続
情報は特殊制御メモリ１４に保持しているため、例えば
保守者がコマンドの誤入力やソフトウェアの異常等によ
り専用線として接続しているタイムスロットと同一のタ
イムスロットに別の一般パスを接続しようとしても、そ
の接続情報は一般制御メモリ１２に書き込まれるため、
選択回路１６により無効となる。
般制御メモリ１２に保持し、専用線等の特殊パスの接続
情報は特殊制御メモリ１４に保持しているため、例えば
保守者がコマンドの誤入力やソフトウェアの異常等によ
り専用線として接続しているタイムスロットと同一のタ
イムスロットに別の一般パスを接続しようとしても、そ
の接続情報は一般制御メモリ１２に書き込まれるため、
選択回路１６により無効となる。
【００２９】次に、図２は本発明の第２の実施例を示す
ブロック図である。
ブロック図である。
【００３０】図２において第１の実施例と同じ構成要素
には図１と同じ符号を付してある。すなわち、本実施例
は第１の実施例にデコーダ回路１５ｂと、検出アドレス
保持回路２４とを付加して構成されている。
には図１と同じ符号を付してある。すなわち、本実施例
は第１の実施例にデコーダ回路１５ｂと、検出アドレス
保持回路２４とを付加して構成されている。
【００３１】この構成を採ると、一般制御メモリ１２と
特殊制御メモリ１４の双方の同一アドレスに有効なデー
タを保持しているときに、保持回路２４がこのデータを
検出し、この検出データのアドレスを保持するので、保
守者に対し誤った一般パス接続情報が指定されたことを
容易に通知することができる。
特殊制御メモリ１４の双方の同一アドレスに有効なデー
タを保持しているときに、保持回路２４がこのデータを
検出し、この検出データのアドレスを保持するので、保
守者に対し誤った一般パス接続情報が指定されたことを
容易に通知することができる。
【００３２】図２を参照すると、デコード回路１５ｂは
デコード回路１５ａと同じ機能を有し、デコード回路１
５ａは特殊ランダムタイムスロット番号１８のデータ有
効性をチェックし、このデータが有効なときには選択信
号１７を有効とする。また、デコード回路１５ｂは一般
ランダムタイムスロット番号１８のデータ有効性をチェ
ックし、有効なときには有効信号２５を有効とする。
デコード回路１５ａと同じ機能を有し、デコード回路１
５ａは特殊ランダムタイムスロット番号１８のデータ有
効性をチェックし、このデータが有効なときには選択信
号１７を有効とする。また、デコード回路１５ｂは一般
ランダムタイムスロット番号１８のデータ有効性をチェ
ックし、有効なときには有効信号２５を有効とする。
【００３３】検出アドレス保持回路２４は選択信号１７
と有効信号２５とが共に有効だったときに、その時の連
続タイムスロット番号１１を保持する。
と有効信号２５とが共に有効だったときに、その時の連
続タイムスロット番号１１を保持する。
【００３４】初期設定時およびパス切断時には、一般制
御メモリ１２および特殊制御メモリ１４には有効信号２
５および選択信号１７を無効とするデータをそれぞれ設
定する。
御メモリ１２および特殊制御メモリ１４には有効信号２
５および選択信号１７を無効とするデータをそれぞれ設
定する。
【００３５】したがって、例えば上位ソフトウェアが間
違って一般制御メモリ１２と特殊制御メモリ１４の双方
の同一アドレス（例えばＡＤ＃１２）に有効データを指
示した場合には、有効信号２５と選択信号１７とが共に
有効となるので、検出アドレス保持回路２４でぶつかっ
たアドレスを保持することができる。
違って一般制御メモリ１２と特殊制御メモリ１４の双方
の同一アドレス（例えばＡＤ＃１２）に有効データを指
示した場合には、有効信号２５と選択信号１７とが共に
有効となるので、検出アドレス保持回路２４でぶつかっ
たアドレスを保持することができる。
【００３６】このように一般制御メモリ１２と特殊制御
メモリ１４の同一アドレスで有効データがぶつかった時
には、ファームウェアがいずれかの制御メモリにデータ
を書き込んだ後に検出アドレス保持回路２４のアドレス
データ（例えばＡＤ＃１２）を読み出して保守者へ通知
する。
メモリ１４の同一アドレスで有効データがぶつかった時
には、ファームウェアがいずれかの制御メモリにデータ
を書き込んだ後に検出アドレス保持回路２４のアドレス
データ（例えばＡＤ＃１２）を読み出して保守者へ通知
する。
【００３７】なお、この保守者への通知は検出アドレス
保持回路２４から割込み信号等を用いて自律的に通知し
ても良い。
保持回路２４から割込み信号等を用いて自律的に通知し
ても良い。
【００３８】この通知により、保守者は誤った一般パス
接続情報が指示されたことを容易に知ることができる。
接続情報が指示されたことを容易に知ることができる。
【００３９】さらに、交換機の機能として、一般パスだ
けをすべて切断するような再開を行う場合に、専用線等
の特殊パス接続情報を意識することなく、一般制御メモ
リの保持データだけをすべて切断すればよい。
けをすべて切断するような再開を行う場合に、専用線等
の特殊パス接続情報を意識することなく、一般制御メモ
リの保持データだけをすべて切断すればよい。
【００４０】なお、上記第１および第２の実施例は連続
書込み／ランダム読出しの時間スイッチ装置の場合を例
示したが、本発明をランダム書込み／連続読出しの時間
スイッチ装置にも容易に適用することができる。
書込み／ランダム読出しの時間スイッチ装置の場合を例
示したが、本発明をランダム書込み／連続読出しの時間
スイッチ装置にも容易に適用することができる。
【００４１】
【発明の効果】以上説明したように本発明は、従来の時
間スイッチ装置に、連続タイムスロット番号の指示に従
い特殊ランダムタイムスロット番号を出力する特殊制御
メモリを書込み／読出し用バスに接続するとともに、一
般制御メモリから出力される一般ランダムタイムスロッ
ト番号と特殊制御メモリから出力される特殊ランダムタ
イムスロット番号の一方を選択する選択回路と、特殊ラ
ンダムタイムスロット番号に従い選択回路に選択信号を
出力するデコード回路とを付加したので、常時接続して
おく必要のある専用線等の誤切断をハードウェアで防ぐ
ことができ、ファームウェアの処理を圧迫することがな
いという効果を有する。
間スイッチ装置に、連続タイムスロット番号の指示に従
い特殊ランダムタイムスロット番号を出力する特殊制御
メモリを書込み／読出し用バスに接続するとともに、一
般制御メモリから出力される一般ランダムタイムスロッ
ト番号と特殊制御メモリから出力される特殊ランダムタ
イムスロット番号の一方を選択する選択回路と、特殊ラ
ンダムタイムスロット番号に従い選択回路に選択信号を
出力するデコード回路とを付加したので、常時接続して
おく必要のある専用線等の誤切断をハードウェアで防ぐ
ことができ、ファームウェアの処理を圧迫することがな
いという効果を有する。
【００４２】また、交換機の機能として一般パスだけを
すべて切断するような再開を行う場合に、この一般パス
の切断を短時間で行うことができるという効果を有す
る。
すべて切断するような再開を行う場合に、この一般パス
の切断を短時間で行うことができるという効果を有す
る。
【００４３】さらに、一般制御メモリと特殊制御メモリ
の双方の同一アドレスに有効なデータを保持していると
きに、検出アドレス保持回路がこのデータを検出し、こ
の検出データのアドレスを保持するので、保守者に対し
誤った一般パス接続情報が指定されたことを容易に通知
することができるという効果を有する。
の双方の同一アドレスに有効なデータを保持していると
きに、検出アドレス保持回路がこのデータを検出し、こ
の検出データのアドレスを保持するので、保守者に対し
誤った一般パス接続情報が指定されたことを容易に通知
することができるという効果を有する。
【図１】本発明の時間スイッチ装置の第１の実施例を示
すブロック図である。
すブロック図である。
【図２】本発明の時間スイッチ装置の第２の実施例を示
すブロック図である。
すブロック図である。
【図３】従来の時間スイッチ装置の一例のブロック図で
ある。
ある。
１０ タイムスロットカウンタ １１ 連続タイムスロット番号 １２ 一般制御メモリ １３ 選択されたランダムタイムスロット番号 １４ 特殊制御メモリ １５ａ，１５ｂ デコード回路 １６ 選択回路 １７ 選択信号 １８ 一般ランダムタイムスロット番号 １９ 特殊ランダムタイムスロット番号 ２０ 通話路メモリ ２１ 時分割入側ハイウエイ ２２ 時分割出側ハイウェイ ２３ データ書込み／読出し用バス ２４ 検出アドレス保持回路 ２５ 有効信号 ３２ 制御メモリ
Claims (2)
- 【請求項１】 時分割入側ハイウェイの各タイムスロッ
ト内のデータを記憶する通話路メモリと、連続タイムス
ロット番号を出力して前記通話路メモリの書込み手順を
制御するタイムスロットカウンタと、前記連続タイムス
ロット番号の指示に従い前記通話路メモリに書き込まれ
たデータを時分割出側ハイウェイの各タイムスロット上
に読み出す手順を制御する制御メモリと、この制御メモ
リ内の任意アドレスにデータの書込みもしくは任意アド
レスのデータの読出しを行う書込み／読出し用バスとを
備えている時間スイッチ装置において、前記書込み／読
出し用バスに接続され前記連続タイムスロット番号の指
示に従い特殊読出し用アドレスデータを出力する特殊制
御メモリと、前記制御メモリから出力される前記読出し
用アドレスデータと前記特殊制御メモリから出力される
前記特殊読出し用アドレスデータの一方を選択する選択
回路と、前記特殊読出し用アドレスデータに従い前記選
択回路に選択信号を出力するデコード回路とを備えるこ
とを特徴とする時間スイッチ装置。 - 【請求項２】 前記制御メモリと前記特殊制御メモリの
双方の同一アドレスに有効なデータを保持していると
き、この有効なデータを検出して検出アドレスを保持す
る検出アドレス保持回路を備えることを特徴とする請求
項１記載の時間スイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156488A JPH0738929A (ja) | 1993-06-28 | 1993-06-28 | 時間スイッチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156488A JPH0738929A (ja) | 1993-06-28 | 1993-06-28 | 時間スイッチ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738929A true JPH0738929A (ja) | 1995-02-07 |
Family
ID=15628856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5156488A Pending JPH0738929A (ja) | 1993-06-28 | 1993-06-28 | 時間スイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738929A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961343B1 (en) | 1998-10-30 | 2005-11-01 | Fujitsu Limited | Cross-connection switch |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63220695A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | 時分割回線交換機における半固定回線収容方式 |
-
1993
- 1993-06-28 JP JP5156488A patent/JPH0738929A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63220695A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | 時分割回線交換機における半固定回線収容方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961343B1 (en) | 1998-10-30 | 2005-11-01 | Fujitsu Limited | Cross-connection switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0738929A (ja) | 時間スイッチ装置 | |
| JPH01173244A (ja) | コピー防止ｒｏｍ回路 | |
| JPH10171559A (ja) | 周辺装置の接続方法および接続装置 | |
| JP2881185B2 (ja) | メッセージ切換装置 | |
| JPS6227405B2 (ja) | ||
| JP2989668B2 (ja) | メモリを制御するための方法および装置 | |
| JPH09293020A (ja) | インターフェース回路 | |
| KR20010028615A (ko) | 교환기의 이중화 장치 | |
| JP2573679B2 (ja) | 半導体記憶装置 | |
| JPH0264835A (ja) | システムダウン防止装置 | |
| JPH0962313A (ja) | フレキシブルｉ／ｏモジュールとプログラマブルコントローラ | |
| JPH06250966A (ja) | データ・バス上のノードのアドレスを設定する方法およびそのための装置 | |
| JP3351581B2 (ja) | データ中継装置 | |
| JPH0425954A (ja) | メモリ装置のエラー処理方式 | |
| JPS63151155A (ja) | 空間分割形スイツチの障害検出方式 | |
| JPH05274217A (ja) | Ｅｅｐｒｏｍ／ｅｐｒｏｍ検出方式 | |
| JPH0514293B2 (ja) | ||
| JPH04291098A (ja) | 半導体記憶装置 | |
| JPH0120600B2 (ja) | ||
| JPS6276999A (ja) | 加入者クラスの自動作成とクラス判別方式 | |
| JPH08286998A (ja) | アドレス設定方法とボードおよびデータ処理システム | |
| JPH08249200A (ja) | 冗長系計算機システム | |
| JPH11328009A (ja) | メモリカード及びそのメモリカードによる動作互換性判定方法 | |
| JPH06303658A (ja) | 電子交換機 | |
| JPH0213345B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960723 |