JPH0962313A - フレキシブルｉ／ｏモジュールとプログラマブルコントローラ - Google Patents

Abstract

(57)【要約】 【目的】 ハードウェアの変更作業を行わずにプログラ
マブルコントローラの入出力点数を任意に切り替える。 【構成】 入出力混合モジュール（フレキシブルＩ／Ｏ
モジュール）に、入出力兼用端子台１５の各端子に夫々
が接続される入出力信号線と、各入出力信号線と出力回
路８のデータ出力端（ラッチ３ａ）との間に夫々設けら
れ所定信号印加でハイインピーダンスとなるバッファ１
３と、各バッファ１３の出力側と入力回路９とを接続す
る信号線と、指定されたアドレスのバッファ１３に所定
信号を印加して当該バッファ１３をハイインピーダンス
にし該バッファ１３に接続された端子を入力端子とする
アドレスコーダ５ａとを設ける。バッファ１３をハイイ
ンピーダンスにするか否かにより当該バッファ１３に接
続された端子は、入力端子，出力端子となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプログラマブルコントロ
ーラに係り、特に、ハードウェアの変更作業なしに入出
力切替制御をユーザプログラム等に従い自動的に実行可
能とするプログラマブルコントローラとその入出力混合
モジュールに関する。

【０００２】

【従来の技術】図６は、従来のプログラマブルコントロ
ーラで用いられている入出力混合モジュールの回路ブロ
ック図である。この従来の入出力混合モジュールは、出
力回路８と入力回路９とが互いに独立に構成されてお
り、出力６は、出力回路８のラッチ３から取り出され、
図示しない出力端子（または出力コネクタ）を通して外
部に出力される。また、入力７は、これも図示しない入
力端子（または入力コネクタ）を通して入力回路９のバ
ッファ４に入力される。このように、従来のボード形の
プログラマブルコントローラやモジュール形プログラマ
ブルコントローラの入出力混合モジュールは、入力回路
と出力回路とが別々に構成されているため、外部入力点
数と外部出力点数が固定されている。

【０００３】尚、従来技術に関連するものとして、特開
昭６３―４６５０８号，特開昭５８−２０７１２４号等
がある。

【０００４】

【発明が解決しようとする課題】従来のプログラマブル
コントローラは、入力回路９と出力回路８が互いに関係
なく独立した構成となっているため、外部入力点数と外
部出力点数が夫々固定されてしまい、使い勝手が悪いと
いう問題がある。例えば入力１６点，出力１６点の入出
力混合モジュールを用い、入力点数１２点，出力点数１
６点で使用しているとする。この場合に、出力点数を１
７点にしなければならない事態が生じると、この出力１
点を増加させるために、別の出力モジュール（または入
出力混合モジュール）を用意しなければならない。出力
モジュールを増設できるスペースのない小型のプログラ
マブルコントローラでは、システム増設が不可能なた
め、システムに制約を加えて出力を１６点に抑える必要
がある。また、増設可能なシステムでは、コストアップ
につながるという問題が生じる。

【０００５】ユーザには、自分が構成しようとしている
システムの都合により入出力点数を自由に決めたい（例
えば：入力１６点，出力１６点の入出力混合モジュール
を入力８点，出力２４点で使用）という要望があるが、
これを実現可能としたものは存在しない。

【０００６】本発明の目的は、ハードウェアの変更作業
なしに入出力点数を自由に切り替えることのできるプロ
グラマブルコントローラとその入出力混合モジュールを
提供することにある。

【０００７】

【課題を解決するための手段】上記目的は、入出力混合
モジュール（フレキシブルＩ／Ｏモジュール）に、入出
力兼用端子台の各端子に夫々が接続される入出力信号線
と、各入出力信号線と出力回路のデータ出力端との間に
夫々設けられ所定信号印加でハイインピーダンスとなる
バッファと、各バッファの出力側と入力回路とを接続す
る信号線と、指定されたアドレスのバッファに所定信号
を印加して当該バッファをハイインピーダンスにし該バ
ッファに接続された端子を入力端子とするアドレスコー
ダとを備えることで、達成される。

【０００８】上記目的は、上記入出力混合モジュール
（フレキシブルＩ／Ｏモジュール）と、ＣＰＵモジュー
ルと、該ＣＰＵモジュールと前記アドレスコーダとを接
続するアドレスバスと、前記ＣＰＵモジュールと前記入
力回路及び出力回路とを接続するデータバスとをプログ
ラマブルコントローラに設けることで、達成される。

【０００９】

【作用】バッファに所定信号を印加していないときは当
該バッファから出力されるデータが端子から外部に出力
され、当該バッファに接続されている端子は出力端子と
なる。バッファに所定信号が印加されてハイインピーダ
ンスになると、当該バッファに接続された端子から入力
してくるデータは該バッファからの出力データによって
影響を受けなくなり、当該端子は入力端子となる。

【００１０】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は、本発明の一実施例に係るプログラマブ
ルコントローラの入出力混合モジュールの構成図であ
る。このモジュールを、以下、フレキシブルＩ／Ｏモジ
ュールという。

【００１１】外部端子（コネクタ）は、入出力兼用端子
（コネクタ）１５となっている。この入出力兼用端子１
５からデータが出力され、また、この入出力兼用端子１
５からデータが入力する構成となっている。そして、入
出力の切替をできるようにするために、出力回路８と入
出力兼用端子（コネクタ）１５との間に、出力指定回路
１６を配置し、出力指定信号１４が「有効」とならない
限り、出力データが端子（コネクタ）１５側に出力され
ないようにしている。即ち、出力指定信号１４の有効／
無効の切替により、入出力の切替が可能となる。

【００１２】出力指定回路１６内には、各入出力毎の出
力指定信号１４のレベルを記憶する出力指定信号用ラッ
チ３ｂが設けられている。プログラマブルコントローラ
の図示しないＣＰＵ部（ＣＰＵモジュール）は、アドレ
スバス１とデータバス２を経由して出力指定回路１６の
ラッチ３ｂに対して制御を行う。ＣＰＵ内でユーザプロ
グラムの解析を行い、出力指定信号１４の信号パターン
を自動生成する処理を行い、その結果をフレキシブルＩ
／Ｏモジュールへ送るだけで、入出力の自動切替が可能
となる。

【００１３】出力指定回路１６には、各入出力毎に、出
力指定制御用バッファ１３が設けられている。そして、
入出力線を出力線として使用する場合は、出力指定信号
１４を「有効」とする。これにより、出力データ用ラッ
チ３ａで保持している‘Ｌ’または‘Ｈ’のデータが出
力指定制御用バッファ１３を通って、入出力兼用端子
（コネクタ）１５へ伝えられる。

【００１４】一方、入出力線を入力線として使用する場
合は、出力指定信号１４を「無効」とし、出力指定制御
用バッファ１３をハイインピーダンス出力にする。これ
により、入出力兼用端子（コネクタ）１５の入力データ
は、出力データ用ラッチ３ａの出力データの影響を受け
なくなり、入力データを入力回路９内のバッファ４へ伝
えることができる。

【００１５】出力指定信号用ラッチ３ｂには、出力／入
力の切替を決定する出力指定信号１４のデータが保持さ
れる。図示しないＣＰＵは、アドレスバス１から出力デ
ータ・出力指定信号用アドレスデコーダ５ａに対して、
出力指定信号用ラッチ３ｂのアドレスを送り、データバ
ス２から出力指定信号用ラッチ３ｂへ、出力指定信号１
４のビットパターンを書込み、入出力を切り替える。従
って、ＣＰＵ内のシステムソフトに、ユーザプログラム
から出力指定信号１４のビットパターンを自動生成する
処理を組込めば、自動的に入出力の切り替えが実現でき
る。

【００１６】図１の入力回路９の各バッファ４には、出
力指定制御用バッファ１３の出力が接続されており、バ
ッファ４は、入力データ用アドレスコーダ５ｂからの指
示により該当バッファ４内のデータをデータバス２に送
出する。アドレスコーダ５ｂは、アドレスバス１を通し
たＣＰＵからの指示により該当バッファ４を選択する。
このような構成にしてあるため、出力回路８のラッチ３
ａから出力指定制御用バッファ１３を通して出力された
データは、端子１５を通して外部に出力される一方、入
力回路９のバッファ４にも格納されるため、ＣＰＵは出
力されたデータをこのバッファ４内のデータで確認する
ことができる。

【００１７】次に、図１に示すフレキシブルＩ／Ｏモジ
ュールにおいて、全端子を出力端子または入力端子に切
り替える場合を説明する。全て出力端子とする場合に
は、まずＣＰＵはアドレスバス１を通じてデコーダ５ａ
へラッチ３ｂのアドレスを送る。１２はモジュールセレ
クト信号であり、ＣＰＵがフレキシブルＩ／Ｏモジュー
ルへアクセスする場合に必ず必要となる。１０はライト
イネーブル信号で、ラッチへの書込み時に有効となる。
データバス２からはバッファ１３を全て有効とする出力
指定信号１４のビットパターン（全て‘０’）が送ら
れ、ラッチ３ｂに保持される。この様にして全端子を出
力端子に切替えた後、ラッチ３ａへ出力データを送り、
バッファ１３を通して端子（コネクタ）１５へ出力す
る。

【００１８】逆に、全端子を入力端子とする場合、ＣＰ
Ｕは出力の場合と同様の手順で、ラッチ３ｂへバッファ
１３を全てハイインピーダンス出力とする出力指定信号
１４のビットパターン（全て‘１’）を書込む。次に、
デコーダ５ｂへ入力回路９内のバッファ４のアドレスを
送り、バッファ４の入力データ値をデータバスから読込
む。１１はリードイネーブル信号であり、読込み時有効
となる。

【００１９】図２は、自動入出力切替時に検索されるユ
ーザプログラムの例を示す図である。このユーザプログ
ラムは、プログラムコントローラのプログラム表記法の
１つであるラダー図にて示してある。自動入出力切替時
には、ＣＰＵがユーザプログラムを検索して、フレキシ
ブルＩ／Ｏモジュールの割付位置のＩ／Ｏ番号（図２，
３では、１００〜１３１（１０進）とする。）の範囲内
にあるＹ１００，Ｙ１０２の様な出力コイルのＩ／Ｏ番
号１７やＷＹ１１の様な演算ボックス内の外部出力Ｉ／
Ｏ番号１９を発見したら、そのＩ／Ｏ番号を出力設定と
するための、出力指定信号のパターンを作成する。一
方、図３中のＸ１０３，Ｘ１０４の様に、ユーザプログ
ラム内で使用されている接点のＩ／Ｏ番号１８を発見し
た場合は、そのＩ／Ｏ番号を入力に切替えるため、出力
指定信号を無効とする。（但し、初期化処理時に、フレ
キシブルＩ／Ｏモジュール割付範囲内のＩ／Ｏ番号を全
て入力にするならばこの処理は不要となる。）図３は、
図２のユーザプログラムに従って自動入出力切替を実行
した後の入出力割付結果を示す図である。但し、フレキ
シブルＩ／Ｏモジュールの割付Ｉ／Ｏ範囲と仮定した１
００〜１３１（３２点，１０進）のみ示す。検索したプ
ログラム中にＹ１００，Ｙ１０２があるので、１００，
１０２は出力設定（Ｙ）となる。また演算ボックス内に
ＷＹ１１があるのでＷＹ１１を構成する全ビットＩ／Ｏ
１１６〜１３１は全て出力設定（Ｙ）となる。これら以
外の１０１，１０３，１０４などのＩ／Ｏ番号は入力
（Ｘ）となる。

【００２０】図４は、自動入出力切替の処理手順の一例
を示すフローチャートである。この処理はＣＰＵで行
い、出力指定信号をフレキシブルＩ／Ｏモジュールへ送
る場合を示しているが、周辺装置でユーザプログラムの
検索を行い、その結果得られた出力指定信号のビットパ
ターンをプログラムと共にＣＰＵへ送る方法もある。

【００２１】図４の手順では、モジュール種別を検索し
（ステップ１）、フレキシブルＩ／Ｏモジュールが装備
されているか否かをチェックする（ステップ２）。そし
て、フレキシブルＩ／Ｏモジュールが無い場合には処理
を終了する。フレキシブルＩ／Ｏモジュールが有る場合
には、一旦、フレキシブルＩ／Ｏモジュールの割付範囲
のＩ／Ｏ番号の設定を全て「入力」にする（ステップ
３）。そして、プログラムを先頭から順に末尾まで検索
して以下の処理を行う（ステップ７，８）。即ち、Ｙ，
ＷＹ等の出力Ｉ／Ｏ番号を発見する（ステップ４，５）
度に、そのＩ／Ｏを出力に設定するための出力指定信号
を送る（ステップ６）。尚、検索終了まで出力指定信号
をＣＰＵ内で更新し、最後にフレキシブルＩ／Ｏモジュ
ールへ送信するようにしてもよい。

【００２２】図５は、周辺装置からユーザの操作によっ
て入出力切替を行う場合の処理手順例を示すフローチャ
ートである。ＣＰＵは、周辺装置からのコマンドを受信
して（ステップ１１）、それが入出力切替のコマンドな
のか判別する（ステップ１２）。入出力切替のコマンド
の場合には次のステップ１３に進み、ユーザによる手動
設定なので、フレキシブルＩ／Ｏモジュールの割付範囲
外への切替指示などのエラーチェックを行い、エラーの
ときはエラーメッセージを出力する（ステップ１４）。
設定対象のＩ／Ｏ番号がフレキシブルＩ／Ｏモジュール
割付範囲内にある場合にはステップ１３からステップ１
５に進み、ユーザからのコマンドを全て受信し出力指定
信号データを作成し、その後にフレキシブルＩ／Ｏモジ
ュールへ送信する（ステップ１６）。

【００２３】尚、上述した実施例では、図１の端子台１
５の全端子を入出力兼用として説明したが、端子台１５
の端子のうち一部のみ入出力兼用としてもよいことはい
うまでもない。

【００２４】

【発明の効果】本発明によれば、ハードウェアの変更作
業を行わずに、入出力点数を任意の数に切り替えること
ができ、低コストでしかも省スペースなプログラマブル
コントローラを得ることが可能となる。また、自動入出
力切替を実現することにより、ユーザは入出力の切替を
意識せずにプログラマブルコントローラを使用すること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るプログラマブルコント
ローラの入出力切替を可能とした入出力混合モジュール
（フレキシブルＩ／Ｏモジュール）のブロック図であ
る。

【図２】自動入出力切替時に検索されるユーザプログラ
ムの一例を示す図である。

【図３】自動入出力切替後の入出力割当結果例を示す図
である。

【図４】自動入出力切替処理手順の一例を示すフローチ
ャートである。

【図５】周辺装置からの操作による入出力切替処理手順
の一例を示すフローチャートである。

【図６】入出力点数固定の従来の入出力混合モジュール
のブロック図である。

【符号の説明】

１…アドレスバス，２…データバス，３…ラッチ，３ａ
…出力データ用ラッチ，３ｂ…出力指定信号用ラッチ，
４…バッファ，５…アドレスコーダ，５ａ…出力データ
・出力指定信号用アドレスコーダ，５ｂ…入力データ用
アドレコーダ，６…出力，７…入力，８…出力回路，９
…入力回路，１０…ライトイネーブル信号，１１…リー
ドイネーブル信号，１２…モジュールセレクト信号，１
３…出力指定制御用バッファ，１４…出力指定信号，１
５…入出力兼用端子（コネクタ），１６…出力指定回
路，１７…出力コイルのＩ／Ｏ番号，１８…接点のＩ／
Ｏ番号，１９…演算ボックス内の外部出力Ｉ／Ｏ番号。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入出力兼用端子台の各端子に夫々が接続
   される入出力信号線と、各入出力信号線と出力回路のデ
   ータ出力端との間に夫々設けられ所定信号印加でハイイ
   ンピーダンスとなるバッファと、各バッファの出力側と
   入力回路とを接続する信号線と、指定されたアドレスの
   バッファに所定信号を印加して当該バッファをハイイン
   ピーダンスにし該バッファに接続された端子を入力端子
   とするアドレスコーダとを備えることを特徴するフレキ
   シブルＩ／Ｏモジュール。
2. 【請求項２】 請求項１記載のフレキシブルＩ／Ｏモジ
   ュールと、ＣＰＵモジュールと、該ＣＰＵモジュールと
   前記アドレスコーダとを接続するアドレスバスと、前記
   ＣＰＵモジュールと前記入力回路及び出力回路とを接続
   するデータバスとを備えることを特徴とするプログラマ
   ブルコントローラ。