JPH08166917A - ネットワーク間接続装置 - Google Patents

Abstract

(57)【要約】 【目的】 ネットワーク間接続装置にあって、ソフトウ
ェア交換やスイッチの設定操作を行うことなく、アドレ
ス登録用メモリの実装数を認識することができるように
する。 【構成】 互いに独立したネットワーク間に設けられる
と共に、各々のネットワークに接続されている端末装置
のアドレスを認識するアドレス登録用メモリ７が実装さ
れ、かつ増設用メモリ１０をネットワークの規模に応じ
て増設可能なネットワーク間接続装置であって、アドレ
ス登録用メモリ７及び増設用メモリ１０の各々の容量満
杯を示すＦｕｌｌ信号の状態を読み取るステータスレジ
スタ１６を設け、このステータスレジスタ１６の内容を
読み取ってアドレス登録用メモリ７の実装数を判定す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ネットワーク相互を接
続するためのネットワーク間接続装置に係り、特に、ア
ドレス登録用メモリを備えたネットワーク間接続装置に
関するものである。

【０００２】

【従来の技術】図４（Ａ）は従来のネットワーク間接続
装置を用いたシステムの構成を示す結線図である。ネッ
トワーク間接続装置１には、ネットワーク２ａ，２ｂが
接続され、このネットワーク２ａ，２ｂの各々には、端
末装置３ａ，３ｂ，３ｃ及び端末装置４ａ，４ｂ，４ｃ
が接続されている。

【０００３】このようなシステムにあって、例えば、ネ
ットワーク２ａの端末装置３ａからネットワーク２ｂの
端末装置４ａにデータを伝送する場合、端末装置３ａか
らネットワーク間接続装置１にデータを送り、このネッ
トワーク間接続装置１から端末装置４ａに対し、所定の
プロトコルに従ったデータ転送が行われる。図４（Ｂ）
はネットワーク上を伝送される情報のフレーム構成の一
例を示す説明図である。先頭には宛て先アドレス５１が
設けられ、続いて、送信元アドレス５２、データ５３が
順次設定されている。ネットワーク間の結合方式の代表
的なものにブリッジがある。このブリッジでは、伝送フ
レーム内の宛て先アドレスを読み取り、そのフレームを
他のネットワークに中継すべきか否かを決定する。この
決定のために、ブリッジでは予め各々のネットワークに
接続されている端末装置のアドレスを認識しておく必要
がある。

【０００４】このアドレスを記憶するものにＣＡＭ（Co
ntent Addressable Memory) と呼ばれるアドレス登録用
メモリがある。このアドレス登録用メモリは、受信フレ
ーム内の宛て先アドレスと、メモリ内に登録されている
複数のアドレスとを一度に比較できる特長を有し、中継
判定に要する時間を短縮することができる。図５はアド
レス登録用メモリ内のアドレス登録内容の一例を示す説
明図である。例えば、ネットワーク２ａ用の端末アドレ
ステーブル６内には、端末装置３ａ，３ｂ，３ｃのアド
レスが登録される。この登録は、システムの立ち上げ時
に固定的に行うものではなく、一般的に受信フレームの
送信元アドレスから接続装置で自動学習する方法がとら
れる。システム立ち上げ時には、アドレス登録用メモリ
内には何も登録されていない状態であり、通信が開始さ
れるに従って、その内容が更新される。

【０００５】図６はアドレス登録用メモリの入出力信号
を示す説明図である。アドレス登録用メモリ７には、入
力信号として、セレクト信号、アドレス、データ等の通
常のメモリでも用いられている信号のほか、出力信号と
してのＭａｔｃｈ (マッチ)信号とＦｕｌｌ（フル) 信
号がある。Ｍａｔｃｈ信号は、アドレスの比較結果を示
すもので、メモリ内に同じアドレスが登録されていると
きにアクティブになる。また、アドレス登録用メモリ７
では登録できるアドレス数の容量が決められており、容
量が満杯になると、これ以上登録できないことを示すＦ
ｕｌｌ信号が送出されるようになっている。

【０００６】ところで、アドレス登録用メモリは、通常
のメモリに比べて高価であるため、接続されるネットワ
ークの規模に応じて実装するメモリ数を変更することが
行われる。図７は従来のネットワーク間接続装置の概略
構成を示すブロック図である。ネットワーク間接続装置
は、ＣＰＵ８を中心に構成されている。このＣＰＵ８に
接続されたバス９（アドレスバス、データバス及びコン
トロールバスを含む）には、アドレス登録用メモリ７、
必要に応じて増設が可能な増設用メモリ１０、送受信フ
レームを格納するためのメモリ１１、ネットワークイン
ターフェース部１２，１３等が接続されている。

【０００７】アドレス登録用メモリとしては、通常、ア
ドレス登録用メモリ７のみが実装され、増設用メモリ１
０の部分は末実装になっている。この末実装部分は、ネ
ットワークの規模が大きくなり、アドレス登録用メモリ
７のみでは全ての端末に対するアドレスが格納できなく
なったときに使用する。このとき、比較、格納といった
アドレス登録用メモリの制御を行うコントロール部で
は、アドレス登録用メモリの実装数を予め認識しておく
必要があるが、図７においては、ＣＰＵ８が担当する。
この認識方法の１つに、メモリ実装数を変更したとき、
一緒にソフトウェアを交換する方法がある。すなわち、
或るソフトウェアはアドレス登録用メモリ７のみが実装
された場合のもの、他のソフトウェアはアドレス登録用
メモリ７と増設用メモリ１０の両方が実装されたときの
ものとし、ソフトウェアを別個に製作する方法である。

【０００８】しかし、この方法は、メモリ実装数を変更
したとき、ソフトウェアを同時に交換する必要があり、
手間がかかるという不都合がある。また、メモリの実装
数が幾通りにも変えられるようにしたとき、ソフトウェ
アの種類もその数だけ必要になり、管理上の問題も生じ
る。そこで、ソフトウェアに変更を要しない、設定用ス
イッチを用いた認識手段が提案されている。

【０００９】図８はスイッチを用いたアドレス登録用メ
モリの実装数認識回路を示す回路図である。アドレス登
録用メモリの実装数認識用のステータスレジスタ１４に
は、複数の単極単投のスイッチ回路を有し、各スイッチ
がステータスレジスタ１４に接続される設定スイッチ１
５（ディップスイッチ等）が接続されている。アドレス
登録用のメモリの実装数を変えたとき、ユーザは設定ス
イッチ１５の設定値を変更する。この設定内容は、ＣＰ
Ｕ８の初期立ち上げ時にＣＰＵ８によって読み取られ、
これによりメモリ実装数が認識される。

【００１０】

【発明が解決しようとする課題】しかし、上記した従来
技術にあっては、スイッチの設定が人手によるものであ
るため、勘違いや誤操作によって設定ミスを生じる恐れ
があり、この場合には装置を正常に動作させることがで
きなくなる。そこで、本発明の目的は、ソフトウェア交
換やスイッチの設定操作を行うことなく、アドレス登録
用メモリの実装数を認識することができるようにするネ
ットワーク間接続装置を提供することにある。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、互いに独立したネットワーク間に設
けられると共に、各々のネットワークに接続されている
端末装置のアドレスを認識するアドレス登録用メモリが
実装され、かつ増設用メモリをネットワークの規模に応
じて増設可能なネットワーク間接続装置において、前記
アドレス登録用メモリ及び前記増設用メモリの各々の容
量満杯を示す信号の状態を読み取るステータスレジスタ
と、このステータスレジスタの内容を読み取ってアドレ
ス登録用メモリの実装数を判定するコントローラ部とを
設けるようにしている。

【００１２】そして、前記増設用メモリが末装着の時、
その容量満杯を示す信号に対応して前記ステータスレジ
スタが特定の動作内容になるように、前記信号の出力端
子をプルアップまたはプルダウンさせる抵抗を接続する
ようにしている。

【００１３】

【作用】上記した手段によれば、ネットワーク間接続装
置の電源立ち上げ時、アドレス登録用メモリにはアドレ
スが登録されていない状態であり、その容量満杯を示す
信号（Ｆｕｌｌ信号）はインアクティブになり、これを
入力とするステータスレジスタの内容もインアクティブ
になる。登録されたアドレスが増えて満杯になると、イ
ンアクティブからアクティブに変わる。また、増設用メ
モリが末装着の場合、その容量満杯を示す信号はアクテ
ィブのままであり、これを入力とするステータスレジス
タの内容もアクティブとなる。したがって、ステータス
レジスタのアクティブ／インアクティブのどちらにある
かを見ればメモリの実装の有無を自動的に判定すること
ができる。

【００１４】メモリの容量満杯を示す信号は、実装数を
把握する為には、メモリの装着時と末装着時を明確に対
応してインアクティブをとるかアクティブとるかを特定
し、コントローラ側での処理が確実に行えるようにする
必要がある。これに対し、本発明においては、上記信号
の端子に抵抗が接続されているので、上記信号に対して
プルアップまたはプルダウンが行われ、例えば、末装着
（末実装）時をアクティブと規定するような信号の出力
が可能になる。

【００１５】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明によるネットワーク間接続装置の一
実施例の概略構成を示すブロック図である。なお、図１
においては、図７に示した部材と同一であるものには同
一引用数字を用いたので、以下においては重複する説明
を省略する。

【００１６】図１に示すように、アドレス登録用メモリ
７のＦｕｌｌ信号出力端子及び増設用メモリ１０の実装
用回路のＦｕｌｌ信号出力端子には、ステータスレジス
タ１６の入力端が接続され、このステータスレジスタ１
６の出力端はコントローラ部としてのＣＰＵ８に接続さ
れている。図２において、ステータスレジスタ１６に接
続されるＦｕｌｌ信号用ラインの各々とアース間には、
抵抗１７ａ及び抵抗１７ｂが接続されている。ステータ
スレジスタ１６は、メモリのＦｕｌｌ信号をＣＰＵ８で
読み取るために設けられている。

【００１７】ここで、アドレス登録用メモリ７のＦｕｌ
ｌ信号は、アクティブ時に信号レベルが“Ｌｏｗ（ロ
ー）”になるものとする。そして、Ｆｕｌｌ信号を抵抗
１７ａ，１７ｂを介してプルダウンすることにより、そ
の状態はステータスレジスタ１６に反映される。ここ
で、アドレス登録用メモリ７が実装され増設用メモリ１
０が末実装であるものとする。電源立ち上げ時、ＣＰＵ
８はステータスレジスタ１６の内容を読み取り、アドレ
ス登録用メモリ７が実装されているか否かを、予め不図
示のＲＯＭ（リード オンリー メモリ）に設定されて
いるプログラムに従って判定する。初期立ち上げ時には
アドレス登録用メモリ７には何も登録されておらず、ア
ドレス登録用メモリ７のＦｕｌｌ信号はインアクティブ
となり、ステータスレジスタ１６上では信号レベルが
“Ｈｉｇｈ（ハイ）”になる。

【００１８】一方、実装されていない増設用メモリ１０
においては、抵抗１７ｂによってプルダウンされている
ため、ステータスレジスタ１６上では“Ｌｏｗ”にな
る。このように、アドレス登録用メモリ７及び増設用メ
モリ１０の各Ｆｕｌｌ信号が“Ｌｏｗ”であるか“Ｈｉ
ｇｈ”であるかにより、メモリの実装の有無を自動的に
判定することができる。

【００１９】したがって、従来必要であった手動による
スイッチ操作が不要になると共に、ソフトウェアの交換
も不要になる。この結果、設定ミスを生じることがな
く、また、装置を異常動作させることもない。アドレス
登録用メモリ７のＦｕｌｌ信号が“Ｌｏｗ”になってア
クティブになると、ステータスレジスタ１６への入力が
“Ｈｉｇｈ”から“Ｌｏｗ”に変わる。

【００２０】上記実施例においては、Ｆｕｌｌ信号がア
クティブ時にその信号レベルが“Ｌｏｗ”となる場合に
Ｆｕｌｌ信号をプルダウンする例を示したが、Ｆｕｌｌ
信号がアクティブ時にその信号レベルが“Ｈｉｇｈ”と
なる場合は、図３に示すようにＦｕｌｌ信号をプルアッ
プすればよい。図３において、図２と同一の部分には同
一の引用数字を付したので重複する説明は省略する。こ
こでＶｃｃは電源である。

【００２１】

【発明の効果】以上説明した通り、この発明は、互いに
独立したネットワーク間に設けられると共に、各々のネ
ットワークに接続されている端末装置のアドレスを認識
するアドレス登録用メモリが実装され、かつ増設用メモ
リをネットワークの規模に応じて増設可能なネットワー
ク間接続装置において、前記アドレス登録用メモリ及び
前記増設用メモリの各々の容量満杯を示す信号の状態を
読み取るステータスレジスタと、このステータスレジス
タの内容を読み取ってアドレス登録用メモリの実装数を
判定するコントローラ部とを設けるようにしたので、ソ
フトウェアの変更やスイッチ操作を行うことなく、ステ
ータスレジスタの内容からアドレス登録用メモリの実装
の有無、更には実装数を自動的に判定することができ
る。

【００２２】また、前記増設用メモリが末装着の時、そ
の容量満杯を示す信号に対応して前記ステータスレジス
タが特定の動作内容になるように、前記信号の出力端子
をプルアップまたはプルダウンさせる抵抗を接続するよ
うにしたので、メモリの装着時と末装着時をインアクテ
ィブをとるかアクティブとるかで特定でき、コントロー
ラ側での処理が確実に行えるようになる。

【図面の簡単な説明】

【図１】本発明によるネットワーク間接続装置の一実施
例の概略構成を示すブロック図である。

【図２】図１のステータスレジスタとメモリ間の一接続
例の詳細を示す回路図である。

【図３】図１のステータスレジスタとメモリ間の他の接
続例の詳細を示す回路図である。

【図４】（Ａ）は従来のネットワーク間接続装置を用い
たシステムの構成例を示す結線図であり、（Ｂ）はネッ
トワーク上を伝送される情報のフレーム構成の一例を示
す説明図である。

【図５】アドレス登録用メモリ内のアドレス登録内容の
一例を示す説明図である。

【図６】アドレス登録用メモリの入出力信号を示す説明
図である。

【図７】従来のネットワーク間接続装置の概略構成を示
すブロック図である。

【図８】スイッチを用いたアドレス登録用メモリの実装
数認識回路の構成を示す回路図である。

【符号の説明】

７ アドレス登録用メモリ ８ ＣＰＵ １０ 増設用メモリ １６ ステータスレジスタ １７ａ，１７ｂ 抵抗

Claims (2)

【特許請求の範囲】
1. 【請求項１】 互いに独立したネットワーク間に設けら
   れると共に、各々のネットワークに接続されている端末
   装置のアドレスを認識するアドレス登録用メモリが実装
   され、かつ増設用メモリをネットワークの規模に応じて
   増設可能なネットワーク間接続装置において、 前記アドレス登録用メモリ及び前記増設用メモリの各々
   の容量満杯を示す信号の出力端子に接続されたステータ
   スレジスタと、 このステータスレジスタの前記出力端子の前記信号を読
   み取ってアドレス登録用メモリの実装数を判定するコン
   トローラ部とを具備することを特徴とするネットワーク
   間接続装置。
2. 【請求項２】 前記ステータスレジスタは、前記出力端
   子の前記信号のアクティブ内容に応じて抵抗を介してプ
   ルダウンあるいはプルアップした信号線によって前記出
   力端子に接続されていることを特徴とする請求項１記載
   のネットワーク間接続装置。