JPH07113845B2 - プログラマブルコントローラにおけるシステム構築方法 - Google Patents

プログラマブルコントローラにおけるシステム構築方法

Info

Publication number
JPH07113845B2
JPH07113845B2 JP63142528A JP14252888A JPH07113845B2 JP H07113845 B2 JPH07113845 B2 JP H07113845B2 JP 63142528 A JP63142528 A JP 63142528A JP 14252888 A JP14252888 A JP 14252888A JP H07113845 B2 JPH07113845 B2 JP H07113845B2
Authority
JP
Japan
Prior art keywords
card
configuration
address
mpu
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63142528A
Other languages
English (en)
Other versions
JPH021003A (ja
Inventor
哲仁 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP63142528A priority Critical patent/JPH07113845B2/ja
Publication of JPH021003A publication Critical patent/JPH021003A/ja
Publication of JPH07113845B2 publication Critical patent/JPH07113845B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、マイクロプロセッサやメモリ等をプリント板
に実装して構成され、各々機能分割されたマイクロプロ
セッサカードやメモリカード等の複数のカードを組合せ
てなるプログラマブルコントローラ(以下、PCという)
により、プラントに適応した種々の制御システムを構成
する場合のシステム構築方法に関する。
(従来の技術) 従来のこの種のPCの基本構成を第6図に示す。同図にお
いて、1はPCの主体をなすマイクロプロセッサユニット
であり、このユニット1による各種の演算やデータ転送
等により、プラントの被制御器2が制御される。
ここで、マイクロプロセッサユニット1は、ユニット内
の全カードに共通バス18を介して電源を供給するユニッ
ト制御電源カード10と、共通バス18のデータ転送の管理
及び監視を行なう共通バス制御カード11と、各種の演算
を行ない、かつデータ転送により共通バス18に接続され
る全カードの動作管理、故障情報収集等のシステムサポ
ートのためのシステムプログラムの実行、及びプラント
の被制御機器2の動作を制御するアプリケーションプロ
グラムの実行を行なうマイクロプロセッサカード(以
下、MPUカードという)12と、各種制御演算データ、プ
ラント設定データ及び制御プログラムを格納するメモリ
カード13と、被制御機器2と共通バス18間でディジタル
データの入出力(DI,DO)、アナログデータの入出力(A
I,AO)を行なうインタフェースとしての複数のプロセス
入出力カード(以下、PI/Oカードという)14とから構成
されている。
かかるPCでは、MPUカード12がメモリカード13に記憶さ
れている制御プログラムを実行することにより、PI/Oカ
ード14を介して入力されたプラントのデータに基づき所
定の演算、制御等を行ない、その結果をPI/Oカード14に
出力することにより被制御機器2へ制御出力が渡され
る。ここで、基本的な制御プログラムや演算データはMP
Uカード12内のローカルメモリに格納されるのが一般的
であり、メモリカード13は拡張メモリとして位置付けら
れている。
上述したような基本構成を持つPCは、被制御対象となる
プラントの構成に応じて大規模な階層化分散型システム
から小規模のスタンドアロンシステムまで、また、単一
システムから2重化、3重化といった高信頼性システム
まで、これらを複数組合せた制御システムを容易に構築
できることが要請されている。このような制御システム
の一例として、第7図に示すように上位計算機とあいま
った階層化制御、高信頼性を得るためのマイクロプロセ
ッサユニット同士の多重化制御、及び広域にわたって散
在するプラント被制御機器の監視・制御を行なうリモー
トI/O伝送による分散制御機能を兼ね備えた高信頼性階
層化分散型制御システムがある。
この第7図において、データウェイ7を介して上位計算
機3に接続されたマイクロプロセッサユニット1A,1B,1C
は、それぞれが同一構成であり、先の第6図に示した各
構成要素のほか、データウェイ7に接続された上位デー
タウェイ伝送インタフェースカード15、リモートI/O伝
送回線8を介してリモートI/Oユニット4に接続された
リモートI/O伝送インタフェースカード16、及びマイク
ロプロセッサユニットを相互に接続するプロセッサ間伝
送インタフェースカード17を備えている。これらのマイ
クロプロセッサユニット1A,1B,1Cは、各々が上位計算機
3による管理、制御を受け、しかもプロセッサ間伝送イ
ンタフェースカード17を介して相互間で制御情報の授
受、各種メッセージの交換を行ない、制御データの不一
致検出、補正、複写等により信頼性を高めるべく三重化
制御を行なっている。
一方、リモートI/Oユニット4は、ユニット制御電源カ
ード10、共通バス制御カード11、PI/Oカード14を有し、
自己のリモードI/O伝送インタフェースカード16及び前
記リモートI/O伝送回線8を介してすべてのマイクロプ
ロセッサユニット1A,1B,1Cに接続されていると共に、PI
/Oカード14には、例えば高信頼性が要求される各種の被
制御機器6が接続されている。ここで、PI/Oカード14は
3台のマイクロプロセッサユニット1A,1B,1Cからのデー
タを扱い、ディジタル出力では2/3の多数決により決定
したデータを、アナログ出力では中間値の選択により決
定したデータにより被制御機器6を制御し、また、ディ
ジタル入力やアナログ入力の場合には逆に3台に対して
同一のデータを与えることにより被制御機器6の高信頼
性に応えている。
更に、広域にわたって散在するプラントの被制御機器2
に対し、これらがそれぞれ接続されたリモートI/Oモジ
ュール5をリモートI/Oユニット4内のリモートI/O伝送
インタフェースカード16を介して各マイクロプロセッサ
ユニット1A,1B,1Cに接続することにより、分散制御を行
なっている。
さて、近年の半導体技術(CPU技術、メモリ技術等の進
歩により、PCにおいて使用される個々のカードの機能も
かなり高くなり、一のカードであっても各種モードの切
り換えによって複数の異なる機能を果たすことができる
ようになってきている。例えば、前記PI/Oカード14に使
用されているディジタル出力カード(以下DOカードとい
う)では、下記の表1に示すようなデータ種別及びモー
ドの切り換えが可能であり、これらの各項目について複
数種類が選択可能となっている。
なお、表1の信頼性モードにおいて、デュアルモード
とはマスタのMPUカード2台が並列運転を行ない、デー
タの一致/不一致を判定するモード、デュープレック
スモードとはMPUカード2台で常用/予備運転を行な
い、常用側の故障時に運転を予備側に切り換えるモード
という。
上記の表1を更に詳細に説明すると、出力データ種別及
び信頼性モードの設定により、取扱うディジタルデータ
の処理範囲及び属性を判断して出力させることができ
る。例えば、出力データ種別及び信頼性モードを組合せ
て、i.“ビットデータ,シングルモード”とすれば、1
台のMPUカードにより与えられたビットデータを出力す
る、ii.“バイナリデータ,デュープレックスモード”
とすれば、2台のMPUカードのうち常用側から与えられ
たバイナリデータを出力する、iii.“BCDデータ,三重
化モード”とすれば、3台のMPUカードから与えられたB
CDデータの中間値を選択して出力する、iv.“ビットデ
ータ,三重化モード”とすれば、3台のMPUカードから
与えられたビットデータを各ビットごとに2/3の多数決
にて選択して出力する、ことが可能になる。
また、その他の制御モードを設定により、システム故
障時のDOデータを“0"クリアするか、現状データを持続
するかを決定する、多重化モード時に複数のMPUカー
ドのデータ照合を行なうかどうかを決定する、システ
ム起動時にディジタル出力の許可指令をもらうまではデ
ータを出力しない、等を選択することができるようにな
っている。
しかして、第8図は従来のPCにおけるシステム立ち上げ
時のMPUカード12、共通バス18及びDOカード14a等の構成
を示したものであり、立ち上げに当っては、表1に示し
たようなDOカード14a,14b……の各種モード設定や、各
カードのメモリ空間、I/O空間等のアクセル空間におけ
るアドレスの設定を、各々に設けたディップスイッチ等
のハードウェアであるモード選定部141及びアドレス設
定部142により行なっている。そして、自ら設定した各
種モードをモード選択認識部143により認識すると共
に、MPUカード12から送られたアドレスが自ら設定した
アドレスであるか否かをアドレス比較部144により照合
し、自己のカードが選択されたことを認識している。
一方、MPUカード12側では、アプリケーションプログラ
ム122における簡易ソフトウェア設定テーブル123によっ
てシステムの構成を大まかに認識し、システムの詳細な
構成はシステム詳細管理手段124によりアプリケーショ
ンプログラム122そのもので管理していた。特に、各DC
カード14a,14b……のアドレス等はカード側でそれぞれ
設定されるのに対して、MPUカード12側ではプログラム
レベルで固定的に記述するものであった。
(発明が解決しようとする課題) このように各DCカード14a,14b……のアドレス等をMPUカ
ード12側で固定して持っているため、システムを変更、
修正する際の柔軟度が低く、プラントシステムの変化に
対してアプリケーションプログラム122そのものを変更
しなければならないと共に、アドレス設定部142やモー
ド設定部141の人為的な誤設定や接触不良によるトラブ
ル(例えばアドレスの重複や誤り)を引き起こし易いと
いう欠点を有していた。
かかる欠点は大規模システム、小規模システムを問わず
存在していたものであり、特に大規模システムにおいて
は、多数のカードのアドレスやモード設定数が膨大とな
り、設定作業に多大な手間がかかるという問題があっ
た。
また、一度設定された各種のモードは運転状態のままで
変更することができず、システム運転動作の変化に柔軟
に対応できないと共に、各カードの単体試験において
も、一つ一つのモードの動作確認を行なうために手作業
でモード設定部141を切り換える必要があり、これが試
験の複数回の中断を伴うことによって試験の完全自動化
が不可能である等の欠点があった。
このように従来では、各カードを組合せて単にPCのシェ
ルフに実装しただけではシステムは容易に立ち上がらな
いため、人為的なアドレス設定やモード設定を必要と
し、これに伴って上述のような種々の問題を生じてい
た。
本発明は上記問題点を解決するために提案されたもの
で、その目的とするところは、各カードのアドレスや動
作モードの設定を入手によらずシェルフに実装するだけ
で可能とし、これによってシステム構成をMPUカードが
自動的に認識して容易かつ正確にシステムを構築するこ
とができると共に、プラント状態の変化に追従してその
運転中の設定モード変更やカード単体試験の完全自動化
を可能にし、多様化する被制御プラントに柔軟に対応で
きるようにした、PCにおけるシステム構築方法を提供す
ることにある。
(課題を解決するための手段) 上記目的を達成するため、本発明は、MPUカードやメモ
リカード等を組合せて構成されるPCにおいて、前記各カ
ードは当該カードの機能、構成及び属性を統一したコー
ドにて備え、システムの立上げ時に、前記マイクロプロ
セッサを備えたマイクロプロセッサカードが、各カード
の実装位置ごとに前記コードを読み込み、各実装位置に
対する当該カードの機能、構成及び属性を認識、決定す
ると共に、マイクロプロセッサカード内のシステムプロ
グラムは、アプリケーションプログラムまたはシステム
プログラム上のテーブルに基づいてシステム構成管理テ
ーブルに各カードの実アドレス、機能、構成、属性及び
動作モードを登録してシステムの全体構成を認識し、前
記実装位置をアドレスとするアクセス手段を用いて、各
カードの実アドレス及び動作モードをソフトウェア的に
設定するものである。
(作用) 本発明によれば、PCを構成する各カードが、その機能、
構成及び属性をシステム的に統一したコードにて備えて
いる。これらのカードがPCのシェルフに実装されると、
すべての実装位置についてMPUカードが前記コードを読
み込み、システムプログラムのデフォルト設定テーブル
やアプリケーションプログラムのシステム詳細設定テー
ブルに基づいてカード実装位置に対するカード種別、実
アドレス、属性、動作モード等を登録したシステム構成
管理テーブルを作成することにより、システムの全体構
成を認識する。
そしてMPUカードは、各カードに対するアクセスアドレ
スや各種の動作モードを前記デフォルト設定テーブルや
システム詳細設定テーブルに基づいてソフトウェア的に
設定し、各カードに通知すると共に、各カードでは各種
動作の初期化や動作モードの選択決定を行なって立ち上
げ動作を終了し、アプリケーションプログラムによる所
定のプラント制御動作に移行する。
(実施例) 以下、図に沿って本発明の一実施例を説明する。まず、
この実施例においては、第1図に示す如くPCを構成する
各カードをその機能によりMPUカード、メモリカード、I
/Oカード、各種伝送カード等に分類し、更に、MPUカー
ド、リモートI/O伝送インタフェースカード及びPI/Oカ
ードを機能的に細分してこれらを全体で8ビットの機能
コードC1により表わす。
また、第2図に示すように、各カードのデータ転送を行
なうバスから見たときのバス機能を、図示の如く全体で
8ビットのバス機能コードC2により表わす。ここで、バ
ス機能は、データ転送を受動的に行なうリプライア動作
についてデータ転送幅を指定したり、割込み等に利用す
るメッセージ送受信機能の有無、共通バス制御機能の有
無等を指定するものである。
更に、メモリカードやPI/Oカード等のアクセス媒体に関
しては、第3図に示すようにメモリカードの如くメモリ
を有するカードについてはメモリ要量を4K Byteのブロ
ック数により指定した構成・属性コードC3によって表わ
し(第3図(イ))、PI/Oカード等については、入出力
のレジスタ構成、及びディジタル、アナログ等のデータ
属性とそのデータ数を構成・属性コードC4によって表わ
す(第3図(ロ))。
しかして、これらの各コードC1〜C4は、PCを構成するす
べてのカードに備えられ、第4図に示すようにカード14
A内の記憶手段145に格納されている。また、各カード14
A内における相対アドレスは全カード共通に設定されて
いると共に、カードのアドレスや表1に示したような各
種のモードをソフトウェア的に共通バスから設定される
機能を備え、かつ自カードが選択されたことを認識する
ためのアドレス比較手段146と、各種モードが選択され
たことを認識するモード選択認識手段147とを備えてい
る。
このように構成された各カードを組合せて所望のシステ
ムを構築する場合には、PCのシェルフに所定のカードを
実装するだけでシステムを立ち上げることができる。
第5図は、システムの立ち上げ構成を示すMPUカード12
A、共通バス18及びDOカード等のカード14A(14N)の関
係を示すものである。ここにおいて、MPUカード12Aは、
PCに実装されているすべてのカードのシェルフへの実装
位置や前記各コードに基づいて作成されるシステム構成
管理テーブル125と、システムプログラム126上のデフォ
ルト設定テーブル127と、プラントを制御するためのア
プリケーションプログラム128上に必要に応じてシステ
ム詳細設定テーブル129を持ち、それらのデフォルト設
定テーブル127及びシステム詳細設定テーブル129は選択
手段1201によって選択可能となっている。
なお、共通バス18においては、アドレス設定無しで各カ
ードをアクセスできる手段(例えばカードのシェルフ上
の実装位置をアドレスとするアクセス手段)を備えてい
る。
次に、このシステムにおける立ち上げ手順を示すと以下
のとおりである。
MPUカード12Aは、シェルフの全実装位置に対して、
共通バス18を介し上述したカードの機能、構成及び属性
コードを読み込み、カードの有無判定を兼ねながらシス
テム構成管理テーブル125のカード実装位置に対するカ
ード種別、アクセス媒体構成等を決定し、認識する。
MPUカード12Aのシステムプログラム126は、アプリ
ケーションプログラム128上のシステム詳細設定テーブ
ル129があればそれに基づいて、なければシステムプロ
グラム126自身のデフォルト設定テーブル127に基づい
て、システム構成管理テーブル125に実アドレスとして
のアクセスアドレス及び各種属性、構成等を登録し、シ
ステムの全構成を認識すると共に、各カードに対しての
アドレス及び各種モードを、前記カード実装位置をアド
レスとするアクセス手段により設定する。
各カードは、これらの各種設定により、自カードの
リプライアアドレスの決定、各種動作の初期化、動作モ
ードの選択決定を行ない、これらが終了すると各々のス
テータスにより設定完了をMPUカード12Aに通知する。
MPUカード12Aは、カード実装位置のアクセス手段に
より全カードのステータスの設定完了を確認後、システ
ム立ち上げ動作の終了を確認し、アプリケーションプロ
グラム128により所定のプラント制御動作の実行を許可
する。
アプリケーションプログラム128においては、基本
的にはシステムを直接制御する各種I/Oカード、伝送カ
ードをアクセスせず、MPUカード12A内のデータメモリ上
のシャドウ領域へアクセスを行なう。システムプログラ
ム126では、このシャドウ領域へアクセスされたデータ
を、実際のI/Oカード、伝送カードに対してはシステム
構成管理テーブル125を参照して実アドレスに変換して
転送を行なう。
従って、アプリケーションプログラム128上では、実ア
ドレスを意識する必要がないため、システム構成の変化
に対しては、システムプログラム126上のデフォルト設
定テーブル127で対処できる場合はそれにより、そうで
ない場合にはアプリケーションプログラム128上のシス
テム群細設定テーブル129のみを変更することにより容
易に対処可能である。
また、先の第7図に示したようなリモートI/O伝送を行
なうシステムにおいては、リモートI/O伝送インタフェ
ースカード16により上述のMPUカードと同様に各PI/Oカ
ードの機能コード等を読み込み、伝送回線8を経由して
マイクロプロセッサユニット側のリモートI/O伝送イン
タフェースカード16に通知する。この通知により、MPU
カードはリモートI/O伝送インタフェースカードである
と認識した後に、そのインタフェースカードに接続され
るすべてのリモートI/Oユニット及びリモートI/Oモジュ
ールの機能、構成及び属性コードを認識し、逆に、各種
モード等の設定情報をマイクロプロセッサユニット側の
リモートI/O伝送インタフェースカード16を経由して伝
送回線8上のすべてのリモートI/Oユニット及びリモー
トI/Oモジュールへ伝達する。
そして、リモートI/Oユニットにおいては、リモートI/O
伝送インタフェースカードが各カードに対してMPUカー
ドと同様に実装位置をアクセスとする手段により各種モ
ード等の設定を通知し、ステータスによる設定完了等の
通知、判断も同様に行なう。
これにより、リモートI/O伝送による分散制御システム
においても、各カードを実装するだけでシステムの構築
及び立ち上げを行なうことができる。
(発明の効果) 以上述べたように本発明によれば、PCを構成する各カー
ドが機能コードや構成・属性コードを備え、MPUカード
がこれらを認識可能であると共に各カードの動作モード
やアクセスアドレスを従来のようなハードウェアスイッ
チを用いることなくソフトウェアにより設定可能とし、
MPUカードのシステムプログラムによる管理のもとにシ
ステム構成管理テーブルを設けて実際のシステム構成を
認識するようにしたため、PCのシェルフに各カードを実
装し、必要に応じてアプリケーションプログラムにシス
テム詳細設定テーブルを設定するだけで、システムの構
成状態をMPUカードが自動的に認識し、被制御プラント
に適合した制御システムを容易かつ正確に構築できると
いう効果がある。
同時に、人手によるカードのアドレス設定や各種モード
設定の煩雑さが解消され、これらの誤設定に基づくトラ
ブルを回避することができる。
また、システムプログラムにてプラント状態を常時監視
してシステム構成管理テーブルを更新することができる
ため、例えば一部のカード故障時にそのカードに関連す
る他のカードへの停止指令を行なう場合等、プラント状
態の変化に追従した運転モード設定の変更に対し柔軟か
つ容易に対処することができる。
加えて、カードの各種モード設定をソフトウェア的に行
なうことができるから、カードの単体試験において、従
来の如くハードウェアを用いたモード切り換え等により
運転が中断することがなく、リアルタイムな自動試験が
可能である等の効果を有する。
【図面の簡単な説明】
第1図ないし第5図は本発明の一実施例を説明するため
のもので、第1図はカードの機能コードの説明図、第2
図はバス機能コードの説明図、第3図(イ),(ロ)は
カードの構成・属性コードの説明図、第4図はカードの
説明図、第5図はシステムの立ち上げ構成を示す説明
図、第6図はプログラマブルコントローラの基本構成を
示す図、第7図は高信頼性階層化分散型制御システムの
説明図、第8図はシステムの立ち上げ構成を示す説明図
である。 12A……MPUカード、14A,14N……カード 18……共通バス 125……システム構成管理テーブル 126……システムプログラム 127……デフォルト設定テーブル 128……アプリケーションプログラム 129……システム詳細設定テーブル 145……記憶手段、146……アドレス比較手段 147……モード選択認識手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】マイクロプロセッサやメモリ等をプリント
    板にそれぞれ実装してなる機能分割された複数のカード
    を組み合わせて構成され、プラントの機器を制御するプ
    ログラマブルコントローラにおいて、 前記各カードは当該カードの機能、構成及び属性を統一
    したコードにて備え、システムの立上げ時に、前記マイ
    クロプロセッサを備えたマイクロプロセッサカードが、
    各カードの実装位置ごとに前記コードを読み込み、各実
    装位置に対する当該カードの機能、構成及び属性を認
    識、決定すると共に、マイクロプロセッサカード内のシ
    ステムプログラムは、アプリケーションプログラムまた
    はシステムプログラム上のテーブルに基づいてシステム
    構成管理テーブルに各カードの実アドレス、機能、構
    成、属性及び動作モードを登録してシステムの全体構成
    を認識し、前記実装位置をアドレスとするアクセス手段
    を用いて、各カードの実アドレス及び動作モードをソフ
    トウェア的に設定することを特徴とするプログラマブル
    コントローラにおけるシステム構築方法。
JP63142528A 1988-06-09 1988-06-09 プログラマブルコントローラにおけるシステム構築方法 Expired - Lifetime JPH07113845B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63142528A JPH07113845B2 (ja) 1988-06-09 1988-06-09 プログラマブルコントローラにおけるシステム構築方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63142528A JPH07113845B2 (ja) 1988-06-09 1988-06-09 プログラマブルコントローラにおけるシステム構築方法

Publications (2)

Publication Number Publication Date
JPH021003A JPH021003A (ja) 1990-01-05
JPH07113845B2 true JPH07113845B2 (ja) 1995-12-06

Family

ID=15317455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63142528A Expired - Lifetime JPH07113845B2 (ja) 1988-06-09 1988-06-09 プログラマブルコントローラにおけるシステム構築方法

Country Status (1)

Country Link
JP (1) JPH07113845B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5980078A (en) * 1997-02-14 1999-11-09 Fisher-Rosemount Systems, Inc. Process control system including automatic sensing and automatic configuration of devices
JP3462842B2 (ja) * 2000-05-25 2003-11-05 住友化学工業株式会社 プロセス制御方法、プロセス制御装置、プロセス制御システムおよびプロセス制御方法を実行するプログラムを記録した記録媒体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5611532A (en) * 1979-07-11 1981-02-04 Yokogawa Hokushin Electric Corp Computer control system
JPS5924334A (ja) * 1982-07-30 1984-02-08 Toshiba Corp デ−タ処理システム
JPS6132157A (ja) * 1984-07-23 1986-02-14 Ohkura Electric Co Ltd プロセス入出力装置の特性決定方式
JPH0731523B2 (ja) * 1986-01-22 1995-04-10 株式会社東芝 プログラマブルコントロ−ラ装置

Also Published As

Publication number Publication date
JPH021003A (ja) 1990-01-05

Similar Documents

Publication Publication Date Title
EP1882996A2 (en) Redundancy coupler for industrial communications networks
JPH0581942B2 (ja)
US11022962B2 (en) High availability industrial automation system having primary and secondary industrial automation controllers and method of communicating information over the same
JPH0283601A (ja) プログラマブル・コントローラ
US5416908A (en) Interface between industrial controller components using common memory
US20180357193A1 (en) Computing device and operation method
US5392424A (en) Apparatus for detecting parity errors among asynchronous digital signals
CN111209241A (zh) 整机柜服务器的管理系统
US6868479B1 (en) Data storage system having redundant service processors
CN114546283B (zh) 一种存储设备存储链路端口管理方法、装置及存储介质
JPH07113845B2 (ja) プログラマブルコントローラにおけるシステム構築方法
JPS60201461A (ja) システム構成認識方式
CN115543246A (zh) 一种bmc和服务器
WO2020011255A1 (zh) 单板、背板式交换机以及单板上下电的方法
CN112783536A (zh) 利用基板管理控制器进行固件更新动作的伺服器系统
CN110647435A (zh) 服务器、硬盘远程控制方法及控制组件
US6922143B2 (en) Serial bus type configuration recognition and alarm apparatus
US6964045B1 (en) Multiple program storage within a programmable logic controller system
US6597232B1 (en) Data storage having environmental communication module (ECM)
US7093278B1 (en) Remote console for monitor and control of system firmware
JP2847957B2 (ja) 増設システム
KR0129100B1 (ko) 방송운행 자동 제어 시스템
JP3443787B2 (ja) 自立分散型プラント制御マンマシン装置
CN114741107A (zh) 程序在线升级方法及系统、空调
JP2973586B2 (ja) 分散形制御装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071206

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 13