JPH0581942B2 - - Google Patents

Info

Publication number
JPH0581942B2
JPH0581942B2 JP63204856A JP20485688A JPH0581942B2 JP H0581942 B2 JPH0581942 B2 JP H0581942B2 JP 63204856 A JP63204856 A JP 63204856A JP 20485688 A JP20485688 A JP 20485688A JP H0581942 B2 JPH0581942 B2 JP H0581942B2
Authority
JP
Japan
Prior art keywords
host system
subsystem
devices
reconfiguration
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63204856A
Other languages
English (en)
Other versions
JPS6470855A (en
Inventor
Kameron Baazurei Burento
Hooru Hefuaron Yuujin
Robaato Rinchi Kenesu
Aaru Shitsupuman Junia Roido
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6470855A publication Critical patent/JPS6470855A/ja
Publication of JPH0581942B2 publication Critical patent/JPH0581942B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/142Reconfiguring to eliminate the error
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G06F11/201Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 A 産業上の利用分野 本発明は、中央演算処理装置から周辺装置への
データ転送を制御する制御装置を用いるデータ処
理システムに関する。特に、本発明は、動作中に
データ処理システムを自動的に再構成することに
関する。即ち、周辺装置が保守の間にシステムか
ら除去され得、システムはそれ自身を自動的に再
構成して動作を続行する。
B 従来の技術 システムユーザのデータ処理要求が増大するに
従つて、データ処理システムにより支援される周
辺装置の数も増大している。
多重データ処理のアプリケーシヨンには複数の
色々な周辺装置が必要である。本明細書において
単に“装置”とだけ記して使用される“装置”と
いう用語は、周辺装置を意味し、直接アドレス可
能であろうとなかろうと、制御装置、周辺キヤツ
シユメモリ、通信装置、直接アクセス記憶装置
(DASD)のようなデータ記憶装置、テープレコ
ーダ等のような構成装置を含む。それはまた、
別々に保守可能な部分を含む。これらの装置は、
一時的にデータ処理システムから切離すことが必
要なタイプの保守を行なわなければならない。
データ処理システムが複雑になるに従つて、周
辺装置の保守は増々困難になつてきている。周辺
装置は、大抵、接続する中央演算処理装置及び周
辺装置用制御装置とは離されて、建物の室の中又
は床の上に存在する。ある特定の周辺装置又は1
台の制御装置により制御される装置のセクシヨン
の保守には、制御装置又は周辺装置における保守
係とシステムの操作卓における操作員との共同作
業が必要である。保守が装置に必要なときには、
中央演算処理装置(CPU)は、まず、保守が行
なわれるはずであることを知らされなければなら
ない。保守の範囲についての情報が中央演算処理
装置に提供されねばならない。これによつてプロ
セツサは、“オフライン”に維持されることにな
る装置の部分に関係するサブチヤネル及びチヤネ
ルの経路の使用を伴なう通信を停止するのに必要
な処置を取ることができる。この処理は、データ
の完全性を維持するのに必要である。
中央演算処理装置即ちホストシステムの全てに
保守動作のことを通知して、その動作をいつ実行
することができるかを決定する幾くつかのステツ
プを行なわなければならない。まず、サービス者
その他の保守係は、保守されるべき装置の物理的
部分と各接続されたCPUのために割り当てられ
る装置の番号及びチヤネル経路識別子との間の相
関を決定する。次に、サービスは、CPUから
CPUへと移動して、特定のチヤネル経路及び
I/O装置を停止するために、各CPUにおいて
適切な再構成指令を入力する。一旦、特定の装置
がCPUのシステムから電気的に切離され又は論
理的に分離されると、サービス者は必要な保守を
実行する。最後に、保守が完了すると、サービス
者は、CPUからCPUへと移動して、ちようど保
守を受けたばかりの装置が再び利用できることを
通知するために、各中央演算処理装置において適
切な再構成指令を入力する。
米国特許第4195344号は、データ処理システム
の構成の自動監督を可能にするモニターセンタの
使用を開示している。この米国特許は、保守、検
査又は修理のためにデータ処理システムの動作中
に装置を切離したり又は再接続する必要があるな
ら、装置の識別番号を用いて接続又は切離しを処
理システムに知らせる必要があつたという点で
は、本発明に近い先行技術の代表である。操作員
は、データ処理システムと通信して、切離しを報
告し、データ処理システムが装置なしに動作を続
行することができるように装置の再構成を規定す
る。この米国特許は、システム構成へ戻る装置の
接続又は再接続の状況においてエラーがなされる
ことを自動的に認識する手段を開示しているが、
装置の保守に対してシステムが自動的に再構成す
ることは述べていないし、また保守の完了後のシ
ステムの自動再構成についても開示していない。
米国特許第4660141号、第4604690号、第
4589063号、第4403303号及び第4070704号は、デ
ータ処理システムの再構成についての処理を記述
している。これらの処理の各々は、データ処理シ
ステム中で使用されているオペレーテイング・シ
ステムの再ロード及び再構成を必要とする。例え
ば、米国特許第4604690号は、装置がシステムに
付加されるときのデータ処理システムの再構成に
ついての処理を開示している。新たに付加された
装置と通信を始めるデータ処理システムを再構成
するために、オペレーテイング・システムは、再
ロードされ、再初期設定される。既存のデータ処
理システムに新たな装置を付加するのには有用で
あるが、そのような教示は、装置が保守のために
システムから除去されねばならないときには、役
立たない。
米国特許第4207609号は、多重CPUで共用の装
置をアクセスするシステム環境で動作する中央演
算処理装置に対して装置の経路を独立してリザー
ブし再接続する方法を開示している。各周辺制御
装置は、接続されるCPU及びそれらのチヤネル
接続機構を識別する情報を有している。制御装置
がまさに所定の装置について所定のCPUと通信
しようとするときには、その所定の装置とCPU
との間に接続された幾つかのチヤネルのうち制御
装置が認識しているものを介して、制御装置はそ
のような通信を行なうことがある。この米国特許
は、保守が装置に必要とされるときに、その装置
をシステムから一時的に且つ自動的に除去する方
法については示唆していない。
C 発明が解決しようとする問題点 従つて、本発明の目的は、システム再構成装置
及びその方法を改良することであり、特に、デー
タ処理システムにおける保守方法及びその装置を
最小限のシステム動作への割込みをなすように改
良することである。そして、この本発明の目的に
は、装置の独立な自己記述的構成情報を有するシ
ステム再構成方法及びその装置を提供すること、
また、データ処理システムから装置の切離しを必
要とする修理の間にデータ処理システムの周辺装
置を除去する方法及びその装置を提供することが
含まれる。
D 問題点を解決するための手段 本発明のそのような目的は、次の能力を有する
周辺装置のような装置によつて達成される。即
ち、装置の特定部分を自動的に停止するのに必要
なステツプを接続されたシステムがとることを要
求する信号を接続されたシステムに送る能力であ
る。これらの信号は、保守が行なわれるべき装置
の操作卓における保守係により入力される指令に
よつて起こされる。システムが装置の特定部分の
使用を自動的に停止してそれにより自動的に再構
成を行なうのに必要な装置構成情報は、装置によ
つてホストシステムに提供される。システムの初
期設定の際に、ホストシステム中に構成のレコー
ドを作成するためサブシステムの構成データを得
る指令がいずれのチヤネル経路においても実行さ
れる。
本発明は、次のように実施することができる。
即ち、装置又はその一部分の保守サービスを提供
する保守サービス者が、装置の操作卓即ち入力部
分において保守指令を入力する。この指令によつ
て、装置は各接続されたCPUへアテンシヨン要
求信号を送る。各CPUがこのアテンシヨン信号
に応答すると、装置は、停止されるべき装置の特
定部分を識別する情報をCPUへ送る。システム
は、そのシステム構成情報に応答して、必要な一
時的再構成を自動的に実行する。再構成が試みら
れると、再構成を試みた結果を装置に記述する指
令が実行される。一旦、停止が実行されると、サ
ービス者は、サービスを受けている装置の特定部
分へシステムがアクセスしようとは決してしない
ことを知つているので、必要な修理を行なう。保
守が完了すると、もう1つの指令が装置の操作卓
において入力され、この時、装置が付勢されてシ
ステムへ信号が送られ、装置の先に停止された部
分の使用が再開される。この再開機能は、サービ
スを受けている装置のその部分を初めに停止する
のに使用した機能と類似する形式で実行される。
本発明の目的は、特徴及び利点は、添付図面に
例示されているように、以下に示す本発明の好実
施例についてのより詳細な説明から明らかになる
であろう。
E 実施例 さて、特に図面を参照するに、同じ番号は、各
図に示された同じ部分を指している。本発明は、
多重ホストシステム環境で説明される。第1図に
示されるように、複数のホストシステム10が、
複数の周辺データ記憶サブシステム13に接続さ
れている。さらに、ホストシステム10は、他の
複数の周辺サブシステム13Aに接続されてい
る。各ホストシステム10は、周辺サブシステム
13,13Aに夫々接続されている複数のチヤネ
ルCH11を含む。各ホストシステム10は、サ
ブシステム13,13Aの各々への1以上のチヤ
ネル経路接続12を含むことがある。全ての周辺
サブシステムがホストシステム10の全てに接続
されているとはかぎらない。サブシステムのうち
の幾つかが、複数のホストシステム10に接続さ
れている。各ホストシステム10と色々なサブシ
ステム特にデータ記憶サブシステムとの間のデー
タ通信を容易にするために、いわゆるチヤネル経
路のグループ化が使用される。このようなチヤネ
ル経路のグループ化は、米国特許第4207609号及
び第4396984号に示されている。幾つかのチヤネ
ル経路CH11を含むことがあるいずれのチヤネ
ル経路のグループにおいても、ホストシステム
は、所定のサブシステム13のデータ記憶のよう
な周辺動作を要求することができる。サブシステ
ム13は、その経路グループ内でもう1つのチヤ
ネル経路による要求に応答することがある。その
ような動的経路設定は、米国特許第4207609号に
説明されているように、一部分、記憶サブシステ
ムによつて制御される。その動的経路設定は、米
国特許第4207609号に説明されまた本明細書では
企図されるように、複数の記憶サブシステム13
を横切つて伸びることがある。
各記憶サブシステム13は、制御装置を含む。
この制御装置は、記憶制御装置14として参照さ
れるものである。制御装置14の各々は、複数の
チヤネル接続機構15を含む。これらのチヤネル
接続機構は、各ホストシステム10のチヤネル経
路11に電気的に且つ論理的に接続されている。
制御装置14の目的は、図面に示されているよう
にホストシステム10を複数のデータ記憶装置の
いずれかに選択的に相互結合することである。複
数の直接アクセス記憶装置(DASD)16乃至1
9が、種々のホストシステム10とデータ通信す
るために、制御装置14に接続されている。
DASD16−19の各々は、複数のデータ記憶デ
イスク表面(図示せず)にアクセスするための2
つのアクセス機構即ちヘツドアームを有する。さ
らに、各周辺DASDは、2つの独立してアドレス
指定可能なデイスクフアイル(デイスクレコーダ
及びプレーヤ)を含む。各デイスクフアイルは、
2つのアクセス機構を有する。この構成は、
IBM3380データ記憶装置においてみられるのだ
が、第1図ではDASD16乃至19において英文
字A及びBで表わされている。
各制御装置14は、IBM3880タイプの制御装
置を構成するのに用いられているのと類似の方法
で構成され得る。そのモデル23及び21が制御
装置のハードウエア構成を表わすのだが、本発明
を実施することによつて改良されるのが好まし
い。各制御装置は、記憶経路として参照される2
つの記憶デイレクタ及び補助制御機構を含む。こ
の補助制御機構は、各制御装置14における記憶
経路についての支援機構として働く。例えば、記
憶経路22及び23は第1図の左側の制御装置に
存在し、一方、記憶経路24及び25は右側の制
御装置に存在する。各記憶経路には、マイクロプ
ロセツサの他に、DASD16乃至19と種々のホ
ストシステム10との間でデータ信号を転送する
ための関連する電気回路が含まれる。各制御装置
14における制御機構32及び33は、診断回路
の形で保守手順を含む制御装置14の一般的制御
を提供する。各制御装置14におけるテーブる3
4,35は、結合配列構造と米国特許第4207609
号の動的経路設定メモリ25′に対応する経路グ
レープ情報とを含む。2方向に向いた矢印36
は、米国特許第4207609号に示されまた本明細書
で企図されるような通信を達成するための制御装
置14間における電気的及び論理的相互接続を表
わしている。接続機構15、記憶経路22乃至2
5、制御機構32,33及びテーブル34,35
を含む制御装置14の内部部分の全ては、
IBM3880記憶制御装置で実施されているように、
全く電気的及び論理的に相互接続されている。
制御装置14とDASD16乃至19との間の電
気的及び論理的接続は、ストリングの各DASDに
接続されたストリング制御装置によつて特徴付け
られるときには、いわゆるストリング接続を用い
て行なわれる。例えば、番号27乃至30が制御装置
14とDASD16乃至19との間の各ストリング
接続を表わしている。これらの接続の各々は、制
御装置14によりDASD16乃至19に制御及び
データ転送を提供するための制御装置(図示せ
ず、IBM3380記憶装置と共に用いられる制御装
置のようなもの)を含む。第1図に示される制御
装置14とDASD16乃至19との例示された相
互接続は、便宜的に示したもので適宜設定され
る。重要なのは、幾くつかのDASDが2つのサブ
システムに接続されている。即ち、交差接続が存
在することである。記憶経路22及び23は、電
力集合制御装置(Powercluster)中に配置され
る。各集合制御装置は独立して電力が供給され
る。その集合化は便宜的なものであつて、システ
ムの必要に基づくものである。例えば記憶経路2
2及び24は、ある集合制御装置に存在すること
があり、一方、記憶経路23及び25は、別の記
憶経路集合制御装置に存在することがある。また
経路22及び23は、単一の集合制御装置に存在
することがあり、一方、経路24及び25も単一
の集合制御装置に存在することがある。後に明ら
かになるのだが本発明は、サブシステム13にお
ける周辺装置の動作を停止して再開するのに、そ
のような電力集合化を適応させる。制御装置14
は、DASD16乃至19と種々のチヤネル経路グ
ループとの間の動的経路選択を提供する。例え
ば、第1の動的経路は、ホストシステム10のチ
ヤネルのうちの1つからチヤネル接続機構15を
経て記憶経路23へそれからDASD16へ伸び
る。ホストシステム10についての代りの経路
は、別のチヤネル経路11を経て接続機構15
へ、それから異なる電力集合制御装置及び異なる
制御装置14における記憶経路24、それからス
トリング28によりDASD16へ至るものであ
る。そのような動的経路の選択は、サブシステム
13の制御を受ける。もちろん、記憶経路23及
び24は、それらが色々なストリング接続により
接続されたDASDのいずれをもアクセスすること
ができる。さらに、テーブル34,35は、記憶
経路と共に電力集合制御装置に存在することがあ
る。従つて、1つの電力集合制御装置が故障して
も、サブシステム13は、テーブルのうち1つを
除いたその他のものに基いて動作することができ
る。
本発明により、周辺サブシステム13において
起こされた指令要求は、保守その他の関係する手
順を容易にするためのサブシステムの部分を停止
するために、認識しているホストシステム10へ
送られる。この停止によつて、先に定義された周
辺装置のような資源がホストシステム10のいず
れに対しても利用できないようになる。ホストプ
ロセツサにおいては、その局所的な特有の
(vernacular)停止は、周辺装置のオフラインを
変えることに相当する。保守手順が完了すると、
停止された周辺装置についての通常動作が再開さ
れ得ることを示しながら、再開指令乃至は要求が
サブシステム13から認識しているホストシステ
ム10へ送られる。
さて、次に、第2図を参照しながらホストシス
テム10及びサブシステム13におけるチヤネル
指令及びデータの構造について詳細に説明する。
チヤネル指令は、所望される即ち要求される動作
を実行するためにホストシステム10によりチヤ
ネル経路CH11を経てサブシステム13へ与え
られる指令である。通常、そのような動作は、デ
ータ転送指令、診断指令等を含む。米国特許第
4574346号は、本明細書で使用されるように再構
成データ(RCD)と呼ばれる単一のチヤネル指
令に組込まれる複数のチヤネル指令を示してい
る。本発明の実施に際しては、そのようなRCD
チヤネル指令は、後で述べられる機能を含むよう
に拡張される。また、周知のようにアドレス指定
のために使用される種々のホストシステム10の
テーブルは、簡略化のために第2図には示されて
いないことを理解すべきである。そのようなアド
レス指定テーブルは、アドレスと先に述べたよう
にチヤネル経路グループ化に関連するアクセス制
御を含む。本発明を最も良い方式で実施するに際
しては、各ホストシステム10は、第3図に関し
て述べられるように、システムの初期設定のとき
に各サブシステム13,13Aから得られるサブ
システムの内部構成レコードを含む。RCDチヤ
ネル指令の書式は、このホストシステムのレコー
ドを確立するために用いられる。指令の構成40
には、RCD指令としてこのチヤネル指令を識別
するRCDフイード41が含まれる。各サブシス
テム13は、RCD指令40に応答して、ノード
エレメント記述子(NED)及びノードエレメン
ト修飾子(NEQ)として夫々参照番号45及び46
によつて示された内部構成データを提供する。サ
ブシステム13の応答45及び46によつて結果
的に生成されるホストシステム10のレコード
は、ホストレコード(構成テーブルとも呼ばれ
る)70である。初めに、ノードエレメント記述
子の応答部分45は、各ノードエレメント即ち各
サブシステム13の周辺装置についての複数の記
述子を伝送することに帰する形式のものである。
NED45は、識別子FID(形式識別)47が初
めに位置する複数のフイールドを含む。その識別
子FIDは、それ以降のデータがNEDについての
ものか又はNEQについてのものかを識別する。
FIDフイールド47は、メツセージ部分45を
NEDとして識別する。FIDフイールド47が1
に等しいときは、DASD周辺装置16乃至19の
うちの1台がNED45に記述されている。FID
フイールド47が2に等しいときは、全DASD1
6乃至19即ち記憶機構が記述されている。FID
フイールド47が3に等しいときは、記憶経路2
2乃至25が記述されている。FIDフイールド4
7のその他の値は、さらに他のノードエレメント
即ち周辺装置を識別することを意味する。それら
の周辺装置は、Tフイールド48での再開が続行
するようになる間に、保守のためにサブシステム
から選択的に分離可能である。FIDフイールド4
7が4に等しいときは、NEDはトークンNEDで
ある。このNEDは、サブシステムを一意的に識
別するのに用いられる。このNEDは、同じ制御
装置に接続された全ての周辺装置と同じ周辺装置
に接続された全ての制御装置とについて同じにな
るであろう。Tフイールド48が1のときは、こ
れはNEDがトークンNEDであることを示してい
る。これは、FIDフイールド47が4に等しいと
きの場合である。フイールドVSN49は、周辺
装置についての通し番号が有効な通し番号即ち機
械読取可能であることを示す。例えば、DASD1
6乃至19の各々において、機械の通し番号は、
データが関係する記録表面のうちの1つに記録さ
れることがあるし、DASDのEPROMに存在する
こともあるし、電気的に感知可能なピンボードそ
の他の機械的指示器に存在することもある。記憶
経路通し番号は、同様に構成し得るし、又は、シ
ステムの初期設定の間に各制御機構32及び33
によつて読取可能なデイスケツト(図示せず)に
存在させ、それからテーブル34及び35に記憶
することも可能である。明らかに、色々な形式の
機械読取り可能な通し番号を使用することができ
る。SSNフイールド50は、現NED45によつ
て含まれる通し番号が代用通し番号であること、
即ち機械読取り可能な周辺装置に割り当てられた
ものではないことを示す。SSNフイールド50
は、NED45によつて表わされる周辺装置が機
械読取り可能でないときにのみ、1に設定され
る。NEDタイプフイールド51は、NED45に
よつて表わされる周辺装置の特徴及びタイプを示
す。フイールド51がゼロに等しいとき、そのタ
イプは特に指示されない。この実施例では、特に
指示されないタイプの周辺装置は、1つのグルー
プをなすDASD16乃至19のような記憶機構で
ある。フイールド51が1に等しいときは、
DASD16乃至19の関連構成部分A又はBが定
義されている。フイールド51が2に等しいとき
は、制御装置14の記憶制御タイプには記述され
ているその内部構成が含まれている。その他の
NEDタイプ51の値もまた、サブシステム13
の構成をさらに定義するために用いられ得る。装
置タイプフイールド52は、定義されている装置
に対して割り当てられる製造者のタイプ番号を定
義する。例えば、2つの記憶機構に対してタイプ
番号はIBM3380であり、記憶制御機構に対して
タイプ番号は3880等である。装置モデルフイール
ド53は、そのタイプ内でのモデル番号を識別す
る。例えば、3880タイプの記憶制御機構に対し
て、装置モデルは、そのような制御装置の能力及
び内部構成によつて、モデル1からモデル23等
までにわたることになる。周辺装置の製造者
(MFR)は、MFRフイールド54において識別
される。製造順序番号(SEQ NO)は、フイー
ルド55に含まれる。フイールド52乃至54の
情報は、重要な製品データとして各装置に永久に
記憶され、従つて機械読取り可能である。NEID
フイールド56は、ノードエレメント識別であ
る。このフイールドは、同じ割り当てられた即ち
機械読取り可能な通し番号を有する周辺装置を一
意的に識別する番号その他の記号を含む。例え
ば、DASD16の部分A及びBは、記憶機構
DASDについての共通通し番号を共用する。同様
に、記憶経路22及び23は、記憶制御機構又は
制御装置14の同じ通し番号を共用する。例え
ば、記憶経路22についてのNEID56がゼロに
なり、一方記憶経路23についてのNEID56が
1になることがある。
メツセージ部分NEQ46には、メツセージ部
分をNEQとして識別するFIDフイールド60が
存在する。FIDフイールド47及びFIDフイール
ド60の両方とも、夫々NED及びNEQの異なる
タイプを識別可能なものである。RSフイールド
61は、本実施例以外の実施例で使用するための
レコードセレクタである。CHIDフイールド62
は、接続機構15内の制御装置のアドレス及び位
置に従つてチヤネル経路11を識別する。例え
ば、1対のサブシステム13の場合、制御装置1
4の各々は、接続機構15内で別々の接続回路を
8個まで含むことができる。従つて、1対のサブ
システムは、チヤネル経路接続機構を16個まで含
むことができる。さらに、CHIDフイールド62
は、制御装置又はサブシステムのアドレスと、接
続機構15のどのチヤネル・アダプタがホストシ
ステム10の各々チヤネル11に接続されている
かを示す16進文字とを含む。単一バイトの
CHTOTフイールド63は、1に設定されると、
CHIDフイールド62により識別されるチヤネ
ル・アダプタ内のチヤネル(CH)タイプアウト
タイマ(TOT)を減勢する。同様に、単一バイ
トのCHSCフイールド64は、1に設定される
と、CHIDフイールド62で識別される周辺装置
アダプタについてチヤネル状況を検査することを
停止させる。SSIDフイールド65は、サブシス
テム13の識別番号を含む。このようなSSIDは、
データ処理システムによつて割り当てられ得る
し、通し番号即ち製造者の割り当られた番号では
ない。PCIDフイールド66は、先に述べたよう
に、経路又は集合制御機構を識別するための2バ
イトのフイールドである。装置アドレスフイール
ド67は、NEQ46によつて修飾されている周
辺装置の装置アドレスを含む。装置アドレスは、
チヤネル11によつて周辺装置をアクセスしてい
るときに周辺装置をアドレス指定するためにホス
トシステム10によつて使用されるアドレスであ
る。これに対して、物理アドレスフイールド68
は、サブシステム13内の周辺装置の物理
(PHY)アドレスを含む。制御装置14の各々
は、各周辺装置をアクセスするための装置アドレ
スにその物理アドレスを突合せするテーブルを含
む。従つて、複数のNED45及びNEQ46から
成る応答は、サブシステム13内の周辺装置の動
作を停止して再開することを可能にする内部構成
データをホストシステム10に与えることがわか
る。
ホストシステム10の各々は、本発明の機構を
組込んだサブシステムの全てを介して指令40を
適用する。各ホストシステム10は、各ホストシ
ステムにおける記憶用の構成テーブル70を生成
する。各NED45はその結果構成テーブル70
の別々のエントリに生じる。ホストテーブル70
のNEDエントリ71は、各ホストシステム10
の内部メモリ(図示せず)のメモリアドレスに
NEDレコードが存在することを示すためのバリ
デイテイビツト(V)72を含む。バイトフイー
ルド(S)73は、1に設定されると、記述され
ている周辺装置がデータ処理環境と、関連して用
いられるような標準周辺装置であることを示す。
Sフイールド73がゼロに等しいときは、標準外
周辺装置が示される。バイトフイールド(R)7
4は、1に設定されると、実周辺装置を示し、一
方ゼロに等しいときは、仮想周辺装置を示す。こ
の実施例では、全ての周辺装置は、実周辺装置で
ある。タイプフイールド75は、装置のタイプを
示す。このフイールドの情報は、NED−タイプ
フイールド51から導出される。モデルフイール
ド76は、フイールド52及び53からの装置タ
イプ及び装置のモデル情報を含む。MFGフイー
ルド77は、フイールド54からの製造者の情報
を含む。SNフイールド78は、フイールド55
からの情報を含む。通し番号及び別の製造順序番
号(2つの異なる番号)が割り当てられる場合に
は、SEQフイールド80は、その製造順序番号
を含み、一方SNフイールド78は、その割り当
てられた販売の即ち製品の通し番号を含む。この
例では、フイールド55の順序番号が製品通し番
号に等しいと仮定する。LOCフイールド79に
は、フイールド54に含まれる製造場所情報を取
り出す。即ちフイールド54は、製造者の名前及
び装置が作られた工場の識別を示す。省略記号8
1は、このホストレコードに付加されることがあ
る他のフイールドを示す。
NEQレコード84は、フイールド65に含ま
れる情報を記憶するSSIDフイールド85を含む。
SPフイールド86は、NED71に関連する記憶
経路を識別するものであり、それはフイールド6
6から得られる。フイールド87及び88は
夫々、フイールド67及び68からの装置アドレ
ス及び物理アドレスを含む。省略記号89は、レコ
ード中の付加フイールドが使用されることがある
ことを示している。
サブシステム13内の周辺装置を自動的に停止
(オフに構成変更)して再開(オンに構成変更)
するために、ホストシステム10は、もはや十分
な構成データを有している。その停止及び再開の
機能を実施するために、比較可能なデータ構成機
構が提供される。PSF指令92は、後で説明され
るのだが停止又は再開についての情報を要求する
アテンシヨン信号に応答して、サブシステム13
に与えられるホストシステム10の指令である。
フイールド93は、再サブシステム、再構成要求
である指令修飾子RSRQである。この要求は、フ
イールド94において示される装置アドレスにア
ドレス指定される。指令を受けたサブシステム1
3は、PSF指令92に応答して、参照番号97によ
り示されるREQ(停止のための読取再構成)情報
を送る。FMTフイールド98は、RRQの書式、
即ち、NED71及びNED45について先に説明
したようにそれがNEDタイプの0,1又は2の
いずれに相当するのかを示す。フイールド98
は、RRQ97を示すレコード71の部分をアド
レス指定するのに用いられる。CPQフイールド
99は、1バイトで、1に設定されると、RRQ
がチヤネル経路の停止に関係することを示す。同
様に、CPRフイールド100は、チヤネル経路
再開要求を示す。DQフイールド101は、周辺
装置の停止、即ち、停止されているDASD16乃
至19の記憶機構の部分A又はBを示す。同様
に、DRフイールド102は、周辺装置の再開要
求である。SPQフイールド103は、いわゆる
記憶経路の停止を知らせるものである。このフイ
ールドは、記憶経路が停止されることになるが停
止される記憶経路を介してアクセスすることがで
きる周辺装置をアクセスするために、同じ電力集
合制御装置における代替記憶経路が利用できるこ
とを示す。同様に、SPRフイールド104は、
記憶経路の再開を知らせるものである。選択自由
に使えるWHYフイールド105は、動作不能な
周辺装置、性能の低下した周辺装置、決まつてい
る保守等のようなRRQ97に対する理由を示す。
フイールド106及び107は、夫々ホストレコ
ード70に記憶されたNED及びNEQのうちのど
れがアクセスされねばならないのかを識別するた
めのNED及びNEQやバイトマツプである。
MSGIDフイールド108は、後で説明されるよ
うに、RRQに割り当てられたメツセージ識別を
含むフイールドである。CIDフイールド109
は、CHIDフイールド62について先に述べたよ
うに接続機構15のチヤネル接続識別を与える。
RRQ97を受取るホストシステム10は、第
4図に示される機械動作を実施する。それらの動
作が完了すると、各ホストシステム10によつて
応答、即ちWRS(書込み構成状況)メツセージ1
11が要求しているサブシステム13に送られ
る。このメツセージは、要求される再構成がホス
トシステムのテーブル70においてもまたホスト
システム10によつて用いられるようにその他の
アドレス指定でテーブル(図示せず)においても
実行されるかどうか、又は再構成が失敗した即ち
許されないかどうかを示す。CONF COMフイー
ルド112は、1バイトのフイールドで、1に設
定されると、要求される構成の変化が完了したこ
とを示す。REQ COMフイールド113は、再
開要求のような要求が完了したことを示す。NO
フイールド114は、ホストシステム10が要求
を受けていないこと、そして停止再開がそのホス
トシステムによつて支援されないことを示す。即
ち、もはや一層のアクテイビテイなしにその停止
動作を処理することはできない。フイールド11
5乃至118は、NOフイールド114が送られ
ている理由を示す。ERRフイールド115は、
その書式又は受取つたRRQ97に含まれる情報
のいずれかの中にホストがエラーを検出したこと
を示す。そのエラーが基で、ホストは再構成を続
行することができない。ODフイールド116
は、機械の即ちデータ処理システムの操作員がそ
の要求を拒絶したこと、それから保守係がその操
作員と協議しなければならなくなることを示す。
LPフイールド117は、サブシステムの部分へ
最後にアクセスした経路が再構成によつて除去さ
れることになるので、再構成は拒絶され、再構成
のこの拒絶に基づいて再び一層のアクテイビテイ
が要求されることを示す。PAフイールド118
は、RRQ97において識別される周辺装置が目
下割り振られた状態にある。即ち、応答している
ホストシステム10又はもう1つのホストシステ
ム10によつて用いられているので、再構成を続
行することができないことを示している。SIDフ
イールド119は、データ処理環境においてそれ
に割り当てられるホストシステム10の識別を含
む。これは、ユーザの割り当てられた番号であつ
て、製造者の割り当てられた番号ではない。この
システム識別は、どのホストシステム10により
再構成が失敗したのかを識別するために、保守係
によつて用いられる。フイールド120は、PSF
指令92における装置アドレスに相当する装置ア
ドレスを含む。CHPIDフイールド121は、ア
テンシヨンRRQ97を受取つたチヤネル経路を
識別する。CHPIDは、識別のCHIDフイールド
62に相当するチヤネル経路の識別である。
MSGIDフイールド122は、制御装置がWRS1
11をRRQ97に関連づけることができるよう
にMSGIDフイールド108の内容を含む。
第3図は、第2図のデータ構造を用いて第1図
に示されたデータ処理システムで本発明を実施す
るために、サブシステム13及びホストシステム
10の両方における機械動作を、密接な関連を有
する保守の動作と共に示している。最初の動作
は、データ処理システムの初期設定の間に起き
る。種々のサブシステム13がマイクロプログラ
ム・ローデイングを含むそれらの各初期設定を完
了していると仮定する。ホストシステム10の初
期設定もまた夫々完了していて、各ホストシステ
ムに制御データテーブルを確立するためにホスト
システム10が種々のサブシステム13を照会中
であると仮定する。単一のホストシステム10の
指令が、ブロツク126でホストシステムの初期
設定処理に組込まれる。再構成データ指令RCD
が、ステツプ127で、NED及びNEQ応答45及
び46を得るために各サブシステムへ発行され
る。各サブシステム13は、ステツプ128で各要
求しているホストシステム10がホストレコード
即ちテーブル70を作成できるようにするそれら
の応答を完了する。初期設定が完了すると、通常
のデータ処理動作がステツプ129で起きる。
データ処理システムの日々の動作の間に、保守
係その他の操作員がサブシステム13における周
辺装置の動作を監視している。ステツプ130で保
守の必要が決定されると、矢印131で示される
ようにメツセージがサブシステム13へ送られ
る。制御機構32及び33が、それらの指令に応
答して、状況情報を獲得すると共に保守に関連す
る機能を実行するためにサブシステム13の種々
の部分へ接続されるように、プログラムされる。
さらに、制御機構32及び33は、応答45及び
46をRCD指令40へ送り、RRQ要求を送り、
そしてWRSホスト応答を受取るために、記憶経
路22乃至25を介してホストシステム10と通
信する。各RRQ97の要求は、WRS111にお
いて戻される一意的なMSGIDを有する。これに
よつて、制御装置はどのホストがRRQ97に応
答したのかを決定することができる。その制御装
置は、単一経路の又は多重経路の制御装置であり
得る。保守係は、次のいずれかを欲するである
う。即ち、 A 制御装置の保守のために集合制御機構をダウ
ンすることを欲する。
− 単一経路制御装置については、制御装置は
両方のSPに対して停止されねばならない。
− 多重経路制御装置については、制御装置は
停止されねばならない。
B DDC又は制御装置の保守のために経路をダ
ウンすることを欲する。
− 単一経路制御装置については、必要とされ
る経路についての制御装置を停止する。
− 多重経路制御装置については、制御装置を
停止する。
− これは、資源が失われたことをホストが知
ることなく、集合制御装置における他のSP
が作業を全て得ることができるからである。
C 周辺装置を修理することを欲する。
周辺装置を停止する。
そのような指令には、制御装置を停止して再開
させ、記憶経路を停止して再開させ、周辺装置を
停止して再開させ、状況を要求し(その時、制御
機構32及び33が受取つたWRS111を表わ
す状況を与えられたMSGIDへ表示する)、要求
を取消す(RRQが取消され)ような要求と、本
発明に関係しないその他の指令とを含む。停止要
求が取消されると、制御機構32及び33により
対応する記憶経路22及至25が通常動作を再確
立即ち再開するRRQ97を送るようになる。そ
のような指令挿入の場所が、DASD16及至19
については矢印132によつて、そして制御機構
32及び33については矢印133によつて、第
1図に図式的に示されている。そのような挿入地
点は、周辺装置で通常見られるように、別の操作
卓又は制御パネルであり得るし、また、診断コン
ピユータに接続されたケーブルが挿入されている
コンセントを単に構成することもあり得る。指令
入力の他の形式も容易に利用できるし、また容易
に考えられ得る。
制御装置からのメツセージが読取られるのを待
つていることを示すアテンシヨン信号(状況情報
の表示をIBM OEMIマニユアルから得ることが
できる)を送るために、対応する記憶経路22及
び23を付勢することにより、ステツプ132で示
されるように、制御機構32及び33は受取り指
令に応答する。1つのアテンシヨン信号が、米国
特許第4207609号に示されるように各チヤネル経
路グループの1つのチヤネル経路を通して、及び
多重チヤネル経路グループの構成要素でないいず
れかのチヤネル経路を通して、与えられる。制御
機構32及び33のタイムアウト・タイマ
(TOT.図示せず)がステツプ135でセツトされ
る。一般に、タイムアウトは分単位で計られる。
タイマがタイムアウトするときはホストシステム
10の全てが応答するとはかぎらないなら、その
事実を示すメツセージが保守係に与えられる。そ
れから保守係によつて周辺装置が保守のために分
離され得る。ステツプ132及び135が完了すると、
ホストシステム10の各チヤネル経路グループか
らの応答を待つている、参照番号136によつて示
されるように、通常の動作が続行する。即ち、例
えば2つのチヤネル経路グループを有する所定の
ホストシステム10は、各チヤネル経路グループ
に対して1つの要求しているサブシステム10へ
2つの応答を送ることになる。ホストシステム1
0の8つのチヤネル全てが個々に動作している。
即ち、チヤネル経路グループの構成要素でないな
ら、ホストシステム10は、8つのWRS111
で応答する。
各受取つたRRQ97に対するホストシステム
10は、ステツプ137及至142に示される。ステツ
プ137で、受取つているホストシステムは、再構
成についての要求を有するアテンシヨン信号を認
識する。そのホストシステムは、それから、各受
取つたアテンシヨン信号についての要求している
サブシステム13に、メツセージを送るようにサ
ブシステム13に指示するPSF指令92を与え
る。そのサブシステムは、ステツプ138で、示さ
れたチヤネル経路を通つてRRQ97であるメツ
セージを送るように応答する。メツセージタイプ
が、そのメツセージがRRQ97であることを示
す。PSF指令92は、チヤネル経路グループの1
つのチヤネル経路を通つて来ることができるし、
一方、RRQ97は、その同じチヤネル経路グル
ープ内でもう1つのチヤネル経路を通つてホスト
プロセツサへ戻ることに注意されたい。ステツプ
141では、ホストはRRQに応答して、後で第4図
を用いてさらに説明するのだが、経路又は周辺装
置を停止しようとする。ステツプ141が完了する
とその応答しているホストシステム10は、ステ
ツプ142でサブシステム13にWRS111を送
る。WRS111の移動経路は、まず記憶経路2
2及至25へ、それからテーブル34及び35中
のJASを更新する制御機構32及び33へ至る。
上記の動作の全てが第3図に参照番号144によつ
て表わされている。参照番号143は、ホストシス
テム10及びサブシステム13の両方での種々の
動作がこれらの時間の間に起きることがあるのを
示している。判断ステツプ145で、制御機構32
又は33が、WRS111のNOフイールド11
4が1に等しいかどうかを決定する。もしそれが
1に等しいなら、試みた再構成は、拒絶される。
即ち適切なメツセージが保守係によつて読取り可
能な保守用操作盤に与えられ、失敗してしまつた
のである。そのようなメツセージは、WRS11
1のSIDフイールド119、装置アドレスフイー
ルド120及びCHPIDフイールド121やその
他の関係する情報を含むことになる。もしNOフ
イールド114がゼロなら、ステツプ147で制御
機構32又は33は、ホストシステム10へ送ら
れた幾くつかのRRQ97からの応答の全てが受
取られたかどうかを決定する。即ち、応答の全て
がまだ受取られていないなら、再構成は進行し得
ない。従つて、最後の地点148で示されるよう
に通常の動作へ戻る。もし全ての応答が受取られ
ていたなら、ステツプ149で制御機構32又は3
3が分離されるべき周辺装置を“隔離(fence)”
する。これは、保守の実施又は修理のために保守
係が識別された周辺装置をアクセスすることがで
きるようにするための論理的及び電気的隔離であ
る。周辺装置を隔離すると、保守が迅速に進めら
れるように保守係によつて読取るため、メツセー
ジ(MSG)がまた、WRS111の他の関係する
情報と一緒に保守操作盤に送られる。
参照番号150で示されるように保守が完了する
と、保守係は、動作の再開を可能にするため矢印
151が示されるように再開指令を与える。再開
指令がDASD16及至19に至ると、そのDASD
は、そのストリング接続27及至30のうちの1
つを通つて再開指令を制御機構32に与える。制
御機構32又は33は、その再開指令に応答して
その隔離された周辺装置を解放(unfence)す
る。開放することが完了すると、制御機構32又
は33は、矢印151で示されるように記憶経路
22及至25を付勢して、ステツプ132で先の
RRQ97を受取つたホストシステム10の全て
に対して再構成修飾子を有するアテンシヨン信号
を与える。各アクセスチヤネル又はチヤネル経路
グループへ送られる1つのRRQ97が存在する。
もしチヤネル又はチヤネル経路グループの幾くつ
かがステツプ132で動作しなくなつているなら、
それらのチヤネル又はチヤネル経路グループは
RRQ97を受取らないであろう。他方、もしチ
ヤネル経路又はチヤネル経路グループの幾くつか
がステツプ132以来動作状態にあるなら、ステツ
プ152で送られたRRQ97は、それらのチヤネル
経路及びチヤネル経路グループをも通ることにな
る。ステツプ152では、“2台のホスト”という語
句は、先に述べたように複数のメツセージを示し
ている。タイムアウト・タイマがステツプ153で
セツトされる。その他の動作が参照番号154で示
されているように続いて起きる。ホストシステム
10は、停止要求に対して先に述べたように応答
する。そのようなホストの動作は、ステツプ155
で表わされており、そして、再構成が先に停止し
た周辺装置へアクセスを再開させる即ち生じるた
めである場合を除いては、ステツプ137及至142に
対応する。再構成が完了すると、制御機構32又
は33は、ステツプ149で示したように、メツセ
ージを保守係に送つて、周辺装置の再開が完了し
たことを示す。タイムアウト・タイマが停止又は
再開のいずれかについて終了すると、タイムアウ
ト・タイマは、まるで全ての応答が受取られたか
のようにサブシステム13の機械動作を完了する
ために、制御機構32又は33を付勢する。停止
要求に対して、タイムアウト・タイマの与えられ
た起動(wake up)信号が矢印146によつて
示されている。この信号によつて、まるで全ての
応答がまだ受取られていないかのように、制御機
構32又は33はステツプ147をそれからステツ
プ149を実行する。
第4図は、各RRQ97に応答するホストシス
テムの動作を例示している。第3図のステツプ
137からRRQ97が受取られる。ホストシステム
10がWRS111を作成するためにステツプ160
でメツセージ領域を消去する。初めに、ホストシ
ステム10は、エラーがRRQ97に起つたかど
うかを調べるために検査する。もしステツプ161
でそのようなエラーが起つているなら、ホストシ
ステム10は、ERRフイールド115を1に設
定するために消去したばかりのメツセージ領域
(図示されていないが、ホストシステムの主メモ
リには存在する)をアクセスする。それからホス
トシステムは、NOフイールド114を1に設定
するために、ステツプ173に進む。WRS111が
ステツプ179で作成されステツプ142でサブシステ
ム13に送られる。停止しているホストシステム
10がステツプ161でRRQ97に何らエラーを見
出さないときは、データ処理システムの操作員の
ためにそのホストシステム10はステツプ163で
メツセージを操作卓へ送る。大抵の場合、操作員
は再構成が許されるかどうかについて調べる。操
作卓の操作員は、停止を生じさせているプログラ
ムによつて受取られる操作卓メツセージを用い
て、停止しているホストシステム10に応答する
ことになる。そのプログラムは、ホストシステム
のオペレーテイングシステムに存在する。もしそ
の操作卓メツセージが操久員は要求された再構成
を拒んだことを示しているなら、ホストシステム
10は、WRS111のODフイールド116を1
に設定するために、ステツプ164からステツプ165
へと進む。それからホストシステム10は、先に
述べたステツプ173及び179へ進む。もしその操作
員が再構成を拒まないなら、テーブル70及び米
国特許第4207609号の発明を実施することに関連
するようなホストシステム10で用いられるその
他のアドレス指定テーブルのような構成テーブル
を検査するために、ホストシステム10はステツ
プ164から167へ進む。もしサブシステム13の部
分への最後の経路が除去されないなら、再構成は
処理されるべきではない。従つて、ステツプ168
でホストシステム10は、WRS111のLPフイ
ールド117を1に設定し、ステツプ173及び179
へ進む。もし再構成がステツプ167での最後のア
クセス経路の除去に帰さないなら、ホストシステ
ム10はステツプ170でDASD16及至19のう
ちの1つをアクセスするように周辺装置が割り振
られているかどうかほ決定する。そのような周辺
装置を、それが記憶経路22及至25等であるか
どうか割り振ることができる。もし割振りが実行
されるなら(アクセスされる経路から記憶経路2
2及至25を除去することにより、動的経路設定
が周辺装置16及至19の割振についての逆効果
を回避することがあり得ることに注意されたい)。
ホストシステム10は、その経路アクセステーブ
ルを変更するためにステツプ175に進む。これら
の変更が完了すると、操作卓のメツセージが矢印
176で示されるように操作員に送られる。他
方、もし割振りが逆に影響を受けるなら、ステツ
プ171でホストシステム10はWRS111のDA
フイールド118を1に設定し、ステツプ173及
び179へ進む。ホストレコード70のフイールド
87に示される装置アドレスに影響を及ぼすホス
トシステム10内の経路アクセステーブルを変更
することにより、再構成がうまく完了すると、ホ
ストシステム10は、ステツプ178でNOフイー
ルド114をゼロに設定して、WRS179の作
成へと進む。WRS111の装置アドレスは、再
構成の間アクセスされるホストレコード70のフ
イールド87における装置アドレスに対応してい
ることに注意されたい。
以上のことから、次のことがわかる。即ち、周
辺サブシステム13へ入力される指令によつて再
構成が自動的に実行されることである。そして、
接続されたホストシステム10の全てが、データ
処理システムのデータの完全性に逆の影響を与え
ることなく論理的再構成を実行するために、それ
らのテーブルを更新する。本発明を実施するため
の装置を使用する各サブシステム13における各
装置アドレス87に対しての1つのホストレコー
ド70が存在することに注意すべきである。その
ようなレコードは、サブシステム13に接続され
た各ホストシステム10に生じる。
F 発明の効果 本発明により、動作中にデータ処理システムを
自動的に再構成して、周辺装置を保守の間にシス
テムから除去し、システム動作を続行させ、保守
完了後に周辺装置をシステムに復帰させることが
できるようになつた。それ故に、周辺装置の保守
が簡単に行なえるようになり、保守係の負担低減
及び保守時間の低減が達成される。
【図面の簡単な説明】
第1図は、本発明を用いたシステム構成のブロ
ツク図、第2図は、本発明を例示するのに用いら
れたデータ構造の説明図、第3図及び第4図は、
本発明の1実施例を示す機械動作のフローチヤー
トである。 10……ホストシステム、11……チヤネル経
路、13……サブシステム、14……制御装置、
15……接続機構、16,17,18,19……
直接アクセス記憶装置、22,23,24,25
……記憶経路、27,28,29,30……スト
リング接続、32,33……制御機構、34,3
5……テーブル。

Claims (1)

  1. 【特許請求の範囲】 1 ホストシステム及び該ホストシステムに接続
    された複数の周辺サブシステムを有し、該サブシ
    ステムの少なくとも1つにアドレス可能であり且
    つオフライン状態に構成変更可能である複数の装
    置を含むデータ処理システムを動作させる方法で
    あつて、 前記複数の装置のうちから任意に選択された装
    置においてオフライン保守動作が実行される必要
    があることを前記サブシステムにおいて指示し、 前記サブシステムにおいて、前記指示に応じ
    て、前記選択された装置をオフライン状態に構成
    変更することを求める要求を生成して前記ホスト
    システムへ送り、 前記ホストシステムにおいて、前記要求を受け
    取つて、前記選択された装置をオフライン状態に
    構成変更することを自動的に実行可能か否かを判
    断し、実行可能であるときには、前記選択された
    装置をオフライン状態に構成変更すると共に、前
    記選択された装置をオフライン状態に構成変更し
    たことを示すメツセージを前記サブシステムへ送
    り、実行可能でないときには、前記選択された装
    置を自動的にオフライン状態に構成変更できない
    ことを示すメツセージを前記サブシステムへ送
    り、 前記選択された装置が自動的にオフライン状態
    に構成変更されたときには、前記オフライン保守
    動作の実行のために前記選択された装置を前記サ
    ブシステムにおける他の装置から隔離し、 前記オフライン保守動作を完了するとき、前記
    選択された装置の隔離を解除し且つ該動作を前記
    ホストシステムによるアクセスが可能なオンライ
    ン状態に構成変更することを求める再開要求を前
    記ホストシステムへ送り、 前記ホストシステムにおいて、前記再開要求に
    応じて、前記選択された装置をオンライン状態に
    構成変更するように前記データ処理システムを再
    構成する ことを含むデータ処理システムの動作方法。 2 1つ以上のホストシステムと各ホストシステ
    ムに接続された周辺サブシステムを有し、該周辺
    サブシステムが複数の装置及び手操作により指令
    を入力しうる指令入力手段を有するデータ処理シ
    ステムにおいて、前記複数の装置のうちから任意
    に選択された装置を、各ホストシステムによつて
    アクセスされないように、選択的に停止する方法
    であつて、 前記サブシステムにおいて、各ホストシステム
    による前記複数の装置の各々へのアクセスを可能
    にする前記サブシステム内の複数のアクセス経路
    を示す構成情報を生成し、 前記構成情報を前記サブシステムから各ホスト
    システムへ送り、 各ホストシステムにおいて、上記構成情報を構
    成テーブルとして記憶し、 各ホストシステムとは独立して、前記サブシス
    テムの前記指令入力手段の手操作により、前記選
    択された装置を停止すべきことを示す指令を前記
    サブシステムに入力し、 前記サブシステムにおいて、前記指令に応じ
    て、前記選択された装置についての前記アクセス
    経路を識別し、識別された該アクセス経路に関係
    する特定のホストシステムに対して、前記選択さ
    れた装置をアクセスしないようデータ処理システ
    ムを再構成することを求める再構成要求を送り、 前記再構成要求を受け取る前記特定のホストシ
    ステムにおいて、前記再構成要求を分析して、前
    記選択された装置のアクセスを行わないように上
    記構成テーブル内の情報を修正することにより、
    データ処理システムの再構成を行ない、且つ前記
    再構成要求に従つた再構成を行つたことを示すメ
    ツセージを前記サブシステムへ送る ことを含む、周辺サブシステムの装置を選択的に
    停止する方法。 3 接続手段によつてホストシステムに接続さ
    れ、複数の装置と、該複数の装置と前記接続手段
    との間に存在する複数のアクセス経路と、手操作
    により指令を入力しうる指令入力手段とを有し、
    前記複数の装置の各々が1つ以上の前記アクセス
    経路及び前記接続手段を介して前記ホストシステ
    ムによりアクセス可能であり且つ前記ホストシス
    テムによるアクセスから選択的に切り離し可能で
    ある周辺サブシステムを動作させる方法であつ
    て、 前記複数の装置と前記接続手段とをつなぐ前記
    複数のアクセス経路の構成を示す情報を含む構成
    テーブルを前記ホストシステムにおいて生成し、 前記複数の装置のうちから任意に選択された装
    置を前記ホストシステムによるアクセスから選択
    的に切り離すことを求める指令を、前記指令入力
    手段の手操作により前記サブシステムに入力し、 前記指令に基づいて、前記複数のアクセス経路
    の構成を再構成することを求める再構成要求信号
    を、前記接続手段を介して前記ホストシステムへ
    送り、 前記ホストシステムにおいて、前記再構成要求
    信号によつて求められた再構成の影響を判断し、
    再構成を承認するときには、再構成を反映するよ
    うに前記構成テーブル内の情報を修正し、且つ再
    構成の承認を示す承認信号を前記サブシステムへ
    送り、 前記承認信号に応じて、前記サブシステムにお
    いて、前記選択された装置が前記ホストシステム
    によるアクセスから切り離されたことを表示する ことを含む周辺サブシステムの動作方法。
JP63204856A 1987-08-28 1988-08-19 Peripheral subsystem and data processing system and operation thereof Granted JPS6470855A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US9072387A 1987-08-28 1987-08-28

Publications (2)

Publication Number Publication Date
JPS6470855A JPS6470855A (en) 1989-03-16
JPH0581942B2 true JPH0581942B2 (ja) 1993-11-16

Family

ID=22224006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63204856A Granted JPS6470855A (en) 1987-08-28 1988-08-19 Peripheral subsystem and data processing system and operation thereof

Country Status (6)

Country Link
EP (1) EP0308056B1 (ja)
JP (1) JPS6470855A (ja)
AU (1) AU604350B2 (ja)
BR (1) BR8804289A (ja)
CA (1) CA1299757C (ja)
DE (1) DE3855673T2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107496A (en) * 1989-10-20 1992-04-21 International Business Machines Corp. Method and system for detecting and recovering from switching errors
US5963962A (en) 1995-05-31 1999-10-05 Network Appliance, Inc. Write anywhere file-system layout
US6138126A (en) 1995-05-31 2000-10-24 Network Appliance, Inc. Method for allocating files in a file system integrated with a raid disk sub-system
DE10240000A1 (de) * 2002-08-27 2004-03-18 Pact Xpp Technologies Ag Busssysteme und Rekonfigurationsverfahren
US7266725B2 (en) 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
DE19651075A1 (de) 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
DE19654595A1 (de) 1996-12-20 1998-07-02 Pact Inf Tech Gmbh I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen
DE59710317D1 (de) 1996-12-27 2003-07-24 Pact Inf Tech Gmbh VERFAHREN ZUM SELBSTÄNDIGEN DYNAMISCHEN UMLADEN VON DATENFLUSSPROZESSOREN (DFPs) SOWIE BAUSTEINEN MIT ZWEI- ODER MEHRDIMENSIONALEN PROGRAMMIERBAREN ZELLSTRUKTUREN (FPGAs, DPGAs, o.dgl.)
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
US6516351B2 (en) 1997-12-05 2003-02-04 Network Appliance, Inc. Enforcing uniform file-locking for diverse file-locking protocols
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
US6457130B2 (en) 1998-03-03 2002-09-24 Network Appliance, Inc. File access control in a multi-protocol file server
US6279011B1 (en) 1998-06-19 2001-08-21 Network Appliance, Inc. Backup and restore for heterogeneous file server environment
US6574591B1 (en) 1998-07-31 2003-06-03 Network Appliance, Inc. File systems image transfer between dissimilar file systems
US6119244A (en) 1998-08-25 2000-09-12 Network Appliance, Inc. Coordinating persistent status information with multiple file servers
US6343984B1 (en) 1998-11-30 2002-02-05 Network Appliance, Inc. Laminar flow duct cooling system
WO2000034865A1 (de) * 1998-12-04 2000-06-15 Siemens Aktiengesellschaft Verfahren zur überwachung auf verfügbarkeit einer systemfunktion in einem rechner-system
US6457015B1 (en) * 1999-05-07 2002-09-24 Network Appliance, Inc. Adaptive and generalized status monitor
DE10081643D2 (de) 1999-06-10 2002-05-29 Pact Inf Tech Gmbh Sequenz-Partitionierung auf Zellstrukturen
US6467088B1 (en) * 1999-06-30 2002-10-15 Koninklijke Philips Electronics N.V. Reconfiguration manager for controlling upgrades of electronic devices
US6961749B1 (en) 1999-08-25 2005-11-01 Network Appliance, Inc. Scalable file server with highly available pairs
JP2004506261A (ja) 2000-06-13 2004-02-26 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト パイプラインctプロトコルおよびct通信
US7296073B1 (en) 2000-09-13 2007-11-13 Network Appliance, Inc. Mechanism to survive server failures when using the CIFS protocol
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US9037807B2 (en) 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US7657877B2 (en) 2001-06-20 2010-02-02 Pact Xpp Technologies Ag Method for processing data
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US7434191B2 (en) 2001-09-03 2008-10-07 Pact Xpp Technologies Ag Router
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
WO2003060747A2 (de) 2002-01-19 2003-07-24 Pact Xpp Technologies Ag Reconfigurierbarer prozessor
EP2043000B1 (de) 2002-02-18 2011-12-21 Richter, Thomas Bussysteme und Rekonfigurationsverfahren
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
AU2003286131A1 (en) 2002-08-07 2004-03-19 Pact Xpp Technologies Ag Method and device for processing data
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
US7394284B2 (en) 2002-09-06 2008-07-01 Pact Xpp Technologies Ag Reconfigurable sequencer structure
EP1676208A2 (en) 2003-08-28 2006-07-05 PACT XPP Technologies AG Data processing device and method
JP4617847B2 (ja) * 2004-11-04 2011-01-26 株式会社日立製作所 情報処理システム及びアクセス方法
US8250503B2 (en) 2006-01-18 2012-08-21 Martin Vorbach Hardware definition method including determining whether to implement a function as hardware or software
US7693257B2 (en) 2006-06-29 2010-04-06 Accuray Incorporated Treatment delivery optimization

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS501853A (ja) * 1973-05-11 1975-01-09
JPS54146941A (en) * 1978-05-08 1979-11-16 Ibm Shared device system
JPS55118121A (en) * 1979-03-02 1980-09-10 Hitachi Ltd Structure control system for computer system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE789512A (fr) * 1971-09-30 1973-03-29 Siemens Ag Procede et installation pour le traitement des erreurs dans un systeme de traitement de donnees compose d'unites separees
FR2250450A5 (ja) * 1973-09-10 1975-05-30 Honeywell Bull Soc Ind

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS501853A (ja) * 1973-05-11 1975-01-09
JPS54146941A (en) * 1978-05-08 1979-11-16 Ibm Shared device system
JPS55118121A (en) * 1979-03-02 1980-09-10 Hitachi Ltd Structure control system for computer system

Also Published As

Publication number Publication date
EP0308056A2 (en) 1989-03-22
JPS6470855A (en) 1989-03-16
EP0308056A3 (en) 1990-08-29
EP0308056B1 (en) 1996-11-20
AU2002988A (en) 1989-03-02
AU604350B2 (en) 1990-12-13
DE3855673D1 (de) 1997-01-02
DE3855673T2 (de) 1997-05-07
CA1299757C (en) 1992-04-28
BR8804289A (pt) 1989-03-21

Similar Documents

Publication Publication Date Title
JPH0581942B2 (ja)
US4970640A (en) Device initiated partial system quiescing
US6944854B2 (en) Method and apparatus for updating new versions of firmware in the background
US5553287A (en) Methods and apparatus for dynamically using floating master interlock
US6640203B2 (en) Process monitoring in a computer system
JPH0661073B2 (ja) マルチ・プロセツサ・システムの動作方法
US20020188786A1 (en) Data storage system with integrated switching
US20080229039A1 (en) Dual Writing Device and Its Control Method
US5146605A (en) Direct control facility for multiprocessor network
US6389559B1 (en) Controller fail-over without device bring-up
JP4433372B2 (ja) データアクセスシステム及び方法
WO2001091263A9 (en) Storage network cabling verification system
JP3161319B2 (ja) マルチプロセッサシステム
EP0316251B1 (en) Direct control facility for multiprocessor network
JPH0496845A (ja) 共有メモリシステムにおけるデータ保存方式
JPS63311557A (ja) オフィスオートメーション装置
JPS5938607B2 (ja) 診断拡張装置
JPS638500B2 (ja)
GB2342472A (en) Process monitoring in a computer system
JPH0157376B2 (ja)
JPH05204689A (ja) 制御装置
JPH01211065A (ja) プロセッサ間通信制御装置診断方式
JPH04245524A (ja) 入出力制御装置
JP2000112870A (ja) 情報処理装置及びそれに用いるscsi−idの重複回避方法並びにその制御プログラムを記録した記録媒体
JPH04177540A (ja) 自動コール機能を持つ情報処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees