CN115543246A - 一种bmc和服务器 - Google Patents

一种bmc和服务器 Download PDF

Info

Publication number
CN115543246A
CN115543246A CN202211189970.1A CN202211189970A CN115543246A CN 115543246 A CN115543246 A CN 115543246A CN 202211189970 A CN202211189970 A CN 202211189970A CN 115543246 A CN115543246 A CN 115543246A
Authority
CN
China
Prior art keywords
controller
vga
virtual
vga controller
bmc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211189970.1A
Other languages
English (en)
Inventor
魏红杨
周玉龙
张贞雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202211189970.1A priority Critical patent/CN115543246A/zh
Publication of CN115543246A publication Critical patent/CN115543246A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30094—Condition code generation, e.g. Carry, Zero flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Between Computers (AREA)

Abstract

本发明公开了一种BMC，包括多个虚拟VGA控制器，每一个所述虚拟VGA控制器均用于连接一个服务器主机；多个显存，其中每一个显存与一个所述虚拟VGA控制器连接；配置控制器，具有多个输入端和一个输出端，其中每一个输入端与一个所述虚拟VGA控制器连接；VGA控制器，与所述配置控制器的输出端连接。本发明可以适用于使用一块BMC芯片同时管理多个host主机的场景，并在该场景中只使用到了一个VGA控制器。

Description

一种BMC和服务器
技术领域
本发明涉及BMC领域，具体涉及一种BMC和服务器。
背景技术
随着社会进步和科技发展，大数据时代的到来对服务器的需求日益增长，BMC作为服务器中的管理中心发挥着十分重要的作用，从日常的服务器功能管理和系统远程调试，到系统日志的分析，都时刻发挥着重要的作用。目前一台服务器上，至少需要一颗BMC芯片作为管理芯片，对于多路服务器，甚至需要两颗及以上的BMC芯片，对服务器进行管理。对于存在多BMC芯片的服务器的管理也变得复杂起来。
目前市场上已经出现针对多host服务器管理的单个BMC芯片，即一个BMC芯片可管理多个不同的服务器。
BMC的VGA(Video graphics array视频图像阵列)显示功能对服务器来说至关重要，一方面，BMC的VGA显示节省了服务器主机空间，不需要在另外外插显卡，大大节省了空间。另一面，BMC的VGA功能可提供远程管理的主机操作系统的图像信息，从而实现远程控制功能。
如图1所示，对单个BMC芯片管理多host服务器，例如两个host的场景下，需要在单个BMC芯片中集成两个VGA IP，从而实现两个host主机的VGA显示。但是一般在BMC对双host服务器管理的场景下，一次仅可以对一个host进行调试，因此，此时不需要两个host同时进行显示。此时，两个VGA IP的存在将造成资源浪费。
发明内容
有鉴于此，为了克服上述问题的至少一个方面，本发明实施例提出一种BMC，包括：
多个虚拟VGA控制器，每一个所述虚拟VGA控制器均用于连接一个服务器主机；
多个显存，其中每一个显存与一个所述虚拟VGA控制器连接；
配置控制器，具有多个输入端和一个输出端，其中每一个输入端与一个所述虚拟VGA控制器连接；
VGA控制器，与所述配置控制器的输出端连接。
在一些实施例中，VGA控制器包括控制寄存器和状态寄存器，每一个所述虚拟VGA控制器均包括RAM；
每一个所述虚拟VGA控制器配置为响应于接收到对所述VGA控制器进行配置的命令，将所述命令解析得到配置指令并根据所述配置指令更新所述VGA控制器中对应的控制寄存器以及更新所述RAM中对应的值。
在一些实施例中，每一个所述虚拟VGA控制器还配置为：
响应于接收到切换命令，若所述虚拟VGA控制器为当前正在工作的虚拟VGA控制器，读取所述VGA控制中的所有控制寄存器和状态寄存器的值，并根据所述切换命令向待工作的所述虚拟VGA控制器发送读取完毕信号；
若所述虚拟VGA控制器为待工作的所述虚拟VGA控制器，当接收到所述读取完毕信号，将自身的RAM中值同步到所述VGA控制器。
在一些实施例中，所述虚拟VGA控制器还配置为接收图像数据并更新到对应的显存中。
在一些实施例中，所述VGA控制器还配置为读取所述显存中图像数据并进行显示以及更新状态寄存器的值。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种服务器，包括多个主机和BMC，其中所述BMC包括：
多个虚拟VGA控制器，每一个所述虚拟VGA控制器均用于连接一个主机；
多个显存，其中每一个显存与一个所述虚拟VGA控制器连接；
配置控制器，具有多个输入端和一个输出端，其中每一个输入端与一个所述虚拟VGA控制器连接；
VGA控制器，与所述配置控制器的输出端连接。
在一些实施例中，VGA控制器包括控制寄存器和状态寄存器，每一个所述虚拟VGA控制器均包括RAM；
每一个所述虚拟VGA控制器配置为响应于接收到对所述VGA控制器进行配置的命令，将所述命令解析得到配置指令并根据所述配置指令更新所述VGA控制器中对应的控制寄存器以及更新所述RAM中对应的值。
在一些实施例中，每一个所述虚拟VGA控制器还配置为：
响应于接收到切换命令，若所述虚拟VGA控制器为当前正在工作的虚拟VGA控制器，读取所述VGA控制中的所有控制寄存器和状态寄存器的值，并根据所述切换命令向待工作的所述虚拟VGA控制器发送读取完毕信号；
若所述虚拟VGA控制器为待工作的所述虚拟VGA控制器，当接收到所述读取完毕信号，将自身的RAM中值同步到所述VGA控制器。
在一些实施例中，所述虚拟VGA控制器还配置为接收图像数据并更新到对应的显存中。
在一些实施例中，所述VGA控制器还配置为读取所述显存中图像数据并进行显示以及更新状态寄存器的值。
本发明具有以下有益技术效果之一：本发明可以适用于使用一块BMC芯片同时管理多个host主机的场景，并在该场景中只使用到了一个VGA控制器。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为现有技术提供的BMC的结构示意图；
图2为本发明的实施例提供的BMC的结构示意图；
图3为本发明的实施例提供的实现多host显示功能的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
根据本发明的一个方面，本发明的实施例提出一种BMC，可以包括：
多个虚拟VGA控制器，每一个所述虚拟VGA控制器均用于连接一个服务器主机；
多个显存，其中每一个显存与一个所述虚拟VGA控制器连接；
配置控制器，具有多个输入端和一个输出端，其中每一个输入端与一个所述虚拟VGA控制器连接；
VGA控制器，与所述配置控制器的输出端连接。
本发明可以适用于使用一块BMC芯片同时管理多个host主机的场景，并在该场景中只使用到了一个VGA控制器。
在一些实施例中，VGA控制器包括控制寄存器和状态寄存器，每一个所述虚拟VGA控制器均包括RAM；
每一个所述虚拟VGA控制器配置为响应于接收到对所述VGA控制器进行配置的命令，将所述命令解析得到配置指令并根据所述配置指令更新所述VGA控制器中对应的控制寄存器以及更新所述RAM中对应的值。
在一些实施例中，每一个所述虚拟VGA控制器还配置为：
响应于接收到切换命令，若所述虚拟VGA控制器为当前正在工作的虚拟VGA控制器，读取所述VGA控制中的所有控制寄存器和状态寄存器的值，并根据所述切换命令向待工作的所述虚拟VGA控制器发送读取完毕信号；
若所述虚拟VGA控制器为待工作的所述虚拟VGA控制器，当接收到所述读取完毕信号，将自身的RAM中值同步到所述VGA控制器。
在一些实施例中，所述虚拟VGA控制器还配置为接收图像数据并更新到对应的显存中。
在一些实施例中，所述VGA控制器还配置为读取所述显存中图像数据并进行显示以及更新状态寄存器的值。
下面以图2示出的两个虚拟VGA控制器，两个显存为例对本发明提出的BMC进行详细说明。
如图2所示，双主机分别为服务器主机1和服务器主机2，这两个服务器主机上可以跑不同的系统，并且这两个服务器主机在物理上位于同一台服务器上。其中服务器主机分别通过pcie接口(1/2)与BMC相连，服务器主机的图像数据、配置信息都是通过pcie接口进行传输。其中pcie的EP端接虚拟VGA控制器。
其中BMC芯片可以同时对接这两个服务器主机，从而完成对这两个服务器主机的监管，同时也可以完成对整个服务器的监管。
在一些实施例中，如图3所示，虚拟VGA控制器可以接收通过PCIe传输过来的数据和命令，其中虚拟VGA控制器中存放一个RAM，里面存放VGA控制器内部的所有寄存器以及默认值。当主机服务器通过PCIe接口访问VGA时，虚拟VGA控制器则负责接收相关的命令，并回复相关信息。比如，主机服务器需要读取VGA控制器的ID，则虚拟VGA设备则解析相关命令，并返回存储在RAM中的ID值给主机服务器。比如，主机服务器需要配置VGA控制器的某个寄存器，则虚拟VGA设备则解析相关命令，并更新存储在RAM中的相关寄存器的值，并同时更新VGA控制器中对应的控制寄存器的值。
当检测到需要切换服务器主机显示的时候，即从服务器主机1显示切换到服务器主机2显示的过程中，虚拟VGA控制器需要将此时正在工作的VGA控制器的寄存器(包括状态寄存器和控制寄存器，其中状态寄存器是随着显示画面而实时更新的)保存到虚拟VGA控制器1中的RAM中，该过程则是VGA虚拟控制器1主动去读一遍此时VGA控制器的寄存器，并将读回来的值更新到自身的RAM中。虚拟VGA控制器2在虚拟VGA控制器1更新完RAM后，主动将自身RAM中的寄存器数据通过写VGA控制器的方式，更新到VGA控制器中，从而切换到服务器主机2的控制状态。
虚拟VGA控制器更新显存的策略：当VGA工作在服务器主机1下面，则显存1启用，虚拟VGA控制器将图像数据更新到显存中，VGA控制器从显存1中获取图像数据进行显示。此时服务器主机2也在工作，虚拟VGA控制器2将数据更新到显存2中。
对于虚拟VGA控制器的切换策略，其中VGA切换的命令是由BMC软件上层下发，可以在任何需要的时候进行切换。例如，当VGA虚拟控制器2正在工作时，此时上层软件下发VGA切换的命令，则VGA虚拟控制器2进行VGA控制器中寄存器的保存，当完成保存后，则向VGA虚拟控制器1发送完成信号，从而使VGA虚拟控制器1开始初始化VGA控制器。
本发明可以适用于使用一块BMC芯片同时管理多个host主机的场景，并在该场景中只使用到了一个VGA控制器。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种服务器，包括多个主机和BMC，其中所述BMC包括：
多个虚拟VGA控制器，每一个所述虚拟VGA控制器均用于连接一个主机；
多个显存，其中每一个显存与一个所述虚拟VGA控制器连接；
配置控制器，具有多个输入端和一个输出端，其中每一个输入端与一个所述虚拟VGA控制器连接；
VGA控制器，与所述配置控制器的输出端连接。
在一些实施例中，VGA控制器包括控制寄存器和状态寄存器，每一个所述虚拟VGA控制器均包括RAM；
每一个所述虚拟VGA控制器配置为响应于接收到对所述VGA控制器进行配置的命令，将所述命令解析得到配置指令并根据所述配置指令更新所述VGA控制器中对应的控制寄存器以及更新所述RAM中对应的值。
在一些实施例中，每一个所述虚拟VGA控制器还配置为：
响应于接收到切换命令，若所述虚拟VGA控制器为当前正在工作的虚拟VGA控制器，读取所述VGA控制中的所有控制寄存器和状态寄存器的值，并根据所述切换命令向待工作的所述虚拟VGA控制器发送读取完毕信号；
若所述虚拟VGA控制器为待工作的所述虚拟VGA控制器，当接收到所述读取完毕信号，将自身的RAM中值同步到所述VGA控制器。
在一些实施例中，所述虚拟VGA控制器还配置为接收图像数据并更新到对应的显存中。
在一些实施例中，所述VGA控制器还配置为读取所述显存中图像数据并进行显示以及更新状态寄存器的值。
本发明可以适用于使用一块BMC芯片同时管理多个host主机的场景，并在该场景中只使用到了一个VGA控制器。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种BMC，其特征在于，包括：
多个虚拟VGA控制器，每一个所述虚拟VGA控制器均用于连接一个服务器主机；
多个显存，其中每一个显存与一个所述虚拟VGA控制器连接；
配置控制器，具有多个输入端和一个输出端，其中每一个输入端与一个所述虚拟VGA控制器连接；
VGA控制器，与所述配置控制器的输出端连接。
2.如权利要求1所述的BMC，其特征在于，VGA控制器包括控制寄存器和状态寄存器，每一个所述虚拟VGA控制器均包括RAM；
每一个所述虚拟VGA控制器配置为响应于接收到对所述VGA控制器进行配置的命令，将所述命令解析得到配置指令并根据所述配置指令更新所述VGA控制器中对应的控制寄存器以及更新所述RAM中对应的值。
3.如权利要求2所述的BMC，其特征在于，每一个所述虚拟VGA控制器还配置为：
响应于接收到切换命令，若所述虚拟VGA控制器为当前正在工作的虚拟VGA控制器，读取所述VGA控制中的所有控制寄存器和状态寄存器的值，并根据所述切换命令向待工作的所述虚拟VGA控制器发送读取完毕信号；
若所述虚拟VGA控制器为待工作的所述虚拟VGA控制器，当接收到所述读取完毕信号，将自身的RAM中值同步到所述VGA控制器。
4.如权利要求1所述的BMC，其特征在于，所述虚拟VGA控制器还配置为接收图像数据并更新到对应的显存中。
5.如权利要求4所述的BMC，其特征在于，所述VGA控制器还配置为读取所述显存中图像数据并进行显示以及更新状态寄存器的值。
6.一种服务器，其特征在于，包括多个主机和BMC，其中所述BMC包括：
多个虚拟VGA控制器，每一个所述虚拟VGA控制器均用于连接一个主机；
多个显存，其中每一个显存与一个所述虚拟VGA控制器连接；
配置控制器，具有多个输入端和一个输出端，其中每一个输入端与一个所述虚拟VGA控制器连接；
VGA控制器，与所述配置控制器的输出端连接。
7.如权利要求6所述的服务器，其特征在于，VGA控制器包括控制寄存器和状态寄存器，每一个所述虚拟VGA控制器均包括RAM；
每一个所述虚拟VGA控制器配置为响应于接收到对所述VGA控制器进行配置的命令，将所述命令解析得到配置指令并根据所述配置指令更新所述VGA控制器中对应的控制寄存器以及更新所述RAM中对应的值。
8.如权利要求7所述的服务器，其特征在于，每一个所述虚拟VGA控制器还配置为：
响应于接收到切换命令，若所述虚拟VGA控制器为当前正在工作的虚拟VGA控制器，读取所述VGA控制中的所有控制寄存器和状态寄存器的值，并根据所述切换命令向待工作的所述虚拟VGA控制器发送读取完毕信号；
若所述虚拟VGA控制器为待工作的所述虚拟VGA控制器，当接收到所述读取完毕信号，将自身的RAM中值同步到所述VGA控制器。
9.如权利要求6所述的服务器，其特征在于，所述虚拟VGA控制器还配置为接收图像数据并更新到对应的显存中。
10.如权利要求9所述的服务器，其特征在于，所述VGA控制器还配置为读取所述显存中图像数据并进行显示以及更新状态寄存器的值。
CN202211189970.1A 2022-09-28 2022-09-28 一种bmc和服务器 Pending CN115543246A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211189970.1A CN115543246A (zh) 2022-09-28 2022-09-28 一种bmc和服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211189970.1A CN115543246A (zh) 2022-09-28 2022-09-28 一种bmc和服务器

Publications (1)

Publication Number Publication Date
CN115543246A true CN115543246A (zh) 2022-12-30

Family

ID=84729457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211189970.1A Pending CN115543246A (zh) 2022-09-28 2022-09-28 一种bmc和服务器

Country Status (1)

Country Link
CN (1) CN115543246A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116126274A (zh) * 2023-04-19 2023-05-16 山东云海国创云计算装备产业创新中心有限公司 多主机显示方法、设备、系统、显示终端和存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116126274A (zh) * 2023-04-19 2023-05-16 山东云海国创云计算装备产业创新中心有限公司 多主机显示方法、设备、系统、显示终端和存储介质

Similar Documents

Publication Publication Date Title
CN102184158B (zh) 带两级fpga芯片的子板及两级fpga芯片的配置方法
CN103955441A (zh) 一种设备管理系统、方法及一种io扩展接口
CN115562738B (zh) 一种端口配置方法、组件及硬盘扩展装置
CN101582034B (zh) 分享基本输入输出系统的伺服装置及其方法
CN114003528A (zh) Ocp转接卡、转接系统及转接方法
CN117591450B (zh) 一种数据处理系统、方法、设备及介质
CN115543246A (zh) 一种bmc和服务器
CN115904251A (zh) 硬盘顺序调整方法及装置、系统、电子设备、存储介质
US9690736B2 (en) Managing state transitions of a data connector using a finite state machine
TWI840849B (zh) 計算系統、電腦實施方法及電腦程式產品
CN114185720B (zh) 服务器动态热备份的方法、装置、设备及存储介质
US8266417B2 (en) Device having shared memory and method for transferring code data
CN113660123B (zh) 虚拟交换机升级方法、装置、电子设备以及存储介质
CN113392052B (zh) 一种基于四路服务器的bios系统、方法及计算机可读存储介质
CN112732176B (zh) 基于fpga的ssd访问方法及装置、存储系统及存储介质
CN112564924B (zh) 计算机扩展卡及区块链终端设备
US7937537B2 (en) Memory switching data processing system
CN113535213A (zh) 一种可编程逻辑器件的固件更新方法及系统
CN112860595A (zh) Pci设备或pcie设备、数据存取方法及相关组件
US9390042B2 (en) System and method for sending arbitrary packet types across a data connector
CN113127399B (zh) 一种通用串列汇流排装置以及存取方法
CN118409712B (zh) 一种raid卡管理系统、方法、设备、产品及介质
WO2024017073A1 (zh) 一种存储器件共享的方法、装置及系统
CN101135954B (zh) 一种实现硬盘初始化的方法、装置和系统
CN117950919A (zh) 一种PCIe拓扑的切换方法及服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination