JP2007287103A - マイクロコンピュータ及びメモリアクセスの制御方法 - Google Patents

マイクロコンピュータ及びメモリアクセスの制御方法 Download PDF

Info

Publication number
JP2007287103A
JP2007287103A JP2006116954A JP2006116954A JP2007287103A JP 2007287103 A JP2007287103 A JP 2007287103A JP 2006116954 A JP2006116954 A JP 2006116954A JP 2006116954 A JP2006116954 A JP 2006116954A JP 2007287103 A JP2007287103 A JP 2007287103A
Authority
JP
Japan
Prior art keywords
protection information
memory
cpu
storage unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006116954A
Other languages
English (en)
Other versions
JP4818793B2 (ja
Inventor
Hitoshi Suzuki
均 鈴木
Rika Ono
梨香 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006116954A priority Critical patent/JP4818793B2/ja
Priority to US11/785,536 priority patent/US8312238B2/en
Publication of JP2007287103A publication Critical patent/JP2007287103A/ja
Application granted granted Critical
Publication of JP4818793B2 publication Critical patent/JP4818793B2/ja
Priority to US13/665,639 priority patent/US9003148B2/en
Priority to US14/678,454 priority patent/US9262341B2/en
Priority to US15/013,606 priority patent/US9904631B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

【課題】メモリアクセス制御の信頼性を向上させる。
【解決手段】マイクロコンピュータ１は、ＣＰＵ１０、ＣＰＵ１０で実行されるプログラムによるメモリ空間へのアクセス許可を示すメモリ保護情報を格納する保護設定レジスタ群１１、保護設定レジスタ群１１の設定内容を参照して、ＣＰＵ１０によるメモリアクセス要求を許可するか否かを判定するメモリアクセス制御装置１２、及び、ＣＰＵ１０が出力するリセット要求信号に基づいて、保護設定レジスタ群１１に格納されたメモリ保護情報を無効化するリセット装置１６を備える。
【選択図】図１

Description

本発明は、ＣＰＵによるメモリアクセスを許可するか否かを決定するメモリアクセス制御機構を備えたマイクロコンピュータに関する。
自動車、航空機等の輸送機械や、携帯電話機、交換機等の通信機器に組み込まれ、これらの機械、機器の制御を行うマイクロコンピュータは組み込みシステムと呼ばれている。組み込みシステムは、処理時間の向上、リアルタイム性の確保、プログラムのソフトウェア部品化による生産性向上等を実現するため、一般にマルチプログラミング環境を備えている。マルチプログラミング環境とは、複数のアプリケーションプログラムを定期的に切り替えて実行したり、あるイベントの発生に応じて実行するアプリケーションプログラムを切り替えたりすることによって、複数のアプリケーションプログラムがあたかも並列実行されているような環境を意味する。このようなマルチプログラミング環境は、ＣＰＵと、ＣＰＵで実行されるアプリケーションプログラムのスケジューリングを担うシステムプログラムによって実現される。なお、以下では、マルチプログラミング環境で並列実行されるプログラム単位をタスクと呼ぶこととする。
従来、組み込みシステムにおいては、各々のタスクがアクセス可能なメモリ空間を制限する、いわゆるメモリ保護機能は重要視されていなかった。しかしながら、近年、Ｊａｖａ（登録商標）プログラムをダウンロードして実行することが可能な携帯電話機など、信頼性が保証されていないプログラムを実行する組み込みシステムが登場している。このようなシステムでは、信頼性の保証されていないプログラムからシステムプログラムや他のアプリケーションプログラムを保護することが不可欠である。また、アプリケーションプログラム単位やこれを構成するソフトウェア部品単位で、アプリケーションプログラムが使用するメモリ空間を予め分離することで、ソフトウェア開発工程におけるデバッグを容易にしたいという要求もある。このような背景から、マイクロコンピュータにおけるメモリ保護機能の重要性が増大している。
マイクロコンピュータにおけるメモリ保護、つまりメモリアクセスの制御は、メモリ空間のうちアクセスを許可する領域又はアクセスを禁止する領域をメモリ保護情報として定めておき、ＣＰＵによるメモリアクセス要求をメモリ保護情報と照合することによって行われる。具体的には、メモリアクセス要求に含まれるメモリアドレスがアクセス許可領域に含まれる場合にメモリアクセスを許可し、アクセス禁止領域に含まれる場合にメモリアクセスを禁止する。また、アプリケーションプログラム単位又はタスク単位で、プログラム実行時に使用するメモリ領域を分離する場合には、実行されるプログラムの切り替えに応じて、アクセスを許可するメモリ領域を変更する必要がある。このため、ＣＰＵで実行されるプログラムの切り替え時には、メモリ保護情報の書換えが行われる。このようなメモリ保護機能を備えたマイクロコンピュータは、例えば、非特許文献１及び２に開示されている。
非特許文献１に開示されたマイクロコンピュータは、メモリ保護ユニットを備えている。さらに、メモリ保護ユニットは、メモリアクセスを許可する領域を定めるための１６個の保護設定レジスタを備えている。各々の保護設定レジスタには、アクセスを許可する領域のベースアドレス、アクセス許可領域のサイズ、及び当該保護設定レジスタによる設定内容の有効又は無効を示す有効ビットが格納される。メモリ保護ユニットは、ＣＰＵがアクセスを要求するメモリ領域のメモリアドレスと有効ビットが有効状態に設定された保護設定レジスタによって規定されたアクセス許可領域とを比較する。ＣＰＵがアクセスを要求するメモリアドレスが、有効ビットが有効状態に設定された保護設定レジスタによって規定されたアクセス許可領域に含まれるか否かによって、メモリアクセスの許可又は不許可を決定する。
一方、非特許文献２に開示されたマイクロコンピュータは、データ領域に対して４通り、及び命令領域に対して４通りのアクセス許可領域を定めることが可能な複数の保護設定レジスタを備えている。各々の保護設定レジスタには、アクセス許可領域の下限アドレス並びに上限アドレス、及び当該保護設定レジスタによる設定内容の保護モードを定めている。保護モードとは、ライトアクセスの許可／不許可、リードアクセスの許可／不許可、実行の許可／不許可を示す情報であり、非特許文献１に開示されたマイクロコンピュータにおける有効ビットに相当するものである。
"ARM1156T2F-S Technical Reference Manual Rev.r0p0"、[online]、2005年10月25日、ARM Ltd.、[2006年4月11日検索]、インターネット＜ＵＲＬ：http://www.arm.com/pdfs/DDI0290C_arm1156t2fs_r0p0_trm.pdf＞、Chapter3 p.61-69及びChapter5 p.7 "TriCore. 1 32-Bit Unified Processor Core Volume 1: V1.3 Core Architecture"、[online]、2005年10月、Infineon Technologies、[2006年4月11日検索]、インターネット＜ＵＲＬ：http://www.infineon.com/upload/Document/TriCore_1_um_vol1_Core_Architecture.pdf＞、Chapter8 p.4-10及びChapter8 p.13
非特許文献１及び２に開示されたマイクロコンピュータは、ＣＰＵで実行されるプログラムの切り替えに応じて保護設定レジスタの内容を順次更新することにより、新たに実行されるプログラムに対するメモリ保護情報を設定する。具体的には、保護設定レジスタの有効ビットを無効状態に設定する処理、保護設定レジスタに許可領域を設定する処理、及び許可領域を定めた保護設定レジスタの有効ビットを有効状態に設定する処理を、全ての保護設定レジスタに対して順次行うことによって、新たなに実行されるプログラムに対するアクセス許可領域を設定する。
上述したように、非特許文献１及び２に開示されたマイクロコンピュータは、実行するプログラムの切り替え時に保護設定レジスタを順次書換えていく。このため、保護設定レジスタの書換え漏れを生じ易いという問題がある。
本発明の第１の態様にかかるマイクロコンピュータは、ＣＰＵと、前記ＣＰＵで実行されるプログラムによるメモリ空間へのアクセス許可又は禁止の状態を指定するメモリ保護情報を格納する保護情報格納部と、前記メモリ保護情報に基づいて、前記ＣＰＵによるメモリアクセス要求を許可するか否かを判定するメモリアクセス制御装置と、前記ＣＰＵが出力するリセット要求信号に基づいて、前記保護情報格納部に格納されたメモリ保護情報を無効化するリセット装置とを備える。
このような構成により、ＣＰＵが出力するリセット要求信号に基づいて動作するリセット装置によって、保護情報格納部に格納されたメモリ保護情報を無効化することができる。プログラムの切り替え時の保護情報格納部の更新に先立ってリセット装置を動作させることとすれば、保護情報格納部の書換えもれによって、過去のメモリ保護情報が残存することを防止し、メモリアクセス制御の信頼性を向上させることができる。
また、本発明の第２の態様にかかるマイクロコンピュータは、複数のプログラムを切り替えて実行するＣＰＵと、前記ＣＰＵで実行されるプログラムによるメモリ空間へのアクセス許可又は禁止の状態を指定するメモリ保護情報を格納する複数の保護情報格納部と、前記メモリ保護情報に基づいて、前記ＣＰＵによるメモリアクセス要求を許可するか否かを判定するメモリアクセス制御部と、前記ＣＰＵで実行するプログラムの切り替えに応じて、前記複数の設定格納部に保持された過去のメモリ保護情報を無効化する無効化手段と、前記無効化手段による無効化後に、前記ＣＰＵにおいて新たに実行されるプログラムに対応するメモリ保護情報によって、前記複数の保護情報格納部を更新する更新手段とを備える。
このように、ＣＰＵで新たに実行されるプログラムに応じてメモリ保護情報を更新する処理に先立って、過去のメモリ保護情報を無効化することにより、保護情報格納部の書換えもれによって、過去のメモリ保護情報が残存することを防止し、メモリアクセス制御の信頼性を向上させることができる。
また、本発明の第３の態様は、マイクロコンピュータのメモリアクセス制御方法であって、前記マイクロコンピュータは、ＣＰＵと、前記ＣＰＵで実行されるプログラムによるメモリ空間へのアクセス許可又は禁止の状態を指定するメモリ保護情報を格納する複数の保護情報格納部と、前記メモリ保護情報に基づいて、前記ＣＰＵによるメモリアクセス要求を許可するか否かを判定するメモリアクセス制御部とを備える。本態様の制御方法は、前記ＣＰＵで実行するプログラムの切り替えに応じて、前記複数の保護情報格納部に保持された過去のメモリ保護情報を無効化し、前記メモリ保護情報の無効化後に、前記ＣＰＵにおいて新たに実行されるプログラムに対応するメモリ保護情報によって前記複数の保護情報格納部を更新するものである。
このように、ＣＰＵで新たに実行されるプログラムに応じてメモリ保護情報を更新する処理に先立って、過去のメモリ保護情報を無効化することにより、保護情報格納部の書換えもれによって、過去のメモリ保護情報が残存することを防止し、メモリアクセス制御の信頼性を向上させることができる。
本発明により、メモリアクセス制御の信頼性を向上させることが可能なコンピュータ、及びメモリアクセスの制御方法を提供できる。
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。
発明の実施の形態１．
本実施の形態にかかるマイクロコンピュータ１の構成を図１に示す。図１において、ＣＰＵ（Central Processing Unit）１０は、メモリ１５から命令を読み出し、読み出した命令をデコードし、命令に応じた処理、例えば、算術演算及び論理演算等の演算処理や、メモリ１５に対するリードアクセス及びライトアクセスを実行する。
保護設定レジスタ群１１は、メモリ１５の保護設定を格納する保護設定格納部である。保護設定レジスタ群１１は、ｎ個の保護設定レジスタ１１１〜１１ｎを有する。本実施の形態では、１つの保護設定レジスタによって１つのアクセス許可領域を指定するものとする。具体的に述べると、保護設定レジスタ１１１〜１１ｎはそれぞれ、アクセスを許可する領域を指定するための領域指定部と、各保護設定レジスタによる設定内容の有効又は無効を示す有効ビットを格納する有効ビット格納部とを有している。例えば、保護設定レジスタ１１１は、領域指定部１１１Ａ、及び有効ビット格納部１１１Ｂを有する。なお、領域指定部１１１Ａ〜１１ｎＡによる許可領域の指定は、アクセスを許可する領域のベースアドレス及びアクセス許可領域のサイズを指定することによって行っても良いし、アクセスを許可する領域の下限アドレスと上限アドレスを指定することによって行っても良い。また、有効ビット格納部１１１Ｂ〜１１ｎＢはそれぞれ、１ビットの格納領域とし、例えば格納値"０"のとき無効状態を示し、格納値"１"のとき有効状態を示すものとすればよい。保護設定レジスタ群１１の書換えは、ＣＰＵ１０が出力する書込み要求に基づいて行われる。
メモリアクセス制御装置１２は、ＣＰＵ１０が生成するメモリ１５に対するメモリアクセス要求を入力する。ＣＰＵ１０が生成するメモリアクセス要求には、リード／ライト種別、アクセス先を指定するためのメモリアドレス、さらにライトアクセスの場合には書込みデータが含まれる。アクセス先を指定するメモリアドレスは、例えば、ベースアドレスと、転送を要求するデータサイズによって指定される。
メモリアクセス要求を受信したメモリアクセス制御装置１２は、ＣＰＵ１０がアクセスを要求するメモリアドレスと保護設定レジスタ群１１が備える各保護設定レジスタ１１１〜１１ｎの設定内容とを比較することによって、メモリアクセス要求を許可する否かを決定する。具体的には、ＣＰＵ１０がアクセスを要求するメモリアドレスが、保護設定レジスタ１１１〜１１ｎのうち有効ビットが有効状態に設定された保護設定レジスタによって規定されたアクセス許可領域に含まれる場合に、メモリアクセス制御装置１２はメモリアクセスを許可する。一方、ＣＰＵ１０がアクセスを要求するメモリアドレスが許可領域に含まれない場合には、メモリアクセス制御装置１２はメモリアクセスを許可せず、不正メモリアクセスの発生を示す違反検出信号をＣＰＵ１０に対して出力する。なお、図面が複雑となるため、図１では、保護設定レジスタ１１１〜１１ｎの各々とメモリアクセス制御装置１２との接続関係の記載を省略し、これらの接続関係を保護設定レジスタ群１１とメモリアクセス制御装置１２との接続線によって示している。
メモリコントローラ１３は、メモリアクセス制御装置１２によって許可されたメモリアクセス要求を入力し、メモリアクセス要求によって指定されたアドレスに対応するメモリ１５にアクセスする。リードアクセスであればメモリ１５から読み出したデータをＣＰＵ１０に転送し、ライトアクセスであればメモリ１５に対するデータ書込みを行う。
メモリ１５は、メモリバス１４を介してメモリコントローラ１３と接続されている。メモリ１５は、ＣＰＵ１０に読み出されて実行されるシステムプログラムやアプリケーションプログラムの格納領域、及びシステムプログラムやアプリケーションプログラムによって使用されるデータの格納領域として使用される。つまり、メモリ１５は、ＲＡＭ、ＲＯＭ、フラッシュメモリ等の組合せである。また、メモリバス１４は、アドレスバス及びデータバスの総称である。
リセット装置１６は、ＣＰＵ１０が出力するリセット要求信号に応じて、ｎ個の保護設定レジスタ１１１〜１１ｎの有効ビット格納部１１１Ｂ〜１１ｎＢを無効状態に設定する。本実施の形態では、有効ビット格納部１１１Ｂ〜１１ｎＢを有効状態に設定することによってメモリアクセスが許可されるため、有効ビット格納部１１１Ｂ〜１１ｎＢを無効状態に設定することは、メモリ１５の全ての領域に対するアクセスが禁止された状態を意味する。
ＣＰＵ１０で実行されるプログラムを切り替える処理は、システムプログラムによって行われる。例えば、アプリケーションプログラムＡからアプリケーションプログラムＢに切り替える際には、切り替え処理を担うシステムプログラムが起床され、システムプログラムをＣＰＵ１０で実行することにより、新たに実行されるプログラムＢに応じて保護設定レジスタ群１１の設定内容が更新される。
保護設定レジスタ群１１の設定内容の更新の具体例を、図２及び図３を用いて説明する。図２は、メモリ１５がＲＯＭ及びＲＡＭである場合のメモリマップの具体例を示している。図２（ａ）はＲＯＭのメモリマップ例を示しており、０００００〜００ＦＦＦ番地にシステムプログラムが格納され、０１０００〜０１ＦＦＦ番地にアプリケーションプログラムＡが格納され、０２０００〜０２ＦＦＦ番地にアプリケーションプログラムＢが格納されているものとする。また、図２（ｂ）はＲＡＭのメモリマップ例を示しており、１００００〜１０ＦＦＦ番地がシステムプログラムのワーク領域として使用され、１２０００〜１２０ＦＦ番地及び１４０００〜１４１ＦＦ番地がアプリケーションプログラムＡのワーク領域として使用され、１３０００〜１３０ＦＦ番地がアプリケーションプログラムＢのワーク領域として使用されるものとする。
アプリケーションプログラムＡに対応する保護設定レジスタ群１１の設定内容を図３（ａ）に示す。図３（ａ）では、保護設定レジスタ１１１がＲＯＭのアプリケーションプログラムＡの格納領域へのアクセス許可を規定し、保護設定レジスタ１１２及び保護設定レジスタ１１３がＲＡＭのワーク領域へのアクセス許可を規定している。一方、アプリケーションプログラムＢに対応する保護設定レジスタ群１１の設定内容を図３（ｂ）に示す。図３（ｂ）では、保護設定レジスタ１１１がＲＯＭのアプリケーションプログラムＢの格納領域へのアクセス許可を規定し、保護設定レジスタ１１２がＲＡＭのワーク領域へのアクセス許可を規定している。
アプリケーションプログラムＡからアプリケーションプログラムＢに実行プログラムを切り替える際には、保護設定レジスタ１１３の有効ビット格納部１１３Ｂを、無効状態を示す値"０"に書換える必要がある。このとき、マイクロコンピュータ１では、リセット装置１６によって保護設定レジスタ群１１の設定内容を一括して無効化した後に、新たに実行するアプリケーションプログラムＢに対するメモリ保護情報、つまりアクセス許可領域の設定を書込むように動作する。以下では、マイクロコンピュータ１が行うメモリ保護情報の更新処理を図４のフローチャートを用いて詳細に説明する。
ステップＳ１０１では、システムプログラムによって、新たに実行されるプログラムに関するプログラム情報が取得される。ここでプログラム情報とは、ＣＰＵ１０で実行されるプログラムに使用を許可するメモリ領域を指定する情報である。ステップＳ１０２では、ＣＰＵ１０から送信されたリセット要求信号を受信したリセット装置１６が、有効ビットリセット信号を保護設定レジスタ１１１〜１１ｎに送信し、有効ビット格納部１１１Ｂ〜１１ｎＢを一括して無効状態にリセットする。
ステップＳ１０３〜Ｓ１０７では、システムプログラムによって、新たに実行されるプログラムに合わせたメモリ保護設定が行われる。なお、ここでは、メモリ１５対するメモリ空間がｎ個の領域に分割され、各領域に対するアクセス許可を設定するものとして説明する。具体的には、ステップＳ１０３では、変数Ｋの値を１に設定する。ステップＳ１０４では、ステップＳ１０１で取得した新たな実行プログラムに関する保護情報を参照し、Ｋ番目の領域Ｋに対するアクセスを許可するか否かを判定する。領域Ｋがメモリアクセスを許可する領域である場合は、保護設定レジスタ１１１〜１１ｎのいずれかに、領域Ｋを保護領域として設定し、設定した保護設定レジスタの有効ビットを有効状態にセットする（ステップＳ１０５）。
ステップＳ１０６では変数Ｋの値をインクリメントし、変数Ｋの値がｎより小さい場合は、ステップＳ１０４に戻ってＳ１０４以降の処理を繰り返す（ステップＳ１０７）。一方、ｎ個の領域全てに対する処理した場合は、メモリ保護情報の更新処理を終了する。
上述したように、従来のマイクロコンピュータは、実行するプログラムの切り替え時に保護設定レジスタを順次書換えていく。このため、保護設定レジスタの書換え漏れを生じ易いという問題がある。例えば、メモリアクセスを許可する領域をメモリ保護設定レジスタに設定する場合において、以前のプログラムに対する設定が、プログラムの切り替え後に残存していると、アクセスを許可すべきでないメモリ領域へのアクセスが可能となり、不正なメモリアクセスを検出できない状況を招く。また、メモリアクセスを禁止する領域をメモリ保護設定レジスタに設定する場合において、以前のプログラムに対する設定が、プログラムの切り替え後に残存していると、アクセス可能であるべきメモリ領域にアクセスできないことにより、アプリケーションプログラムの実行に不具合をもたらす可能性がある。
これに対して、本実施の形態にかかるマイクロコンピュータ１は、保護設定レジスタ群１１によって規定される過去の実行プログラムのメモリ保護情報を全て無効とした後、新たな実行プログラムに対するメモリ保護情報の設定を行うこととしている。これにより、以前のプログラムに対するメモリ保護情報がプログラムの切り替え後に残存することを防止し、メモリ保護の信頼性を向上させることができる。
発明の実施の形態２．
本実施の形態にかかるマイクロコンピュータ２の構成を図５に示す。マイクロコンピュータ２は、特権ビット格納部２１及び書込み禁止装置２２を備える点が、発明の実施の形態１にかかるマイクロコンピュータ１と相違している。
特権ビット格納部２１は、リセット装置１６の起動及び保護設定レジスタ群１１の更新が可能であるか否かを示す特権ビットを格納する。例えば、特権ビットを１ビットデータとし、リセット装置１６の起動及び保護設定レジスタ群１１の更新が可能な特権モードを値"１"とし、逆に、リセット装置１６の起動及び保護設定レジスタ群１１の更新が不可能な非特権モードを値"０"とすればよい。特権ビット格納部２１の値は、ＣＰＵ２０において実行されるシステムプログラムによって書換え可能であり、アプリケーションプログラムによる書換えは不可能とする。
書込み禁止装置２２は、リセット装置１６に対するリセット要求及び保護設定レジスタ群１１に対する書込み要求をＣＰＵ２０から入力し、特権ビット格納部２１に格納された値が特権モードを示す場合に限り、リセット要求及び書込み要求をリセット装置１６又は保護設定レジスタ群１１に転送する。
なお、ＣＰＵ２０は、特権ビット格納部２１の書換えを行うことを除いて、発明の実施の形態１のＣＰＵ１０と同様である。
特権ビット格納部２１、書込み禁止装置２２及びＣＰＵ２０を除く他の構成要素は、発明の実施の形態１のマイクロコンピュータ１が有する構成要素と同一であるため、詳細な説明を省略する。
次に、マイクロコンピュータ２が行うメモリ保護情報の更新処理を図６のフローチャートを用いて説明する。なお、図６において、図４のフローチャートと同様のステップについては、図４と同一の符号を付している。
ステップＳ２０１では、システムプログラムの命令によって特権ビット格納部２１の特権ビットを更新し、特権モードに遷移する。ステップＳ２０２では、システムプログラムの命令に応じて、ＣＰＵ２０からリセット装置１６に対して有効ビット格納部１１１Ｂ〜１１ｎＢのリセット要求が出力される。ステップＳ２０２では、書込み禁止装置２２が特権ビット格納部２１を参照し、特権モードを示す値（ここでは値"１"とする）が設定されている場合に限り、リセット装置１６に対してリセット要求を転送する（ステップＳ２０３）。書込み禁止装置２２からリセット要求を受信したリセット装置１６は、有効ビットリセット信号を保護設定レジスタ１１１〜１１ｎに送信し、有効ビット格納部１１１Ｂ〜１１ｎＢを一括して無効状態にリセットする（ステップＳ１０２）。
続く、ステップＳ１０３〜Ｓ１０７までの保護設定レジスタ群１１の書換え処理では、ステップＳ２０４が本実施の形態に特有の処理である。ステップＳ２０４では、書込み禁止装置２２が特権ビット格納部２１を参照し、特権モードを示す値（ここでは値"１"とする）が設定されている場合に限り、ＣＰＵ２０から入力した書込み要求を保護設定レジスタ群１１に転送する。最後のステップＳ２０５では、非特権モードを示す状態に特権ビット格納部２２を書換えることによって、非特権モードに遷移する。
発明の実施の形態１にかかるマイクロコンピュータ１は、保護設定レジスタ群１１に対する書込み要求を拒絶する条件が考慮されていないため、アプリケーションプログラムによって生成された書込み要求によって保護設定レジスタ群１１が書換えられる可能性がある。これに対して、本実施の形態のマイクロコンピュータ２では、特権モードに遷移していない状態で発行された書込み要求は書込み禁止装置２２によって拒絶され、かつ、特権モードのへの遷移はシステムプログラムによって特権ビット格納部２１を書換えることによって行われる。このため、非特権モードで動作するアプリケーションプログラムによる書込み要求では、保護設定レジスタ群１１の書換えは発生しない。これにより、悪意のあるアプリケーションプログラムによるメモリ保護設定の変更を防止することができる。
発明の実施の形態３．
本実施の形態にかかるマイクロコンピュータ３の構成を図７に示す。マイクロコンピュータ３は、書込み禁止ビット格納部３１及び書込み禁止装置３２を備える点が、発明の実施の形態２にかかるマイクロコンピュータ２と相違している。
書込み禁止ビット格納部３１は、保護設定レジスタ群１１に対する書込みが可能であるか否かを示す書込み禁止ビットを格納する。例えば、書込み禁止ビットを１ビットデータとし、保護設定レジスタ群１１に対する書込みが禁止された禁止状態を値"１"とし、逆に、保護設定レジスタ群１１に対する書込みが可能な許可状態を値"０"とすればよい。後述するように、保護設定レジスタ群１１に対する書込みを禁止する状態の設定は、ＣＰＵ２０において実行されるシステムプログラムによって行われる。また、保護設定レジスタ群１１に対する書込みを許可する状態の設定は、リセット装置３６によって行われる。
書込み禁止装置３２は、保護設定レジスタ群１１に対する書込み要求書込み禁止装置２２から入力し、書込み禁止ビット格納部３１に格納された値が書込み許可を示す場合に限り、書込み要求をリセット装置１６又は保護設定レジスタ群１１に転送する。
なお、ＣＰＵ３０は、書込み禁止ビット格納部３１の書換えを行うことを除いて、発明の実施の形態２のＣＰＵ２０と同様である。また、リセット装置３６は、書込み禁止ビット格納部３１の書換えを行うことを除いて、発明の実施の形態１のリセット装置１６と同様である。
書込み禁止ビット格納部３１、書込み禁止装置３２、ＣＰＵ３０及びリセット装置３６を除く他の構成要素は、上述したマイクロコンピュータ１又は２が有する構成要素と同一であるため、詳細な説明を省略する。
次に、マイクロコンピュータ３が行うメモリ保護情報の更新処理を図８のフローチャートを用いて説明する。なお、図８において、図４又は図６のフローチャートと同様のステップについては、図４又は図６と同一の符号を付している。
ステップＳ３０１では、システムプログラムの命令によって、書込み禁止ビット格納部３１が書込み禁止状態を示す値（ここでは値"１"とする）に設定される。ステップＳ３０２では、リセット装置３６によって有効ビット格納部１１１Ｂ〜１１ｎＢが一括して無効状態にリセットされたことに合わせて、書込み禁止ビット格納部３１の値が書込み許可を示す値（ここでは値"０"とする）にリセットされる（ステップＳ１０２及びＳ３０２）。なお、書込み禁止ビット格納部３１のリセットは、有効ビット格納部１１１Ｂ〜１１ｎＢをリセットするための有効ビットリセット信号を書込み禁ビット格納部３１に入力することによって行えば良い。
続く、ステップＳ１０３〜Ｓ１０７までの保護設定レジスタ群１１の書換え処理では、ステップＳ３０３が本実施の形態に特有の処理である。ステップＳ３０３では、書込み禁止装置３２が書込み禁止ビット格納部３１を参照し、保護設定レジスタ群１１に対する書込みが可能な許可状態である場合に限り、書込み禁止装置２２から入力した書込み要求を保護設定レジスタ群１１に転送する。
発明の実施の形態１又は２にかかるマイクロコンピュータ１及び２は、リセット装置１６によって有効ビット格納部１１１Ｂ〜１１ｎＢが全て無効状態とされたことを、保護設定レジスタ群１１に対する書込みを許可する条件としていない。このため、プログラム切り替え時の保護設定レジスタ群１１の更新において、無効状態とすべき保護設定レジスタに対する設定漏れが発生する可能性がある。
これに対して、マイクロコンピュータ３では、書込み禁止ビット格納部３１に格納された値が書込み禁止を示している状態で、保護設定レジスタ群１１に対する書込み要求が発行された場合、当該書込み要求は書込み禁止装置３２によって拒絶される。さらに、マイクロコンピュータ３において、書込み禁止ビット格納部３１の値が書込み許可状態となる条件は、リセット装置３６によって有効ビット格納部１１１Ｂ〜１１ｎＢを全て無効状態とするリセット動作が行われていることである。このため、マイクロコンピュータ３では、有効ビット格納部１１１Ｂ〜１１ｎＢを全て無効状態とされていない状態において、保護設定レジスタ群１１の書換えが行われることがなく、無効状態とすべき保護設定レジスタに対する設定漏れが発生することを防止できる。
発明の実施の形態４．
本実施の形態にかかるマイクロコンピュータ４の構成を図４に示す。マイクロコンピュータ４は、有効ビット格納部１１１Ｂ〜１１ｎＢだけでなく、領域指定部１１１Ａ〜１１ｎＡを含む保護設定レジスタ１１１〜１１ｎ全体を、リセット装置４６によるリセット対象とすることが特徴である。領域指定部１１１Ａ〜１１ｎＡのリセットは、予め定められた無効値に設定することによって行えば良い。無効値は、メモリ空間のどの領域とも対応しない値を選択すれば良く、例えば、領域指定部１１１Ａ〜１１ｎＡをオールゼロ又はオール１に設定すれば良い。また、領域指定部１１１Ａ〜１１ｎＡがアクセス許可領域のサイズ情報を含む場合は、アクセス許可領域のサイズをゼロに設定しても良い。
なお、リセット装置４６を除く他の構成要素は、上述したマイクロコンピュータ３が有する構成要素と同一であるため、詳細な説明を省略する。
上述したマイクロコンピュータ１乃至３は、リセット装置によるリセット範囲を有効ビット格納部１１１Ｂ〜１１ｎＢのみとしている。このため、ＣＰＵ１０乃至３０から出力される書込み要求に基づいて有効ビット格納部１１１Ｂ〜１１ｎＢが有効状態に更新されたにも関わらず、対応する領域指定部１１１Ａ〜１１ｎＡの値が設定されなかった場合に、誤ったメモリ保護情報が有効となる可能性がある。
これに対して、マイクロコンピュータ４では、有効ビット格納部１１１Ｂ〜１１ｎＢだけでなく、領域指定部１１１Ａ〜１１ｎＡを含む保護設定レジスタ１１１〜１１ｎ全体を、リセット装置４６によるリセット対象としている。このため、仮に、領域指定部１１１Ａ〜１１ｎＡが更新されずに有効ビット格納部１１１Ｂ〜１１ｎＢが有効とされる状況が発生しても、この場合の領域指定部１１１Ａ〜１１ｎＡの値は無効な値である。従って、不正なメモリアクセスが許可されることを防止することができる。
その他の実施の形態．
上述した発明の実施の形態１乃至４において、リセット装置１６、３６及び４６が行う処理は、ＣＰＵ１０、２０又は３０と、ＣＰＵ１０、２０又は３０で実行されるプログラムとによって実現することも可能である。具体的には、実行プログラムの切り替え処理における保護設定レジスタ１１１〜１１ｎの書換えを行う前に、ＣＰＵ１０に保護設定レジスタ１１１〜１１ｎを無効化する処理をさせるためのプログラムを実行すればよい。
しかしながら、マイクロコンピュータ１のように、ＣＰＵ１０と独立したリセット装置１６を設け、ＣＰＵ１０が出力するリセット要求信号に応じてリセット装置１６が保護設定レジスタ群１１を無効状態に設定する構成が望ましい。このような構成によって、少ない命令の実行、具合的にはリセット要求信号を送信するための１つの命令を実行することで、誤ったメモリ保護設定を排除することができる。
また、上述した発明の実施の形態１乃至４では、ＣＰＵ１０で実行されるプログラムによるメモリアクセスを許可する領域を保護設定レジスタ１１１〜１１ｎに設定することとした。しかしながら、保護設定レジスタ１１１〜１１ｎには、アクセスを禁止する領域を設定してもよいし、許可領域及び禁止領域を設定してもよい。
また、上述した発明の実施の形態１乃至４では、保護設定レジスタ１１１〜１１ｎの設定内容が有効であるか否かを有効ビット格納部１１１Ｂ〜１１ｎＢによって示す構成を説明した。しかしながら、保護設定レジスタ１１１〜１１ｎの設定内容が有効であるか否かを定めるための構成は、当該構成に限定されない。例えば、非特許文献２に記載されているように、ライトアクセスの許可／不許可、リードアクセスの許可／不許可、実行の許可／不許可を示す識別子によって、保護設定レジスタ１１１〜１１ｎの設定内容が有効であるか否かを定めても良い。この場合は、ライトアクセス、リードアクセス及び実行を共に不許可に設定することが、保護設定レジスタ１１１〜１１ｎの設定内容を無効状態に設定することに相当する。
また、上述した発明の実施の形態１乃至４では、保護設定レジスタ１１１〜１１ｎのそれぞれが、領域指定部１１１Ａ〜１１ｎＡ、及び有効ビット格納部１１１Ｂ〜１１ｎＢを備えることとした。しかしながら、メモリ保護情報を格納する領域と、当該保持後情報の有効性を規定する情報を格納する領域とは、物理的に独立した記憶装置に格納しても良い。
また、上述した発明の実施の形態１乃至４において、リセット装置１６、３６又は４６の制御対象である保護設定レジスタ１１１〜１１ｎによってアクセス制御を行うメモリ空間は、メモリ１５の全てに対応するメモリ空間に限られない。例えば、システムプログラムの格納領域など、アプリケーションプログラムによるアクセスを一律に禁止する領域をメモリ１５に規定する場合には、このような一律に禁止される領域を除外した領域を、保護設定レジスタ１１１〜１１ｎによるアクセス制御の対象とすれば良い。
また、上述した発明の実施の形態１乃至４において、メモリ１５は、マイクロコンピュータ１乃至４の外部に設けられていても良い。また、メモリアクセス制御装置１２にメモリコントローラ１３を介してメモリ１５が接続された構成は一例である。例えば、ＤＭＡ転送を行う場合には、メモリアクセス制御装置１２とメモリ１６は、ＤＭＡ転送を制御するＤＭＡコントローラを介して接続されても良い。
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
発明の実施の形態１にかかるマイクロコンピュータの構成図である。 メモリマップの具体例を示す図である。 保護設定レジスタ群の設定例を示す図である。 発明の実施の形態１にかかるマイクロコンピュータが行うメモリ保護情報の更新処理を示すフローチャートである。 発明の実施の形態２にかかるマイクロコンピュータの構成図である。 発明の実施の形態２にかかるマイクロコンピュータが行うメモリ保護情報の更新処理を示すフローチャートである。 発明の実施の形態３にかかるマイクロコンピュータの構成図である。 発明の実施の形態３にかかるマイクロコンピュータが行うメモリ保護情報の更新処理を示すフローチャートである。 発明の実施の形態４にかかるマイクロコンピュータの構成図である。
符号の説明
１、２、３、４ マイクロコンピュータ
１０、２０、３０ ＣＰＵ（Central Processing Unit）
１１ 保護設定レジスタ群
１１１〜１１ｎ 保護設定レジスタ
１１１Ａ〜１１ｎＡ 領域指定部
１１１Ｂ〜１１ｎＢ 有効ビット格納部
１２ メモリアクセス制御装置
１３ メモリコントローラ
１４ メモリバス
１５ メモリ
１６、３６、４６ リセット装置
２１ 特権ビット格納部
２２ 書込み禁止装置
３１ 書込み禁止ビット格納部
３２ 書込み禁止装置

Claims (17)

  1. ＣＰＵと、
    前記ＣＰＵで実行されるプログラムによるメモリ空間へのアクセス許可又は禁止の状態を指定するメモリ保護情報を格納する保護情報格納部と、
    前記メモリ保護情報に基づいて、前記ＣＰＵによるメモリアクセス要求を許可するか否かを判定するメモリアクセス制御装置と、
    前記ＣＰＵが出力するリセット要求信号に基づいて、前記保護情報格納部に格納されたメモリ保護情報を無効化するリセット装置と、
    を備えるマイクロコンピュータ。
  2. 前記メモリ保護情報を無効化する権限の有無を示す第１の識別情報を格納する第１の格納部と、
    前記第１の格納部に格納された前記第１の識別情報に基づいて、前記リセット装置の動作可否を判定する第１の判定部とを備える請求項１に記載のマイクロコンピュータ。
  3. 前記保護情報格納部の設定内容の無効化が行われたことを示す第２の識別情報を格納する第２の格納部と、
    前記第２の格納部に格納された前記第２の識別情報に基づいて、前記保護情報格納部への書込み可否を判定する第２の判定部とを備える請求項１又は２に記載のマイクロコンピュータ。
  4. 前記保護情報格納部は、保護対象とするメモリ空間を指定する領域指定部と、前記領域指定部の設定内容が有効であるか否かを示す第３の識別情報を格納する第３の格納部とを備え、
    前記リセット装置は、前記第３の格納部に格納された第３の識別情報を更新することによって、前記保護情報格納部に格納されたメモリ保護情報を無効化する請求項１に記載のマイクロコンピュータ。
  5. 前記保護情報格納部は、保護対象とするメモリ空間を指定する領域指定部と、前記領域指定部の設定内容が有効であるか否かを示す第３の識別情報を格納する第３の格納部とを備え、
    前記リセット装置は、前記領域指定部の設定内容を消去し、前記第３の格納部に格納された第３の識別情報を更新することによって、前記保護情報格納部に格納されたメモリ保護情報を無効化する請求項１に記載のマイクロコンピュータ。
  6. 複数のプログラムを切り替えて実行するＣＰＵと、
    前記ＣＰＵで実行されるプログラムによるメモリ空間へのアクセス許可又は禁止の状態を指定するメモリ保護情報を格納する複数の保護情報格納部と、
    前記メモリ保護情報に基づいて、前記ＣＰＵによるメモリアクセス要求を許可するか否かを判定するメモリアクセス制御部と、
    前記ＣＰＵで実行するプログラムの切り替えに応じて、前記複数の保護情報格納部に保持された過去の実行プログラム対するメモリ保護情報を無効化する無効化手段と、
    前記無効化手段による無効化後に、前記ＣＰＵにおいて新たに実行されるプログラムに対応するメモリ保護情報によって、前記複数の保護情報格納部を更新する更新手段と、
    を備えるマイクロコンピュータ。
  7. 前記メモリ保護情報を無効化する権限の有無に基づいて、前記メモリ保護情報の無効化を許可するか否かを判定する第１の判定部を備える請求項６に記載のマイクロコンピュータ。
  8. 前記無効化手段による前記複数の保護情報格納部の設定内容の無効化が行われていない場合に、前記更新手段による前記複数の保護情報格納部の更新を禁止する第２の判定部とを備える請求項６又は７に記載のマイクロコンピュータ。
  9. 前記無効化手段は、前記ＣＰＵが出力するリセット要求信号に応じて前記複数の保護情報格納部に格納されたメモリ保護情報を無効化するリセット装置を備える請求項６に記載のマイクロコンピュータ。
  10. 前記複数の保護情報格納部の各々は、保護対象とするメモリ空間を指定する領域指定部と、前記領域指定部の設定内容が有効であるか否かを示す第３の識別情報を格納する第３の格納部とを備え、
    前記無効化手段は、前記第３の格納部に格納された第３の識別情報を更新することによって、前記保護情報格納部に格納されたメモリ保護情報を無効化する請求項６に記載のマイクロコンピュータ。
  11. 前記複数の保護情報格納部の各々は、保護対象とするメモリ空間を指定する領域指定部と、前記領域指定部の設定内容が有効であるか否かを示す第３の識別情報を格納する第３の格納部とを備え、
    前記無効化手段は、前記領域指定部の設定内容を消去し、前記第３の格納部に格納された第３の識別情報を更新することによって、前記保護情報格納部に格納されたメモリ保護情報を無効化する請求項６に記載のマイクロコンピュータ。
  12. マイクロコンピュータのメモリアクセス制御方法であって、
    前記マイクロコンピュータは、ＣＰＵと、前記ＣＰＵで実行されるプログラムによるメモリ空間へのアクセス許可又は禁止の状態を指定するメモリ保護情報を格納する複数の保護情報格納部と、前記メモリ保護情報に基づいて、前記ＣＰＵによるメモリアクセス要求を許可するか否かを判定するメモリアクセス制御部とを備え、
    前記ＣＰＵで実行するプログラムの切り替えに応じて、前記複数の保護情報格納部に保持された過去のメモリ保護情報を無効化し、
    前記メモリ保護情報の無効化後に、前記ＣＰＵにおいて新たに実行されるプログラムに対応するメモリ保護情報によって前記複数の保護情報格納部を更新する、方法。
  13. 前記マイクロコンピュータは、前記ＣＰＵが出力するリセット要求信号に応じて前記複数の保護情報格納部に格納されたメモリ保護情報を無効化するリセット装置をさらに備えており、
    前記メモリ保護情報の無効化は、前記リセット要求信号を前記リセット装置に送信することにより実行される請求項１２に記載の方法。
  14. 前記メモリ保護情報の無効化の前に、前記メモリ保護情報を無効化する権限の有無に基づいて、前記メモリ保護情報の無効化を許可するか否かを判定する請求項１２に記載の方法。
  15. 前記複数の保護情報格納部の更新の前に、前記メモリ保護情報の無効化が行われたか否かを判定し、前記メモリ保護情報の無効化が未完了の場合に、前記複数の保護情報格納部の更新を禁止する請求項１２に記載の方法。
  16. 前記複数の保護情報格納部の各々は、保護対象とするメモリ空間を指定する領域指定部と、前記領域指定部の設定内容が有効であるか否かを示す第３の識別情報を格納する第３の格納部とを備えており、
    前記メモリ保護情報の無効化は、前記第３の格納部に格納された第３の識別情報を更新することにより行われる請求項１２に記載の方法。
  17. 前記複数の保護情報格納部の各々は、保護対象とするメモリ空間を指定する領域指定部と、前記領域指定部の設定内容が有効であるか否かを示す第３の識別情報を格納する第３の格納部とを備え、
    前記メモリ保護情報の無効化は、前記領域指定部の設定内容を消去し、前記第３の格納部に格納された第３の識別情報を更新することにより行われる請求項１２に記載の方法。
JP2006116954A 2006-04-20 2006-04-20 マイクロコンピュータ及びメモリアクセスの制御方法 Active JP4818793B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006116954A JP4818793B2 (ja) 2006-04-20 2006-04-20 マイクロコンピュータ及びメモリアクセスの制御方法
US11/785,536 US8312238B2 (en) 2006-04-20 2007-04-18 Microcomputer and method for controlling memory access
US13/665,639 US9003148B2 (en) 2006-04-20 2012-10-31 Microcomputer and method for controlling memory access
US14/678,454 US9262341B2 (en) 2006-04-20 2015-04-03 Microcomputer and method for controlling memory access
US15/013,606 US9904631B2 (en) 2006-04-20 2016-02-02 Microcomputer and method for controlling memory access

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006116954A JP4818793B2 (ja) 2006-04-20 2006-04-20 マイクロコンピュータ及びメモリアクセスの制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011176745A Division JP2011222055A (ja) 2011-08-12 2011-08-12 マイクロコンピュータ及びメモリアクセスの制御方法

Publications (2)

Publication Number Publication Date
JP2007287103A true JP2007287103A (ja) 2007-11-01
JP4818793B2 JP4818793B2 (ja) 2011-11-16

Family

ID=38620818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006116954A Active JP4818793B2 (ja) 2006-04-20 2006-04-20 マイクロコンピュータ及びメモリアクセスの制御方法

Country Status (2)

Country Link
US (4) US8312238B2 (ja)
JP (1) JP4818793B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129394A (ja) * 2007-11-28 2009-06-11 Nec Electronics Corp 情報処理装置及びそのプログラム実行制御方法
JP2009140256A (ja) * 2007-12-06 2009-06-25 Nec Electronics Corp データ処理装置及びアドレス空間保護方法
JP2013225208A (ja) * 2012-04-20 2013-10-31 Toyota Motor Corp 情報処理装置、情報処理方法、及びプログラム
DE102013218646A1 (de) 2012-09-18 2014-03-20 Denso Corporation Verarbeitungsvorrichtung
JP2014059741A (ja) * 2012-09-18 2014-04-03 Denso Corp マイコン
JP2014174758A (ja) * 2013-03-08 2014-09-22 Denso Corp 処理装置
WO2015045507A1 (ja) * 2013-09-30 2015-04-02 日立オートモティブシステムズ株式会社 車両用制御装置
JP2017033149A (ja) * 2015-07-30 2017-02-09 株式会社東芝 情報処理装置、コントローラ、及び、情報処理装置の制御方法
JP2017058873A (ja) * 2015-09-15 2017-03-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2017204286A (ja) * 2017-06-28 2017-11-16 日立オートモティブシステムズ株式会社 車両用制御装置
JP2019145110A (ja) * 2019-02-25 2019-08-29 株式会社東芝 情報処理装置及び情報処理装置の制御方法
JP2022051127A (ja) * 2020-09-18 2022-03-31 株式会社東芝 情報処理装置および更新処理方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4818793B2 (ja) * 2006-04-20 2011-11-16 ルネサスエレクトロニクス株式会社 マイクロコンピュータ及びメモリアクセスの制御方法
US8051263B2 (en) * 2007-05-04 2011-11-01 Atmel Corporation Configurable memory protection
KR20080104591A (ko) * 2007-05-28 2008-12-03 삼성전자주식회사 메모리 보호 방법 및 장치
US8886957B2 (en) 2009-11-09 2014-11-11 3Dlabs Inc. Ltd. Systems, methods, software, and components using tamper-proof real-time clock
US8301856B2 (en) * 2010-02-16 2012-10-30 Arm Limited Restricting memory areas for an instruction read in dependence upon a hardware mode and a security flag
GB2503470B (en) 2012-06-27 2014-08-13 Nordic Semiconductor Asa Memory protection
DE102015210539A1 (de) * 2015-06-09 2016-12-15 Robert Bosch Gmbh Speicherschutzeinheit, Speicherverwaltungseinheit und Mikrocontroller
US11416421B2 (en) 2016-07-19 2022-08-16 Cypress Semiconductor Corporation Context-based protection system
US20190066632A1 (en) * 2017-08-28 2019-02-28 HKC Corporation Limited Method and system for protecting software data in display panel
KR20200021815A (ko) * 2018-08-21 2020-03-02 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US20230333756A1 (en) * 2019-01-14 2023-10-19 Pure Storage, Inc. Managing permissions for processing input/output (i/o) operations in a storage system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125638A (ja) * 1987-11-11 1989-05-18 Matsushita Electric Ind Co Ltd キャッシュメモリ装置
JPH0652054A (ja) * 1992-03-31 1994-02-25 Toshiba Corp 仮想記憶制御装置
JP2000339189A (ja) * 1999-05-28 2000-12-08 Nec Microcomputer Technology Ltd 不正なメモリアクセスを検出する方法、デバッグ装置および記録媒体
JP2003242030A (ja) * 2001-12-14 2003-08-29 Matsushita Electric Ind Co Ltd メモリ管理装置及びメモリ管理方法
JP2004355383A (ja) * 2003-05-29 2004-12-16 Toshiba Corp メモリ制御回路
JP2005182434A (ja) * 2003-12-19 2005-07-07 Internatl Business Mach Corp <Ibm> マイクロコンピュータ、メモリの保護方法及びデバッグ方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU542447B2 (en) * 1982-02-27 1985-02-21 Fujitsu Limited System for controlling key storage unit
JPH02155057A (ja) * 1988-12-06 1990-06-14 Mitsubishi Electric Corp データ処理装置
DE4115152C2 (de) * 1991-05-08 2003-04-24 Gao Ges Automation Org Kartenförmiger Datenträger mit einer datenschützenden Mikroprozessorschaltung
JP3461234B2 (ja) * 1996-01-22 2003-10-27 株式会社東芝 データ保護回路
GB9713094D0 (en) * 1997-06-21 1997-08-27 Philips Electronics Nv Optical disc drive
US5920690A (en) * 1997-08-11 1999-07-06 Motorola, Inc. Method and apparatus for providing access protection in an integrated circuit
US6026016A (en) * 1998-05-11 2000-02-15 Intel Corporation Methods and apparatus for hardware block locking in a nonvolatile memory
US6188602B1 (en) * 2000-01-25 2001-02-13 Dell Usa, L.P. Mechanism to commit data to a memory device with read-only access
JP2002342164A (ja) * 2001-05-22 2002-11-29 Hitachi Ltd 記憶装置及びデータ処理装置並びに記憶部制御方法
JP2004350007A (ja) * 2003-05-22 2004-12-09 Matsushita Electric Ind Co Ltd 暗号方式
JP4818793B2 (ja) * 2006-04-20 2011-11-16 ルネサスエレクトロニクス株式会社 マイクロコンピュータ及びメモリアクセスの制御方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125638A (ja) * 1987-11-11 1989-05-18 Matsushita Electric Ind Co Ltd キャッシュメモリ装置
JPH0652054A (ja) * 1992-03-31 1994-02-25 Toshiba Corp 仮想記憶制御装置
JP2000339189A (ja) * 1999-05-28 2000-12-08 Nec Microcomputer Technology Ltd 不正なメモリアクセスを検出する方法、デバッグ装置および記録媒体
JP2003242030A (ja) * 2001-12-14 2003-08-29 Matsushita Electric Ind Co Ltd メモリ管理装置及びメモリ管理方法
JP2004355383A (ja) * 2003-05-29 2004-12-16 Toshiba Corp メモリ制御回路
JP2005182434A (ja) * 2003-12-19 2005-07-07 Internatl Business Mach Corp <Ibm> マイクロコンピュータ、メモリの保護方法及びデバッグ方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129394A (ja) * 2007-11-28 2009-06-11 Nec Electronics Corp 情報処理装置及びそのプログラム実行制御方法
JP2009140256A (ja) * 2007-12-06 2009-06-25 Nec Electronics Corp データ処理装置及びアドレス空間保護方法
JP2013225208A (ja) * 2012-04-20 2013-10-31 Toyota Motor Corp 情報処理装置、情報処理方法、及びプログラム
DE102013218646B4 (de) 2012-09-18 2023-01-19 Denso Corporation Verarbeitungsvorrichtung
DE102013218646A1 (de) 2012-09-18 2014-03-20 Denso Corporation Verarbeitungsvorrichtung
JP2014059741A (ja) * 2012-09-18 2014-04-03 Denso Corp マイコン
JP2014174758A (ja) * 2013-03-08 2014-09-22 Denso Corp 処理装置
WO2015045507A1 (ja) * 2013-09-30 2015-04-02 日立オートモティブシステムズ株式会社 車両用制御装置
JP2015067107A (ja) * 2013-09-30 2015-04-13 日立オートモティブシステムズ株式会社 車両用制御装置
JP2017033149A (ja) * 2015-07-30 2017-02-09 株式会社東芝 情報処理装置、コントローラ、及び、情報処理装置の制御方法
JP2017058873A (ja) * 2015-09-15 2017-03-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2017204286A (ja) * 2017-06-28 2017-11-16 日立オートモティブシステムズ株式会社 車両用制御装置
JP2019145110A (ja) * 2019-02-25 2019-08-29 株式会社東芝 情報処理装置及び情報処理装置の制御方法
JP2022051127A (ja) * 2020-09-18 2022-03-31 株式会社東芝 情報処理装置および更新処理方法
JP7330157B2 (ja) 2020-09-18 2023-08-21 株式会社東芝 情報処理装置および更新処理方法

Also Published As

Publication number Publication date
US20160147673A1 (en) 2016-05-26
US9003148B2 (en) 2015-04-07
US8312238B2 (en) 2012-11-13
JP4818793B2 (ja) 2011-11-16
US9904631B2 (en) 2018-02-27
US9262341B2 (en) 2016-02-16
US20070250675A1 (en) 2007-10-25
US20130132694A1 (en) 2013-05-23
US20150212950A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
JP4818793B2 (ja) マイクロコンピュータ及びメモリアクセスの制御方法
JP6306578B2 (ja) メモリ保護装置及び保護方法
JP4939387B2 (ja) データ処理装置及びアドレス空間保護方法
JP4872001B2 (ja) メモリ・アクセス安全性管理
JP5581403B2 (ja) メモリのセキュア領域および非セキュア領域へのセキュアモードページテーブルデータの格納
JP4939382B2 (ja) 情報処理装置及びそのプログラム実行制御方法
US8234476B2 (en) Information processing apparatus and method of updating stack pointer
JP2017505492A (ja) 目標メモリ・アドレスに対応するメモリ属性ユニットの領域を特定するための領域特定演算
KR20130036189A (ko) 하드웨어 모드와 보안 플래그에 의존하여 판독된 명령어에 대한 메모리 영역의 제한
JP4945053B2 (ja) 半導体装置、バスインターフェース装置、およびコンピュータシステム
JP2021507361A (ja) 間接アクセスメモリコントローラ用のメモリ保護装置
JP2011222055A (ja) マイクロコンピュータ及びメモリアクセスの制御方法
JP2007310834A (ja) データ保護方法、情報処理装置及びオペレーティングシステム
JP2011150457A (ja) 情報処理装置およびメモリアクセス制御方法
US11150887B2 (en) Secure code patching
JP5324676B2 (ja) プロセッサ、バスインターフェース装置、およびコンピュータシステム
JP5380392B2 (ja) 半導体装置、バスインターフェース装置、およびコンピュータシステム
CN116635855A (zh) 基于执行上下文管理可执行代码对数据内存的访问的装置和方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4818793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350