JP7330157B2 - 情報処理装置および更新処理方法 - Google Patents
情報処理装置および更新処理方法 Download PDFInfo
- Publication number
- JP7330157B2 JP7330157B2 JP2020157428A JP2020157428A JP7330157B2 JP 7330157 B2 JP7330157 B2 JP 7330157B2 JP 2020157428 A JP2020157428 A JP 2020157428A JP 2020157428 A JP2020157428 A JP 2020157428A JP 7330157 B2 JP7330157 B2 JP 7330157B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- update
- storage unit
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Description
図1は、第1の実施形態にかかる情報処理装置が適用されたマイクロコンピュータのハードウェア構成の一例を示す模式的な図である。
設定部36は、データが更新された後に、書き込み保護レジスタ15を再度更新不可状態に設定する。
次に、マイクロコンピュータ1の動作について、図4~図6のフローチャートを用いて説明する。
図4は、第1の実施形態にかかる通常モードから特権モードに遷移する処理を示すフローチャートである。
図5は、図4のS3に対応する特権モードにおける処理を示すフローチャートである。
まず、特権モードに遷移すると、解除部34は、特権ゲート14を介して、書き込み保護レジスタ15の更新不可状態を解除する(S11)。具体的に、解除部34は、特権モードであり、書き込み保護レジスタ15の更新命令を示す信号を特権ゲート14に出力する。これにより、書き込み保護レジスタ15のフラグ情報を、更新可能状態を示す値に設定することで更新不可状態を解除する。
図6は、図5のS12に対応するデータ更新処理を示すフローチャートである。まず、更新部35は、バンクaおよびバンクbのそれぞれのハッシュ値を公知の手法により検査する(S31)。更新部35は、両方のハッシュ値が正しい場合(S32:Yes)、S33へ進む。
第2の実施形態では、更新可能なユーザを管理する機能をさらに有する。以下では、第1の実施形態と異なる部分を中心に説明する。
マイクロコンピュータ100は、さらにセキュアROM20を有する。セキュアROM20は、書き換え不可能な不揮発性メモリであり、ユーザID等の機密情報を記憶する。このセキュアROM20は、ユーザID(例えば、ID1、ID2)と共通鍵(例えば、Key1、Key2)を有する。
図10は、第2の実施形態にかかる特権モードにおける処理の動作を示すフローチャートである。
図10に示すように、図4に示した処理を実行する前に更新認証処理をする(S51)。そして、更新権限認証処理が正常終了した場合(S52:Yes)、図4に示した処理を開始する(S11~S13)。一方、更新権限認証処理が正常終了ではない場合(S52:No)、データ更新処理(S12)等を実行することなく処理を終了する。これにより、マイクロコンピュータ100は、更新権限を有しないユーザによるデータ更新を受け付けないようにすることができる。
図11は、更新権限認証処理における動作を示すフローチャートである。まず、更新権限判定部38は、乱数を発生させる(S61)。続いて、更新権限判定部38は、当該乱数を外部ホスト21へ送信する(S62)。外部ホスト21は、乱数に対して共通鍵で暗号化し(S63)、ハッシュ値を算出する(S64)。また、更新権限判定部38は、同様に乱数に対して、ID情報記憶部37で記憶している共通鍵で暗号化し(S65)、ハッシュ値を算出する(S66)。
Claims (9)
- 複数のバンクにより情報を記憶する第1記憶部と、
前記第1記憶部の情報に対する更新可否状態を示す情報を記憶する第2記憶部と、
バス上に配置され、制御命令に基づいて、前記第2記憶部へのアクセス可否を制御するゲートと、
所定のモードの時に、前記ゲートへ前記第2記憶部への制御命令を出力し、前記第2記憶部の情報を更新可能状態にして、前記第1記憶部の情報を更新する制御部と、を備え、
前記制御部は、更新対象の情報におけるそれぞれのバンク間での一方向性の有無に基づいて、前記第1記憶部の情報を更新情報に更新する、
情報処理装置。 - 前記制御部は、前記第1記憶部の情報と前記更新情報との一方向性の有無に基づいて、前記第1記憶部の情報を前記更新情報に更新する、
請求項1に記載の情報処理装置。 - 前記第1記憶部、複数の前記バンクごとにハッシュ値を保持し、
前記制御部は、前記バンクのハッシュ値の正否に基づいて、前記第1記憶部の情報を前記更新情報に更新する、
請求項1に記載の情報処理装置。 - ユーザIDと前記ユーザIDの共通鍵とを対応付けた情報を記憶するセキュアメモリをさらに備え、
前記制御部は、
更新要求元のユーザの前記ユーザIDの前記共通鍵による暗号化処理をした結果と、前記ユーザIDに対応する装置が実行した前記共通鍵による暗号化処理をした結果とを比較し、更新要求元のユーザの更新権限を判定し、
前記更新権限の判定に基づいて、前記第1記憶部への更新不可状態を解除する、
請求項1に記載の情報処理装置。 - 情報処理装置で実行される更新処理方法であって、
前記情報処理装置は、
複数のバンクにより情報を記憶する第1記憶部と、
前記第1記憶部の情報に対する更新可否状態を示す情報を記憶する第2記憶部と、
バス上に配置され、制御命令に基づいて、前記第2記憶部へのアクセス可否を制御するゲートと、
制御部と、を備え、
前記制御部が、所定のモードの時に、前記ゲートへ前記第2記憶部への制御命令を出力し、前記第2記憶部の情報を更新可能状態にして、前記第1記憶部の情報を更新するステップと、
前記制御部が、更新対象の情報におけるそれぞれのバンク間での一方向性の有無に基づいて、前記第1記憶部の情報を更新情報に更新するステップと、
を含む更新処理方法。 - 情報処理装置で実行される更新処理方法であって、
前記情報処理装置は、複数のバンクにより情報を記憶するメモリを備え、
前記メモリの情報に対する更新要求を受け付ける更新要求受付ステップと、
前記メモリへの更新不可状態を解除する解除ステップと、
前記メモリの情報を更新する更新ステップと、
前記更新ステップによる情報更新後に、前記メモリへの更新を不可状態に設定する設定ステップと、
を含み、
前記更新ステップは、更新対象の情報におけるそれぞれのバンク間での一方向性の有無に基づいて、前記メモリの情報を更新情報に更新する、
更新処理方法。 - 前記更新ステップは、前記メモリの情報と更新情報との一方向性の有無に基づいて、前記メモリの情報を前記更新情報に更新する、
請求項6に記載の更新処理方法。 - 前記メモリは、複数の前記バンクごとにハッシュ値を保持し、
前記更新ステップは、前記バンクのハッシュ値の正否に基づいて、前記メモリの情報を前記更新情報に更新する、
請求項6に記載の更新処理方法。 - 前記情報処理装置は、ユーザIDと前記ユーザIDの共通鍵とを対応付けた情報を記憶するセキュアメモリをさらに備え、
更新要求元のユーザの前記ユーザIDの前記共通鍵による暗号化処理をした結果と、前記ユーザIDに対応する装置が実行した前記共通鍵による暗号化処理をした結果とを比較し、更新要求元のユーザの更新権限を判定する更新権限判定ステップをさらに含み、
前記解除ステップは、前記更新権限判定ステップによる判定に基づいて、前記メモリへの更新不可状態を解除する、
請求項6に記載の更新処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020157428A JP7330157B2 (ja) | 2020-09-18 | 2020-09-18 | 情報処理装置および更新処理方法 |
US17/467,634 US11797457B2 (en) | 2020-09-18 | 2021-09-07 | Electronic apparatus and method for controlling data update processing on memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020157428A JP7330157B2 (ja) | 2020-09-18 | 2020-09-18 | 情報処理装置および更新処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022051127A JP2022051127A (ja) | 2022-03-31 |
JP7330157B2 true JP7330157B2 (ja) | 2023-08-21 |
Family
ID=80740444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020157428A Active JP7330157B2 (ja) | 2020-09-18 | 2020-09-18 | 情報処理装置および更新処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11797457B2 (ja) |
JP (1) | JP7330157B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002116959A (ja) | 2000-10-06 | 2002-04-19 | Sony Corp | メモリ装置 |
JP2004192181A (ja) | 2002-12-10 | 2004-07-08 | Dainippon Printing Co Ltd | Icカード及びicカードプログラム |
JP2007287103A (ja) | 2006-04-20 | 2007-11-01 | Nec Electronics Corp | マイクロコンピュータ及びメモリアクセスの制御方法 |
JP2013250759A (ja) | 2012-05-31 | 2013-12-12 | Ntt Data Corp | 差分暗号化によるファイル同期システム、その方法およびプログラム |
JP2017033149A (ja) | 2015-07-30 | 2017-02-09 | 株式会社東芝 | 情報処理装置、コントローラ、及び、情報処理装置の制御方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5901311A (en) * | 1996-12-18 | 1999-05-04 | Intel Corporation | Access key protection for computer system data |
JP2000268584A (ja) | 1999-03-15 | 2000-09-29 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2002312186A (ja) | 2001-04-16 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 情報処理機器、そのファームウェア及びそのファームウェア書き換え方法 |
US8181020B2 (en) | 2005-02-02 | 2012-05-15 | Insyde Software Corp. | System and method for securely storing firmware |
US20080320263A1 (en) | 2007-06-20 | 2008-12-25 | Daniel Nemiroff | Method, system, and apparatus for encrypting, integrity, and anti-replay protecting data in non-volatile memory in a fault tolerant manner |
US8286883B2 (en) * | 2007-11-12 | 2012-10-16 | Micron Technology, Inc. | System and method for updating read-only memory in smart card memory modules |
US9355262B2 (en) * | 2013-12-27 | 2016-05-31 | Intel Corporation | Modifying memory permissions in a secure processing environment |
US9734095B2 (en) * | 2015-09-01 | 2017-08-15 | International Business Machines Corporation | Nonvolatile memory data security |
US10296467B2 (en) * | 2015-09-25 | 2019-05-21 | Intel Corporation | Securing writes to memory modules having memory controllers |
JP2018117185A (ja) | 2017-01-16 | 2018-07-26 | キヤノン株式会社 | 情報処理装置、情報処理方法 |
US11334501B2 (en) * | 2020-01-28 | 2022-05-17 | Hewlett Packard Enterprise Development Lp | Access permissions for memory regions |
-
2020
- 2020-09-18 JP JP2020157428A patent/JP7330157B2/ja active Active
-
2021
- 2021-09-07 US US17/467,634 patent/US11797457B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002116959A (ja) | 2000-10-06 | 2002-04-19 | Sony Corp | メモリ装置 |
JP2004192181A (ja) | 2002-12-10 | 2004-07-08 | Dainippon Printing Co Ltd | Icカード及びicカードプログラム |
JP2007287103A (ja) | 2006-04-20 | 2007-11-01 | Nec Electronics Corp | マイクロコンピュータ及びメモリアクセスの制御方法 |
JP2013250759A (ja) | 2012-05-31 | 2013-12-12 | Ntt Data Corp | 差分暗号化によるファイル同期システム、その方法およびプログラム |
JP2017033149A (ja) | 2015-07-30 | 2017-02-09 | 株式会社東芝 | 情報処理装置、コントローラ、及び、情報処理装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2022051127A (ja) | 2022-03-31 |
US20220091999A1 (en) | 2022-03-24 |
US11797457B2 (en) | 2023-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7461268B2 (en) | E-fuses for storing security version data | |
US7890726B1 (en) | Flash memory protection scheme for secured shared BIOS implementation in personal computers with an embedded controller | |
KR100294829B1 (ko) | 플래시 메모리를 보호하는 방법 및 장치 | |
EP2854066B1 (en) | System and method for firmware integrity verification using multiple keys and OTP memory | |
US9389793B2 (en) | Trusted execution and access protection for embedded memory | |
KR20040101342A (ko) | 집적 시스템 내에서의 초기화 방법, 관리 방법, 업데이트방법 및 복원 방법 | |
US20020157010A1 (en) | Secure system and method for updating a protected partition of a hard drive | |
US20060107032A1 (en) | Secure code execution using external memory | |
US20030221115A1 (en) | Data protection system | |
JP5705235B2 (ja) | データを格納するための方法及び装置 | |
TWI775346B (zh) | 防止回滾攻擊之系統及方法 | |
US11544413B2 (en) | Cryptographic key distribution | |
US11188321B2 (en) | Processing device and software execution control method | |
KR20190085387A (ko) | 반도체 장치 및 반도체 장치의 동작 방법 | |
JP7330157B2 (ja) | 情報処理装置および更新処理方法 | |
CN113486399B (zh) | 基于risc-v架构的数据存储方法及系统 | |
JP2020149236A (ja) | 電子機器及び電子機器の制御方法 | |
Yao et al. | Configuration | |
EP4246353A1 (en) | Method to prevent anti-replay attack | |
EP4348923A1 (en) | Device identity keys | |
US20170357821A1 (en) | Information processing apparatus, reading control method, and computer readable storage medium | |
CN115982725A (zh) | 用于处理数据的方法和设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7330157 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |