CN116631480A - 存储器设备和操作该存储器设备的方法 - Google Patents

存储器设备和操作该存储器设备的方法 Download PDF

Info

Publication number
CN116631480A
CN116631480A CN202210819645.2A CN202210819645A CN116631480A CN 116631480 A CN116631480 A CN 116631480A CN 202210819645 A CN202210819645 A CN 202210819645A CN 116631480 A CN116631480 A CN 116631480A
Authority
CN
China
Prior art keywords
word line
pass voltage
voltage
programming
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210819645.2A
Other languages
English (en)
Inventor
周瀚洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN116631480A publication Critical patent/CN116631480A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及存储器设备和操作该存储器设备的方法。根据本公开的一个实施例，存储器设备包括：被配置为执行包括多个编程循环的编程操作的外围电路；以及控制逻辑，被配置为在编程操作的多个循环中的一些循环中，控制外围电路向被选择的字线施加编程电压，向与被选择的字线相邻的相邻字线施加第一通过电压，并且然后在预定时间点处向相邻字线施加第二通过电压，其中第二通过电压与第一通过电压相比具有不同的幅度，并且控制逻辑被配置为在编程操作的多个循环中的其余循环中，控制外围电路从被选择的循环，在与预定时间点不同的时间点处向相邻字线施加第二通过电压。

Description

存储器设备和操作该存储器设备的方法
相关申请的交叉引用
本申请要求于2022年2月10日在韩国知识产权局提交的韩国专利申请号10-2022-0017783的优先权，该申请的整体公开内容通过引用并入本文。
技术领域
本公开涉及电子设备，并且更具体地，涉及存储器设备和操作该存储器设备的方法。
背景技术
存储设备是在诸如计算机或智能电话的主机设备的控制下存储数据的设备。存储设备可以包括在其中存储数据的存储器设备和控制该存储器设备的存储器控制器。存储器设备被划分为易失性存储器设备和非易失性存储器设备。
易失性存储器设备是仅在功率被供应时存储数据、并且在功率供应被切断时丢失被存储的数据的设备。易失性存储器设备包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易失性存储器设备是即使功率被切断也不丢失数据的设备。非易失性存储器设备包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除和可编程ROM(EEPROM)、闪存存储器等。
发明内容
根据本公开的一个实施例，存储器设备可以包括：与多个字线中的每个字线连接的多个存储器单元；外围电路，被配置为对与多个字线之中的被选择的字线连接的存储器单元执行编程操作，编程操作包括多个编程循环；以及控制逻辑，被配置为在编程操作的多个循环中的一些循环中，控制外围电路向被选择的字线施加编程电压、向与被选择的字线相邻的相邻字线施加第一通过电压、并且然后在预定时间点处向相邻字线施加第二通过电压，其中第二通过电压与第一通过电压相比具有不同的幅度，并且控制逻辑可以被配置为在编程操作的多个循环中的其余循环中，控制外围电路在与预定时间点不同的时间点处，向相邻字线施加第二通过电压。
根据一个实施例，从多个编程循环之中的第一循环到被选择的循环之前，第一通过电压被施加到相邻字线的第一时间长于第二通过电压被施加到相邻字线的第二时间，并且从被选择的循环到多个编程循环之中的最后一个循环，该第二时间长于该第一时间。
根据一个实施例，控制逻辑被配置为当多个编程循环中的编程循环在编程操作中增加时，控制外围电路将增加预定阶跃电压的编程电压施加到被选择的字线。当多个编程循环中的编程循环增加时，第二通过电压的幅度增加该预定阶跃电压。
根据一个实施例，第一通过电压的幅度是用于形成通道的最小电压，电流通过该通道在与相邻字线连接的多个存储器单元的源极区域与漏极区域之间流动。
根据本公开的一个实施例，存储器设备可以包括：与多个字线中的每个字线连接的多个存储器单元；外围电路，被配置为对与多个字线之中的被选择的字线连接的存储器单元执行编程操作，编程操作包括多个编程循环；以及控制逻辑，被配置为在编程操作的多个循环中的一些循环中，控制外围电路向被选择的字线施加编程电压，并且向与被选择的字线相邻的相邻字线施加在两个或更多个时间点处增加的通过电压，并且控制逻辑可以被配置为在编程操作的多个循环中的其余循环中，控制外围电路向相邻字线施加在与通过电压在多个循环中的一些循环中增加的该两个或更多个时间点不同的时间点处增加的通过电压。
根据一个实施例，从第一循环到被选择的循环之前，在通过电压在两个或更多个时间点之中的第一时间点处增加之后保持通过电压的幅度的时间长度长于在通过电压在两个或更多个时间点之中的最后一个时间点处增加之后保持通过电压的幅度的时间长度。从被选择的循环到最后一个循环，在通过电压在第一时间点处增加之后保持通过电压的幅度的时间长度短于在通过电压在最后一个时间点处增加之后保持通过电压的幅度的时间长度。
根据一个实施例，通过电压在两个或更多个时间点中的每个时间点处增加预定阶跃电压。
根据本公开的一个实施例，操作存储器设备(该存储器设备对与多个字线之中的被选择的字线连接的存储器单元执行编程操作，编程操作包括多个编程循环)的方法可以包括：向被选择的字线施加编程电压，以及在编程电压被施加的同时，向与被选择的字线相邻的相邻字线施加通过电压，其中在编程操作的多个循环中的一些循环中，向相邻字线施加通过电压可以包括：向相邻字线施加第一通过电压，并且然后在预定时间点处向相邻字线施加第二通过电压，其中第二通过电压的幅度不同于第一通过电压的幅度，并且其中在编程操作的多个循环中的其余循环中，第二通过电压可以在与预定时间点不同的时间点处被施加到相邻字线。
根据一个实施例，从多个编程循环之中的第一循环到被选择的循环之前，第一通过电压被施加到相邻字线的第一时间长于第二通过电压被施加到相邻字线的第二时间，并且从被选择的循环到多个编程循环之中的最后一个循环，该第二时间长于该第一时间。
根据一个实施例，第一通过电压的幅度是用于形成通道的最小电压，电流通过该通道在与相邻字线连接的多个存储器单元的源极区域与漏极区域之间流动。
附图说明
图1是图示了根据一个实施例的存储设备的图。
图2是图示了图1的存储器设备的结构的图。
图3是图示了图2的存储器单元阵列的一个实施例的图。
图4是图示了图2的存储器块BLK1至BLKz之中的任何一个存储器块BLKa的电路图。
图5是图示了图2的存储器块BLK1至BLKz之中的任何一个存储器块BLKb的另一实施例的电路图。
图6是图示了相邻存储器单元之间的干扰现象的一个示例的图。
图7A-图7C是图示了被俘获在被编程的存储器单元的浮置栅极内部的电荷分布的图。
图8是图示了根据一个实施例的编程操作的图。
图9是图示了图2的存储器块BLK1至BLKz之中的任何一个存储器块BLKc的另一实施例的电路图。
图10是图示了在编程操作中施加到被选择的字线以及与被选择的字线相邻的字线的电压的图。
图11是图示了在编程操作中施加到被选择的字线以及与被选择的字线相邻的字线的电压根据时间的时序图。
图12是图示了根据一个实施例的在编程操作的每个区段中施加第二通过电压的时间点的图。
图13是图示了根据另一实施例的在编程操作的每个区段中施加第二通过电压的时间点的图。
图14是图示了根据另一实施例的在编程操作的每个区段中施加第二通过电压和第三通过电压的时间点的图。
图15是图示了根据一个实施例的存储器设备的操作的流程图。
图16是图示了图1的存储器控制器的另一实施例的图。
图17是图示了存储器卡系统的框图，根据本公开的一个实施例的存储设备被应用到该存储器卡系统。
图18是图示了固态驱动器(SSD)系统的框图，根据本公开的一个实施例的存储设备被应用到该SSD系统。
图19是图示了用户系统的框图，根据本公开的一个实施例的存储设备被应用到该用户系统。
具体实施方式
根据本说明书或本申请中公开的概念的实施例的具体结构或功能描述仅被说明以描述根据本公开的概念的实施例。根据本公开的概念的实施例可以以各种形式实施，并且不应被解释为限于本说明书或本申请中描述的实施例。
在下文中，通过参考附图描述本公开的优选实施例来详细描述本公开。在下文中，参考附图来详细描述本公开的实施例。
本公开的实施例提供了存储器设备，在该存储器设备中，由于相邻存储器单元之间的干扰导致的阈值电压分布劣化现象被改进。
根据本技术，提供了存储器设备，在该存储器设备中，由于相邻存储器单元之间的干扰导致的阈值电压分布劣化现象被改进。
图1是图示了根据一个实施例的存储设备的图。
参考图1，存储设备50可以包括存储器设备100和控制存储器设备的操作的存储器控制器200。存储设备50是基于来自主机的指令而存储数据的设备，该主机诸如为蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板电脑PC或车载信息娱乐系统。
根据作为与主机的通信方法的主机接口，存储设备50可以被制造为各种类型的存储设备中的一种类型。例如，存储设备50可以被配置作为各种类型的存储设备中的任何一种类型，诸如SSD、(MMC、eMMC、RS-MMC和微型MMC的形式的)多媒体卡、(SD、迷你SD和微型SD的形式的)安全数字卡、通用串行总线(USB)存储设备、通用闪存存储(UFS)设备、个人计算机存储器卡国际协会(PCMCIA)卡类型存储设备、外围部件互连(PCI)卡类型存储设备、PCI快速(PCI-E)卡类型存储设备、紧凑型闪存(CF)卡、智能媒体卡和记忆棒。
存储设备50可以被制造为各种类型的封装中的任何一种类型，诸如叠层封装(POP)、系统级封装(SIP)、芯片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶片级制作封装(WFP)和晶片级堆叠封装(WSP)。
存储器设备100可以存储数据。存储器设备100可以基于来自存储器控制器200的指令而操作。存储器设备100可以包括存储器单元阵列，存储器单元阵列包括存储数据的多个存储器单元。存储器单元阵列可以包括多个存储器块。每个存储器块可以包括多个存储器单元。一个存储器块可以包括多个页。在一个实施例中，页可以是用于在存储器设备100中存储数据或读取存储在存储器设备100中的数据的单位。存储器块可以是用于擦除数据的单位。在一个实施例中，存储器设备100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存存储器、垂直NAND闪存存储器、NOR闪存存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移扭矩随机存取存储器(STT-RAM)等。在本说明书中，为了描述方便，假设存储器设备100是NAND闪存存储器。
存储器设备100可以被配置为：从存储器控制器200接收命令和地址，并且访问存储器单元阵列的由地址选择的区域。即，存储器设备100可以对由地址选择的区域执行作为命令的操作。例如，存储器设备100可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作期间，存储器设备100可以将数据编程到由地址选择的区域。在读取操作期间，存储器设备100可以从由地址选择的区域读取数据。在擦除操作期间，存储器设备100可以擦除存储在由地址选择的区域中的数据。
在一个实施例中，存储器设备100可以从存储器控制器200接收编程命令、数据和地址。存储器设备100可以响应于从存储器控制器200接收的编程命令，将数据编程在由从存储器控制器200接收的地址选择的区域中。存储器设备100可以在被选择的编程操作中将编程电压施加到被选择的字线。在编程电压被施加到被选择的字线的同时，存储器设备100可以将通过电压施加到与被选择的字线相邻的相邻字线。施加到相邻字线的通过电压可以在至少两个或更多个步骤中形成。例如，在编程电压被施加到被选择的字线的同时，第一通过电压可以被施加到相邻字线，并且然后与第一通过电压相比具有不同幅度的第二通过电压可以在预定时间点处被施加。第二通过电压的幅度可以大于第一通过电压的幅度。
存储器控制器200可以控制存储设备50的整体操作。
在向存储设备50施加功率时，存储器控制器200可以执行固件(FW)。在存储器设备100是闪存存储器设备时，存储器控制器200可以操作诸如闪存转换层(FTL)的固件，以用于控制主机与存储器设备100之间的通信。
在一个实施例中，存储器控制器200可以从主机接收数据和逻辑块地址(LBA)，并且将LBA转化为物理块地址(PBA)，该物理块地址指示存储器设备100中包括的数据要被存储在其中的存储器单元的地址。
存储器控制器200可以响应于来自主机的请求，控制存储器设备100执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器设备100提供编程命令、PBA和数据。在读取操作期间，存储器控制器200可以向存储器设备100提供读取命令和PBA。在擦除操作期间，存储器控制器200可以向存储器设备100提供擦除命令和PBA。
在一个实施例中，存储器控制器200可以生成编程命令、地址和数据，并且将该编程命令、地址和数据传输给存储器设备100，而无需来自主机的请求。例如，存储器控制器200可以向存储器设备100提供命令、地址和数据，以执行后台操作，该后台操作诸如为用于损耗均衡的编程操作和用于垃圾收集的编程操作。
在一个实施例中，存储器控制器200可以控制至少两个存储器设备100。在这种情况下，存储器控制器200可以根据交织方法控制存储器设备100，以改进操作性能。
主机可以通过使用各种通信方法中的至少一种与存储设备50通信，该各种通信方法诸如为通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围部件互连(PCI)、PCI快速(PCIe)、非易失性存储器快速(NVMe)、通用闪存存储(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和减载DIMM(LRDIMM)。
图2是图示了图1的存储器设备的结构的图。
参考图2，存储器设备100可以包括存储器单元阵列110、外围电路120和控制逻辑130。
存储器单元阵列110可以包括多个存储器块BLKl至BLKz。多个存储器块BLK1至BLKz可以通过行线RL连接到行解码器121。多个存储器块BLK1至BLKz可以通过位线BL1至BLm连接到读取和写入电路123。多个存储器块BLK1至BLKz中的每个存储器块可以包括多个存储器单元。在一个实施例中，多个存储器单元可以是非易失性存储器单元。多个存储器单元之中的连接到相同字线的存储器单元可以被定义为一个物理页。即，存储器单元阵列110可以由多个页来配置。
存储器设备100的存储器单元中的每个存储器单元可以被配置作为：存储一个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)或存储四个数据位的四级单元(QLC)。
外围电路120可以包括行解码器121、电压生成器122、读取和写入电路123、数据输入/输出电路124和感测电路125。
外围电路120可以驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单元阵列110以执行编程操作、读取操作和擦除操作。
行解码器121可以通过行线RL连接到存储器单元阵列110。行线RL可以包括至少一个源极选择线、多个字线和至少一个漏极选择线。在一个实施例中，字线可以包括正常字线和虚设字线。
行解码器121可以被配置为对从控制逻辑130接收的行地址RADD进行解码。行解码器121可以根据解码的地址，在存储器块BLK1至BLKz之中选择至少一个存储器块。此外，行解码器121可以根据解码的地址来选择被选择的存储器块的至少一个字线，以将电压生成器122生成的电压施加到该至少一个字线。
例如，在编程操作期间，行解码器121可以将编程电压施加到被选择的字线并且将编程通过电压施加到未被选择的字线，编程通过电压具有比编程电压更低的电压电平。在编程验证操作期间，行解码器121可以将验证电压施加到被选择的字线并且将验证通过电压施加到未被选择的字线，验证通过电压具有比验证电压更高的电压电平。在读取操作期间，行解码器121可以将读取电压施加到被选择的字线并且将读取通过电压施加到未被选择的字线，读取通过电压具有比读取电压更高的电压电平。
在一个实施例中，存储器设备100的擦除操作可以以存储器块为单位执行。在擦除操作期间，行解码器121可以根据解码的地址来选择一个存储器块。在擦除操作期间，行解码器121可以将接地电压施加到与被选择的存储器块连接的字线。
在读取操作期间，行解码器121可以将读取电压施加到被选择的字线并且将读取通过电压施加到未被选择的字线，读取通过电压具有比读取电压更高的电压电平。
根据一个实施例，存储器设备100的擦除操作可以以存储器块为单位执行。在擦除操作期间输入到存储器设备100的地址ADDR可以包括块地址。行解码器121可以对该块地址进行解码，并且根据解码的块地址来选择一个存储器块。在擦除操作期间，行解码器121可以向输入到被选择的存储器块的字线施加接地电压。
电压生成器122可以被配置为通过使用供应给存储器设备100的外部电源电压来生成多个电压。电压生成器122可以响应于控制逻辑130而操作。
在一个实施例中，电压生成器122可以通过调节外部电源电压来生成内部电源电压。由电压生成器122生成的内部电源电压可以被用作存储器设备100的操作电压。
在一个实施例中，电压生成器122可以生成被用于外部电源电压或内部电源电压的多个电压。电压生成器122可以被配置为生成存储器设备100所需的各种电压。例如，电压生成器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压以及多个未选择读取电压。
为了生成具有各种电压电平的多个电压，电压生成器122可以包括接收内部电压的多个泵浦电容器，并且电压生成器122可以响应于控制逻辑130而选择性地激活该多个泵浦电容器，以生成多个电压。
所生成的多个电压可以通过行解码器121供应给存储器单元阵列110。
读取和写入电路123可以包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm可以分别通过第一位线BL1至第m位线BLm连接到存储器单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm可以响应于控制逻辑130而操作。
第一页缓冲器PB1至第m页缓冲器PBm可以通过向数据输入/输出电路124输出数据DATA以及从数据输入/输出电路124接收数据DATA，来与数据输入/输出电路124通信。在编程操作期间，第一页缓冲器PB1至第m页缓冲器PBm可以通过数据输入/输出电路124和数据线DL，来接收要被存储在其中的数据DATA。
在编程操作期间，当编程脉冲被施加到被选择的字线时，第一页缓冲器PB1至第m页缓冲器PBm可以通过位线BL1至BLm，将通过数据输入/输出电路124接收的数据DATA传送到被选择的存储器单元。被选择的页的存储器单元可以根据所传送的数据DATA而被编程。与向其施加编程允许电压(例如，接地电压)的位线连接的存储器单元可以具有增加的阈值电压。与向其施加编程禁止电压(例如，电源电压)的位线连接的存储器单元的阈值电压可以被保持。在编程验证操作期间，第一页缓冲器PB1至第m页缓冲器PBm可以通过位线BL1至BLm从被选择的存储器单元读取存储器单元中存储的数据DATA。
在读取操作期间，读取和写入电路123可以通过位线BL1至BLm从被选择的页的存储器单元读取数据DATA，并且可以将读取的数据DATA存储在第一页缓冲器PB1至第m页缓冲器PBm中。
在擦除操作期间，读取和写入电路123可以使位线BL1至BLm浮置。在一个实施例中，读取和写入电路123可以包括列选择电路。
数据输入/输出电路124可以通过数据线DL连接到第一页缓冲器PB1至第m页缓冲器PBm。数据输入/输出电路124可以响应于控制逻辑130而操作。
数据输入/输出电路124可以包括接收输入数据DATA的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124可以从外部控制器(未示出)接收数据DATA。在读取操作期间，数据输入/输出电路124可以将数据DATA输出给外部控制器，该数据DATA是从读取和写入电路123中包括的第一页缓冲器PB1至第m页缓冲器PBm被传送的。
在读取操作或验证操作期间，感测电路125可以响应于由控制逻辑130生成的允许位VRYBIT的信号而生成基准电流，并且可以将从读取和写入电路123接收的感测电压VPB与由基准电流生成的基准电压进行比较，以向控制逻辑130输出通过信号PASS或失败信号FAIL。
在一个实施例中，感测电路125可以包括电流感测电路，该电流感测电路对失败位的数量进行计数，失败位的数量是目标单元之中的编程失败单元的数量。
控制逻辑130可以连接到行解码器121、电压生成器122、读取和写入电路123、数据输入/输出电路124和感测电路125。控制逻辑130可以被配置为控制存储器设备100的所有操作。控制逻辑130可以响应于从外部设备传送的命令CMD而操作。
控制逻辑130可以响应于命令CMD和地址ADDR而生成各种信号，以控制外围电路120。例如，控制逻辑130可以响应于命令CMD和地址ADDR而生成操作信号OPSIG、行地址RADD、读取和写入电路控制信号PBSIGNALS和允许位VRYBIT。控制逻辑130可以将操作信号OPSIG输出至电压生成器122，将行地址RADD输出至行解码器121，将读取和写入电路控制信号PBSIGNALS输出至读取和写入电路123，并且将允许位VRYBIT输出至感测电路125。此外，控制逻辑130可以响应于感测电路126输出的通过信号PASS或失败信号FAIL，来确定验证操作是已经通过还是失败。
在一个实施例中，控制逻辑130可以从存储器控制器接收编程命令。响应于从存储器控制器接收的编程命令，控制逻辑130可以控制外围电路120，使得存储器设备100对与被选择的字线连接的存储器单元执行编程操作，编程操作包括多个编程循环。控制逻辑130可以在编程操作的每个循环中将编程电压施加到被选择的字线。在编程操作的多个循环中的一些循环中，控制逻辑130可以向与被选择的字线相邻的相邻字线施加第一通过电压，并且然后在预定时间点处，施加与第一通过电压相比具有不同幅度的第二通过电压。在编程操作的多个循环中的其余循环中，控制逻辑130可以控制外围电路在与预定时间点不同的时间点处，将第二通过电压施加到相邻字线。换言之，基于被选择的循环，在被选择的循环之前的循环可以施加第一通过电压，并且与在被选择的循环之后的循环相比，在不同的时间施加第二通过电压。
图3是图示了图2的存储器单元阵列的一个实施例的图。
参考图3，存储器单元阵列110可以包括多个存储器块BLK1至BLKz。每个存储器块可以具有三维结构。每个存储器块可以包括堆叠在衬底上的多个存储器单元。这样的多个存储器单元可以沿+X方向、+Y方向和+Z方向布置。参考图4更详细地描述每个存储器块的结构。
图4是图示了图2的存储器块BLK1至BLKz之中的任何一个存储器块BLKa的电路图。
参考图4，存储器块BLKa可以包括多个单元串CS11至CS1m和CS21至CS2m。在一个实施例中，多个单元串CS11至CS1m和CS21至CS2m中的每个单元串可以形成为“U”形。在存储器块BLKa中，m个单元串可以布置在行方向(即，+X方向)上。在图4中，两个单元串可以布置在列方向(即，+Y方向)上。然而，这是为了描述方便，并且可以理解，三个或更多个单元串可以布置在列方向上。
多个单元串CS11至CS1m和CS21至CS2m中的每个单元串可以包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管道晶体管PT和至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn中的每一者可以具有相似的结构。在一个实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一者可以包括通道层、隧穿绝缘膜、电荷存储膜和阻挡绝缘膜。在一个实施例中，可以在每个单元串中提供用于提供通道层的柱。在一个实施例中，可以在每个单元串中提供柱，该柱用于提供通道层、隧穿绝缘膜、电荷存储膜和阻挡绝缘膜中的至少一者。
每个单元串的源极选择晶体管SST可以连接在共用源极线CSL与存储器单元MC1至MCp之间。
在一个实施例中，布置在相同行中的单元串的源极选择晶体管可以连接到在行方向上延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管可以连接到不同源极选择线。在图4中，第一行的单元串CS11至CS1m的源极选择晶体管可以连接到第一源极选择线SSL1。第二行的单元串CS21至CS2m的源极选择晶体管可以连接到第二源极选择线SSL2。
在另一实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同连接到一个源极选择线。
每个单元串的第一存储器单元MC1至第n存储器单元MCn可以连接在源极选择晶体管SST与漏极选择晶体管DST之间。
第一存储器单元MC1至第n存储器单元MCn可以被划分成第一存储器单元MC1至第p存储器单元MCp、和第p+1存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp可以依次布置在与+Z方向相反的方向上，并且可以串联连接在源极选择晶体管SST与管道晶体管PT之间。第p+1存储器单元MCp+1至第n存储器单元MCn可以依次布置在+Z方向上，并且可以串联连接在管道晶体管PT与漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn可以通过管道晶体管PT彼此连接。每个单元串的第一存储器单元MC1至第n存储器单元MCn的栅极可以分别连接到第一字线WL1至第n字线WLn。
每个单元串的管道晶体管PT的栅极可以连接到管道线PL。
每个单元串的漏极选择晶体管DST可以连接在对应位线与存储器单元MCp+1至MCn之间。布置在行方向上的单元串可以连接到在行方向上延伸的漏极选择线。第一行的单元串CS11至CS1m的漏极选择晶体管可以连接到第一漏极选择线DSL1。第二行的单元串CS21至CS2m的漏极选择晶体管可以连接到第二漏极选择线DSL2。
布置在列方向上的单元串可以连接到在列方向上延伸的位线。在图4中，第一列的单元串CS11和CS21可以连接到第一位线BL1。第m列的单元串CS1m和CS2m可以连接到第m位线BLm。
布置在行方向上的单元串中的连接到相同字线的存储器单元配置一个页。例如，第一行的单元串CS11至CS1m之中的连接到第一字线WL1的存储器单元可以配置一个页。第二行的单元串CS21至CS2m之中的连接到第一字线WL1的存储器单元可以配置另一页。可以通过选择漏极选择线DSL1和DSL2中的任何一个漏极选择线，来选择布置在一个行方向上的单元串。可以通过选择字线WL1至WLn中的任何一个字线，来选择被选择的单元串的一个页。
图5是图示了图2的存储器块BLK1至BLKz之中的任何一个存储器块BLKb的另一实施例的电路图。
在另一实施例中，可以提供偶数位线和奇数位线，来代替第一位线BL1至第m位线BLm。此外，布置在行方向上的单元串CS11至CS1m或CS21至SC2m之中的偶数编号的单元串可以分别连接到偶数位线，并且布置在行方向上的单元串CS11至CS1m或CS21至CS2m之中的奇数编号的单元串可以分别连接到奇数位线。
在一个实施例中，第一存储器单元MC1至第n存储器单元MCn中的至少一个存储器单元可以用作虚设存储器单元。例如，可以提供至少一个虚设存储器单元，以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。替代地，可以提供至少一个虚设存储器单元，以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。随着提供更多的虚设存储器单元，虽然可以改进对存储器块BLKb的操作的可靠性，但是存储器块BLKb的尺寸增加。随着提供更少的存储器单元，虽然存储器块BLKb的尺寸可以降低，但是对存储器块BLKb的操作的可靠性可能降低。
为了高效地控制至少一个虚设存储器单元，虚设存储器单元中的每个虚设存储器单元可以具有所需要的阈值电压。在对存储器块BLKb的擦除操作之前或之后，可以执行针对所有或部分的虚设存储器单元的编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到与相应虚设存储器单元连接的虚设字线的电压，虚设存储器单元可以具有所需要的阈值电压。
图6是图示了相邻存储器单元之间的干扰现象的一个示例的图。
参考图6，当多个被编程的存储器单元彼此相邻时，存储器单元的阈值电压可能由于相邻存储器单元之间的干扰而移动。参考图6，作为一个示例，第一存储器单元MC1、第二存储器单元MC2和第三存储器单元MC3可以连接到一个串。此时，第一存储器单元MC1的阈值电压可能由于第二存储器单元MC2的干扰而移动。第二存储器单元MC2的阈值电压可能由于第一存储器单元MC1或者第三存储器单元MC3的干扰而移动。第三存储器单元MC3的阈值电压可能由于第二存储器单元MC2的干扰而移动。随着技术的发展，随着有限区域中集成的存储器单元的数量增加，相邻存储器单元之间的距离可能变得更窄。随着相邻存储器单元之间的距离变得更窄，其中多个存储器单元的阈值电压分布由于相邻存储器单元的干扰而劣化的现象可能变得更加严重。
图7A-图7C是图示了被俘获在被编程的存储器单元的浮置栅极内部的电荷分布的图。
图7A示意性地图示了在图4和图5中所示的多个存储器单元之中的任何一个存储器单元的结构。参考图7A，存储器单元的栅极可以包括控制栅极Control Gate和浮置栅极Floating Gate。控制栅极Control Gate可以连接到字线WL。当存储器设备对存储器单元执行编程操作时，编程电压可以通过字线WL而被施加到控制栅极Control Gate。当在对存储器单元的编程操作中编程电压被施加到控制栅极Control Gate时，多个电荷可以被俘获在浮置栅极Floating Gate内部。随着被俘获在存储器单元中的电荷数量增加，存储器单元的阈值电压可以增加。图7B和图7C图示了被俘获在浮置栅极Floating Gate内部的电荷分布的示例。参考图7B，所俘获的电荷可以形成从浮置栅极的两个端部向中心增加的高斯形分布。参考图7C，与图7B中所俘获的电荷的分布相比，浮置栅极的中间部分中所俘获的电荷量可以更大，并且两个端部部分中所俘获的电荷量可以更小。随着在浮置栅极Floating Gate的两个端部部分处存在的所俘获的电荷量增加，参考图6描述的干扰对存储器单元的阈值电压的影响可能更大。
在一个实施例中，作为一个示例，描述了包括控制栅极Control Gate和浮置栅极Floating Gate的存储器单元的结构，但是本公开不受该实施例的限制。例如，根据一个实施例的存储器单元可以具有在其中省略浮置栅极Floating Gate的结构。在其中俘获多个电荷的膜类型可以以各种形式存在。为了描述方便，作为一个示例，描述了2D存储器单元结构，但是本公开不限于此并且可以应用到3D或4D存储器单元结构。
图8是图示了根据一个实施例的编程操作的图。
参考图8，编程操作可以包括多个编程循环PL1至PLn。存储器设备可以执行多个编程循环PL1至PLn，以将被选择的存储器单元编程为具有多个编程状态之中的任何一个编程状态。
多个编程循环PLl至PLn中的每个编程循环可以包括：施加编程电压的编程电压施加步骤PGM Step，以及通过施加验证电压来确定存储器单元是否被编程的验证步骤VerifyStep。
在编程电压施加步骤中，可以执行将编程电压施加到与被选择的存储器单元连接的被选择的字线的编程电压施加操作。通过编程电压施加操作，被选择的存储器单元可以被编程到第一状态至第n(n是自然数)状态之中的任何一个编程状态。
在一个实施例中，编程电压可以根据增量阶跃脉冲编程(ISPP)方法来确定。即，随着编程循环的重复，编程电压的电平可以逐步增加或减少阶跃电压。在每个编程循环中使用的编程电压的施加次数、电压电平、电压施加时间等可以根据存储器控制器以各种形式来确定。
通过电压可以被施加到未被选择的字线，未被选择的字线是除了被选择的字线之外的字线。在一个实施例中，具有相同电平的通过电压可以被施加到未被选择的字线。在一个实施例中，通过电压可以根据字线的位置而具有不同的电平。
接地电压可以作为编程允许电压而被施加到与要被编程的存储器单元连接的被选择的位线。编程禁止电压可以被施加到未被选择的位线，未被选择的位线是与除了要被编程的存储器单元之外的存储器单元连接的位线。
在编程验证步骤中，存储器设备可以将验证电压施加到被选择的字线，并且可以将验证通过电压施加到未被选择的字线。存储器设备可以感测通过与被选择的字线连接的存储器单元分别连接的位线而输出的电压或电流，并且可以基于感测结果来确定验证步骤是已经通过还是失败。
在验证步骤中，可以针对第一编程状态至第n编程状态之中的至少一个编程状态执行编程验证操作。例如，当要被编程到第k(k是等于或大于1并且等于或小于n的自然数)状态的存储器单元通过与第k状态相对应的验证电压被读取为关断单元时，针对第k状态的编程验证操作可以通过。
在图8中，当被选择的存储器单元是存储两个数据位的MLC时，被选择的存储器单元可以被编程到擦除状态和第一至第三编程状态之中的任何一个编程状态。存储在存储器单元中的数据位数量不限于本实施例。
当第一编程循环PLl被执行时，在第一编程电压Vpgml被施加之后，第一验证电压V_vfyl至第三验证电压V_vfy3可以依次被施加，以验证多个存储器单元的编程状态。此时，目标状态为第一编程状态的存储器单元可以通过第一验证电压V_vfy1验证，目标状态为第二编程状态的存储器单元可以通过第二验证电压V_vfy2验证，并且目标状态为第三编程状态的存储器单元可以通过第三验证电压V_vfy3验证。验证电压的数量不限于本实施例。
已经基于验证电压V_vfy1至V_vfy3中的每个验证电压而被验证为已经通过的存储器单元可以被确定为具有目标状态，并且然后可以在第二编程循环PL2中被禁止编程。编程禁止电压可以被施加到与禁止编程的存储器单元连接的位线。在第二编程循环PL2中，第二编程电压Vpgm2可以被施加到被选择的字线，第二编程电压Vpgm2比第一编程电压Vpgm1高单位电压ΔVpgm。
此后，可以与第一编程循环PLl的验证操作相同地执行第二编程循环PL2的验证操作。例如，验证通过可以指示存储器单元通过对应的验证电压被读取为关断单元。
如上所述，当存储器设备对MLC进行编程时，存储器设备可以通过使用第一验证电压V_vfy1至第三验证电压V_vfy3，来验证具有作为目标状态的相应编程状态的存储器单元。
图9是图示了图2的存储器块BLK1至BLKz之中的任何一个存储器块BLKc的另一实施例的电路图。
参考图9，存储器块BLKc可以包括多个串SR。该多个串SR可以分别连接到多个位线BL1至BLn。每个串SR可以包括源极选择晶体管SST、存储器单元MC和漏极选择晶体管DST。每个串SR的源极选择晶体管SST可以连接在存储器单元MC与共用源极线CSL之间。多个串SR的源极选择晶体管SST可以共同连接到共用源极线CSL。每个串SR的漏极选择晶体管DST可以连接在存储器单元MC与位线BL之间。多个串SR的漏极选择晶体管DST可以分别连接到多个位线BL1至BLn。在每个串SR中，多个存储器单元MC可以被提供在源极选择晶体管SST与漏极选择晶体管DST之间。在每个串SR中，多个存储器单元MC可以串联连接。
在多个串SR中，从共用源极线CSL以相同顺序定位的存储器单元MC可以共同连接到一个字线。多个串SR的存储器单元MC可以连接到多个字线WL1至WLn。
在行方向上布置的多个串SR中，与相同字线连接的存储器单元可以配置一个页Page。例如，在多个串SR中，与第一字线WL1连接的存储器单元可以配置第一页Page 1。与第二字线WL2连接的存储器单元可以配置第二页Page 2。与第三字线WL3连接的存储器单元可以配置第三页Page 3。与第n字线WLn连接的存储器单元可以配置第n页Page n。
存储器设备可以响应于从存储器控制器提供的编程命令，对被选择的存储器单元执行编程操作。编程操作可以以与字线WL1至WLn中的每个字线相对应的页为单位来执行。
图10是图示了在编程操作中施加到被选择的字线以及与被选择的字线相邻的字线的电压的图。
参考图10，被选择的字线Selected WL可以意指与被选择的存储器单元连接以便存储器设备执行编程操作的字线。相邻字线Adjacent WL可以是与被选择的字线相邻的字线。
当存储器设备执行编程操作时，编程电压Vpgm可以被施加到被选择的字线Selected WL。通过电压可以被施加到剩余的未被选择的字线。在一个实施例中，包括至少两个步骤的通过电压Vpass可以被施加到未被选择的字线之中与被选择的字线SelectedWL相邻的相邻字线Adjacent WL。例如，在第一通过电压在第一时间点处被施加到相邻字线Adjacent WL之后，与第一通过电压相比具有不同幅度的第二通过电压然后可以在预定的第二时间点处被施加。第二通过电压的幅度可以大于第一通过电压的幅度。
在一个实施例中，在被选择的字线周围形成的电场可能需要集中在被选择的字线周围，使得在编程操作完成之后，被选择的存储器单元的浮置栅极内部的电荷分布被形成为如图7C所示的电荷分布。具体地，通过在编程操作期间施加到被选择的字线的编程电压和施加到相邻字线的通过电压，可以在被选择的字线周围形成电场。此时，随着施加到被选择的字线的电压幅度与施加到相邻字线的电压幅度之间的差增大，电场可以集中在被选择的字线上。当施加到相邻字线的通过电压的幅度较小时，在对被选择的存储器单元的编程操作期间，对被选择的存储器单元进行编程的速度可能降低。因此，需要选择适当幅度的通过电压。
图11是图示了在编程操作中施加到被选择的字线以及与被选择的字线相邻的字线的电压根据时间的时序图。
具体地，对被选择的存储器单元的编程操作可以包括第一编程循环PLl至第n编程循环PLn。图11是图示了电压的幅度根据时间的时序图，在参考图8描述的多个编程循环之中的特定编程循环的编程电压施加步骤中，该电压被施加到被选择的字线Selected WL以及与被选择的字线相邻的相邻字线Adjacent WLs。
在t1处，第一通过电压Vpassl可以被施加到被选择的字线Selected WL和相邻字线Adjacent WLs。
在t2处，预定幅度的编程电压Vpgm可以被施加到被选择的字线Selected WL。如参考图8所描述的，编程电压Vpgm可以随着编程循环增加而增加阶跃电压。
在t3处，被选择的字线Selected WL的电位可以达到编程电压Vpgm的电平。
在t4处，第二通过电压Vpass2可以被施加到相邻字线Adjacent WLs。第二通过电压Vpass2的幅度可以大于第一通过电压Vpass1的幅度。
在t5处，相邻字线Adjacent WLs的电位可以达到第二通过电压Vpass2的电平。
如参考图11所描述的，在编程电压被施加到被选择的字线Selected WL的同时，通过电压可以在两个步骤中被施加到相邻字线Adjacent WLs。从第一通过电压Vpass1增加到第二通过电压Vpass2的时间点可以预先确定。
图12是图示了根据一个实施例的在编程操作的每个区段中施加第二通过电压的时间点的图。
在一个实施例中，对被选择的存储器单元的编程操作可以包括多个编程循环。该多个编程循环可以被再次划分为第一区段和第二区段。第一区段可以包括多个编程循环之中的第一编程循环PL1至第八编程循环PL8。第二区段可以包括多个编程循环之中的第九编程循环PL9至第n编程循环PLn。第n编程循环可以是在对被选择的存储器单元的编程操作中包括的多个编程循环之中的最后一个编程循环。
在图12中，上方曲线图图示了根据时间的电压的幅度，该电压在编程操作的第一区段和第二区段中包括的多个编程循环中被施加到被选择的字线Selected WL。中间曲线图图示了根据时间的电压的幅度，该电压在第一区段中包括的多个编程循环中被施加到相邻字线Adjacent WLs。下方曲线图图示了根据时间的电压的幅度，该电压在第二区段中包括的多个编程循环中被施加到相邻字线Adjacent WLs。
在t1a处，第一通过电压Vpassl可以被施加到被选择的字线Selected WL和相邻字线Adjacent WLs。
在t2a处，编程电压Vpgm可以被施加到被选择的字线Selected WL。如参考图8所描述的，编程电压Vpgm可以是随着编程循环增加而增加预定阶跃电压的电压。因此，随着编程循环增加，编程电压Vpgm的幅度可以增加。
在t3a处，被选择的字线Selected WL的电位可以达到编程电压Vpgm的电平。
在一个实施例中，第二通过电压Vpass2被施加到相邻字线Adjacent WLs的时间点可以根据在其中包括正在进行的编程循环的区段而变化。
当正在进行的编程循环被包括在第一区段中时，第二通过电压Vpass2可以在t5a处被施加到相邻字线Adjacent WLs。例如，在第一编程循环PL1至第八编程循环PL8的编程电压施加步骤中，第二通过电压被施加到相邻字线Adjacent WLs的时间点可以是t5a。
当正在进行的编程循环被包括在第二区段中时，第二通过电压Vpass2可以在t4a处被施加到相邻字线Adjacent WLs。例如，在第九编程循环PL9至第n编程循环PLn的编程电压施加步骤中，第二通过电压被施加到相邻字线Adjacent WLs的时间点可以是t4a。
在编程操作的编程电压施加步骤中，当编程循环增加时，施加到被选择的字线Selected WL的编程电压Vpgm可以增加预定幅度的阶跃电压。因此，在第一区段中包括的编程循环中施加到被选择的字线Selected WL的编程电压Vpgm的幅度可以小于在第二区段中包括的编程循环中施加到被选择的字线Selected WL的编程电压Vpgm的幅度。
随着施加到被选择的字线的编程电压Vpgm的幅度与施加到相邻字线AdjacentWLs的通过电压的幅度之间的差增加，电场可以集中在被选择的字线Selected WL上。因此，在其中编程电压Vpgm的幅度相对较低的第一区段中包括的编程循环中，比第二通过电压Vpass2的幅度低的幅度的第一通过电压Vpass1被施加的时间可以被设置得更长。相反，在其中编程电压Vpgm的幅度相对较高的第二区段中包括的编程循环中，比第一通过电压Vpass1的幅度高的幅度的第二通过电压Vpass2被施加的时间可以被设置得更长。
图13是图示了根据另一实施例的在编程操作的每个区段中施加第二通过电压的时间点的图。
在一个实施例中，对被选择的存储器单元的编程操作可以包括多个编程循环。该多个编程循环可以被再次划分为第一区段、第二区段和第三区段。第一区段可以包括多个编程循环之中的第一编程循环PL1至第四编程循环PL4。第二区段可以包括多个编程循环之中的第五编程循环PL5至第八编程循环PL8。第三区段可以包括多个编程循环之中的第九编程循环PL9至第n编程循环PLn。第n编程循环可以是在对被选择的存储器单元的编程操作中包括的多个编程循环之中的最后一个编程循环。
图13的曲线图图示了在三个区段之中的每个区段中包括的编程循环的编程电压施加步骤中，根据时间施加到相邻字线Adjacent WLs的通过电压的幅度。
参考图13，在第一区段中包括的第一编程循环PL1至第四编程循环PL4的编程电压施加步骤中，第一通过电压Vpass1可以在t1b处被施加到相邻字线Adjacent WLs，并且然后第二通过电压Vpass2可以在t2b处被施加到相邻字线Adjacent WLs。
在第二区段中包括的第五编程循环PL5至第八编程循环PL8的编程电压施加步骤中，第一通过电压Vpassl可以在t1b处被施加到相邻字线Adjacent WLs，并且然后第二通过电压Vpass2可以在t3b处被施加到相邻字线Adjacent WLs。
在第三区段中包括的第九编程循环PL9至第n编程循环PLn的编程电压施加步骤中，第一通过电压Vpassl可以在t1b处被施加到相邻字线Adjacent WLs，并且然后第二通过电压Vpass2可以在t4b处被施加到相邻字线Adjacent WLs。
即，在对被选择的存储器单元的编程操作中，随着区段增加，第二通过电压被施加到相邻字线Adjacent WLs的时间点可以更早。换言之，随着区段增加，第一通过电压Vpass1被施加到相邻字线Adjacent WLs的时间长度可以缩短。随着区段增加，第二通过电压Vpass2被施加到相邻字线Adjacent WLs的时间长度可以变得更长。
在一个实施例中，随着区段增加，第二通过电压被施加的时间点可以被设置为提早预定阶跃时间。例如，t2b和t3b之间的差可以与t3b和t4b之间的差相同。
多个编程循环中包括的区段的数量不限于该实施例。即，在对被选择的存储器单元的编程操作中，多个编程循环可以被划分为四个或更多个区段。
图14是图示了根据另一实施例的在编程操作的每个区段中施加第二通过电压和第三通过电压的时间点的图。
在一个实施例中，对被选择的存储器单元的编程操作可以包括多个编程循环。该多个编程循环可以被再次划分为第一区段和第二区段。第一区段可以包括多个编程循环之中的第一编程循环PL1至第八编程循环PL8。第二区段可以包括多个编程循环之中的第九编程循环PL9至第n编程循环PLn。第n编程循环可以是对被选择的存储器单元的编程操作中包括的多个编程循环之中的最后一个编程循环。
具体地，图14的曲线图图示了根据时间的通过电压的幅度，在两个区段中的每个区段中包括的编程循环的编程电压施加步骤中，该通过电压被施加到相邻字线AdjacentWLs。在一个实施例中，在编程电压被施加到被选择的字线Selected WL的同时，通过电压可以在三个步骤中被施加到相邻字线Adjacent WLs。通过电压从第一通过电压Vpass1增加到第二通过电压Vpass2的时间点和通过电压从第二通过电压Vpass2增加到第三通过电压Vpass3的时间点可以预先确定。
参考图14，在多个编程循环之中的被包括在第一区段中的第一编程循环PL1至第八编程循环PL8的编程电压施加步骤中，第一通过电压Vpass1可以在t1c处被施加到相邻字线Adjacent WLs。
在t1c处第一通过电压Vpassl被施加到相邻字线Adjacent WLs之后经过预定时间之后，第二通过电压Vpass2可以在t2c处被施加。
在t2c处第二通过电压Vpass2被施加到相邻字线Adjacent WLs之后经过预定时间之后，第三通过电压Vpass3可以在t3c处被施加。
在多个编程循环之中的被包括在第二区段中的第九编程循环PL9至第n编程循环PLn的编程电压施加步骤中，第一通过电压Vpassl可以在t1c处被施加到相邻字线AdjacentWLs。
在t1c处第一通过电压Vpassl被施加到相邻字线Adjacent WLs之后经过预定时间之后，第二通过电压Vpass2可以在t2c'处被施加。
在t2c'处第二通过电压Vpass2被施加到相邻字线Adjacent WLs之后经过预定时间之后，第三通过电压Vpass3可以在t3c'处被施加。
在一个实施例中，作为在第二区段中包括的编程循环的编程电压施加步骤中施加第二通过电压Vpass2的时间点的t2c’可以早于t2c，t2c是在第一区段中包括的编程循环的编程电压施加步骤中施加第二通过电压Vpass2的时间点。
在一个实施例中，作为在第二区段中包括的编程循环的编程电压施加步骤中施加第三通过电压Vpass3的时间点的t3c'可以早于t3c，t3c是在第一区段中包括的编程循环的编程电压施加步骤中施加第三通过电压Vpass3的时间点。
施加到相邻字线Adjacent WLs的通过电压的步骤数量不限于该实施例。
图15是图示了根据一个实施例的存储器设备的操作的流程图。
在步骤S1501中，存储器设备可以从存储器控制器接收编程命令。编程命令可以是对与多个字线连接的存储器单元执行编程操作的命令。编程操作可以包括多个编程循环，该多个编程循环包括编程电压施加步骤。
在步骤S1503中，响应于存储器控制器的编程命令，存储器设备可以通过向被选择的字线施加编程电压Vpgm、向相邻字线施加第一通过电压、并且然后在预定的第一时间点处施加第二通过电压，来执行编程操作，第二通过电压大于第一通过电压。
在步骤S1505中，存储器设备可以确定当前正在进行的编程循环是否是第m循环。
在当前正在进行的编程循环不是第m循环时，在步骤S1507中，存储器设备可以通过使用增加了阶跃电压Vstep的编程电压Vpgm来执行下一编程循环。
在当前正在进行的编程循环是第m循环时，在步骤S1509中，存储器设备可以将下一循环的编程电压Vpgm增加阶跃电压Vstep。
在步骤S1511中，存储器设备可以通过向被选择的字线施加编程电压Vpgm、向相邻字线施加第一通过电压、并且然后在预定的第二时间点处施加第二通过电压，来执行编程操作，第二通过电压大于第一通过电压。第二时间点可以早于第一时间点。换言之，在第一至第m编程循环中第一通过电压被施加到相邻字线的时间长度可以长于在第m+1编程循环至最后一个编程循环中第一通过电压被施加到相邻字线的时间长度。
在步骤S1513中，存储器设备可以检查编程操作是否完成。当编程操作未完成时，存储器设备可以从步骤S1509再次执行编程操作。当编程操作完成时，存储器设备可以结束与存储器控制器的编程命令相对应的编程操作。
图16是图示了图1的存储器控制器的另一实施例的图。
参考图16，存储器控制器1000可以连接到主机和存储器设备。存储器控制器1000可以被配置为响应于来自主机的请求而访问存储器设备。例如，存储器控制器1000可以被配置为控制对存储器设备的写入、读取、擦除和后台操作。存储器控制器1000可以被配置为在存储器设备与主机之间提供接口。存储器控制器1000可以被配置为驱动用于控制存储器设备的固件。
存储器控制器1000可以包括处理器1010、存储器缓冲器1020、纠错电路(ECC)1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。
总线1070可以被配置为在存储器控制器1000的部件之间提供信道。
处理器1010可以控制存储器控制器1000的整体操作，并且可以执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信，并且通过存储器接口1060与存储器设备通信。此外，处理器1010可以通过缓冲器控制器1050与存储器缓冲器1020通信。处理器1010可以使用存储器缓冲器1020作为操作存储器、高速缓冲存储器或缓冲存储器，来控制存储设备的操作。
处理器1010可以执行FTL的功能。处理器1010可以通过FTL将由主机提供的LBA转化为PBA。FTL可以通过使用映射表来接收LBA并且将LBA转化为PBA。闪存转换层的地址映射方法可以包括根据映射单位的各种方法。代表性地址映射方法包括页映射方法、块映射方法和混合映射方法。
处理器1010可以被配置为随机化从主机接收的数据。例如，处理器1010可以使用随机化种子对从主机接收的数据进行随机化。经随机化的数据可以作为要存储的数据被提供给存储器设备，并且可以被编程到存储器单元阵列。
处理器1010可以被配置为在读取操作期间对从存储器设备接收的数据进行去随机化。例如，处理器1010可以使用去随机化种子对从存储器设备接收的数据进行去随机化。经去随机化的数据可以被输出到主机。
在一个实施例中，处理器1010可以通过驱动软件或固件来执行随机化和去随机化。
存储器缓冲器1020可以用作处理器1010的操作存储器、高速缓冲存储器或缓冲存储器。存储器缓冲器1020可以存储由处理器1010执行的代码和命令。存储器缓冲器1020可以存储由处理器1010处理的数据。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC 1030可以执行错误纠正。ECC 1030可以基于要通过存储器接口1060写入存储器设备的数据来执行纠错编码(ECC编码)。经纠错编码的数据可以通过存储器接口1060被传送到存储器设备。ECC1030可以对通过存储器接口1060从存储器设备接收的数据执行纠错解码(ECC解码)。例如，ECC 1030可以作为存储器接口1060的部件被包括在存储器接口1060中。
主机接口1040可以被配置为在处理器1010的控制下与外部主机通信。主机接口1040可以被配置为通过使用各种通信方法中的至少一种来执行通信，该各种通信方法诸如为通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围部件互连(PCI快速)、非易失性存储器快速(NVMe)、通用闪存存储(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和减载DIMM(LRDIMM)。
缓冲器控制器1050可以被配置为在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060可以被配置为在处理器1010的控制下与存储器设备通信。存储器接口1060可以通过信道与存储器设备传达命令、地址和数据。
例如，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制器1050。
例如，处理器1010可以通过使用代码来控制存储器控制器1000的操作。处理器1010可以从设置在存储器控制器1000内部的非易失性存储器设备(例如，只读存储器)加载代码。在另一示例中，处理器1010可以通过存储器接口1060从存储器设备加载代码。
例如，存储器控制器1000的总线1070可以被划分为控制总线和数据总线。数据总线可以被配置为在存储器控制器1000内传输数据，并且控制总线可以被配置为在存储器控制器1000内传输诸如命令和地址的控制信息。数据总线和控制总线可以彼此分离，并且可以互不干扰或者互不影响。数据总线可以连接到主机接口1040、缓冲器控制器1050、ECC1030和存储器接口1060。控制总线可以连接到主机接口1040、处理器1010、缓冲器控制器1050、存储器缓冲器1020和存储器接口1060。
图17是图示了存储器卡系统的框图，根据本公开的一个实施例的存储设备被应用到该存储器卡系统。
参考图17，存储器卡系统2000包括存储器控制器2100、存储器设备2200和连接器2300。
存储器控制器2100可以连接到存储器设备2200。存储器控制器2100可以被配置为访问存储器设备2200。例如，存储器控制器2100可以被配置为控制对存储器设备2200的读取、写入、擦除和后台操作。存储器控制器2100可以被配置为在存储器设备2200与主机之间提供接口。存储器控制器2100可以被配置为驱动用于控制存储器设备2200的固件。存储器控制器2100可以与参考图1描述的存储器控制器200相同地来实现。
例如，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理器、主机接口、存储器接口和ECC的部件。
存储器控制器2100可以通过连接器2300与外部设备通信。存储器控制器2100可以根据特定通信标准与外部设备(例如，主机)通信。例如，存储器控制器2100可以被配置为通过各种通信标准中的至少一种与外部设备通信，该各种通信标准诸如为通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围部件互连(PCI)、PCI快速(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型盘接口(ESDI)、集成驱动电子器件(IDE)、火线、通用闪存存储(UFS)、Wi-Fi、蓝牙和NVMe。例如，连接器2300可以由上述各种通信标准中的至少一种来限定。
例如，存储器设备2200可以由各种非易失性存储器元件来配置，该各种非易失性存储器元件诸如为电可擦除和可编程ROM(EEPROM)、NAND闪存存储器、NOR闪存存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋扭矩磁性RAM(STT-MRAM)。
存储器控制器2100和存储器设备2200可以集成到一个半导体设备中，以配置存储器卡。例如，存储器控制器2100和存储器设备2200可以集成到一个半导体设备中，以配置诸如以下的存储器卡：PC卡(个人计算机存储器卡国际协会(PCMCIA))、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC或eMMC)、SD卡(SD、迷你SD、微型SD或SDHC)和通用闪存存储(UFS)。
图18是图示了固态驱动器(SSD)系统的框图，根据本公开的一个实施例的存储设备被应用到该SSD系统。
参考图18，SSD系统3000可以包括主机3100和SSD 3200。SSD3200可以通过信号连接器3001与主机3100交换信号SIG，并且可以通过功率连接器3002接收功率PWR。SSD 3200可以包括SSD控制器3210、多个闪存存储器3221至322n、辅助功率设备3230和缓冲存储器3240。
根据本公开的一个实施例，SSD控制器3210可以执行参考图1描述的存储器控制器200的功能。
SSD控制器3210可以响应于从主机3100接收的信号而控制多个闪存存储器3221至322n。例如，该信号可以是基于主机3100与SSD3200之间的接口的信号。例如，该信号可以是由诸如以下的接口中的至少一种接口限定的信号：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围部件互连(PCI)、PCI快速(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型盘接口(ESDI)、集成驱动电子器件(IDE)、火线、通用闪存存储(UFS)、Wi-Fi、蓝牙和NVMe。
辅助功率设备3230可以通过功率连接器3002连接到主机3100。辅助功率设备3230可以从主机3100接收功率PWR，并且可以用该功率进行充电。当来自主机3100的功率供应不顺畅时，辅助功率设备3230可以提供SSD 3200的功率。例如，辅助功率设备3230可以位于SSD 3200中，或者可以位于SSD 3200外部。例如，辅助功率设备3230可以位于主板上，并且可以向SSD 3200提供辅助功率。
缓冲存储器3240可以作为SSD 3200的缓冲存储器进行操作。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪存存储器3221至322n接收的数据，或者可以临时存储闪存存储器3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器、或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
图19是图示了用户系统的框图，根据本公开的一个实施例的存储设备被应用到该用户系统。
参考图19，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可以驱动用户系统4000中包括的部件、操作系统(OS)、用户程序等。例如，应用处理器4100可以包括控制用户系统4000中包括的部件的控制器、接口、图形引擎等。应用处理器4100可以被提供作为芯片上系统(SoC)。
存储器模块4200可以作为用户系统4000的主存储器、操作存储器、缓冲存储器或高速缓冲存储器进行操作。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR2 SDRAM和LPDDR3 SDRAM的易失性随机存取存储器、或者诸如PRAM、ReRAM、MRAM和FRAM的非易失性随机存取存储器。例如，应用处理器4100和存储器模块4200可以基于叠层封装(POP)被封装，并且被提供作为一个半导体封装。
网络模块4300可以与外部设备通信。例如，网络模块4300可以支持无线通信，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进、Wimax、WLAN、UWB、蓝牙和WI-FI。例如，网络模块4300可以被包括在应用处理器4100中。
存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。替代地，存储模块4400可以将存储模块4400中存储的数据传输给应用处理器4100。例如，存储模块4400可以被实现为非易失性半导体存储器元件，诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存和三维NAND闪存。例如，存储模块4400可以被提供作为用户系统4000的可移除存储设备(可移除驱动器)(诸如存储器卡)和外部驱动器。
例如，存储模块4400可以包括多个非易失性存储器设备，并且该多个非易失性存储器设备可以与参考图1描述的存储器设备100相同地操作。存储模块4400可以与参考图1描述的存储设备50相同地操作。
用户接口4500可以包括用于向应用处理器4100输入数据或指令或者用于向外部设备输出数据的接口。例如，用户接口4500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示设备、有源矩阵OLED(AMOLED)显示设备、LED、扬声器和监视器。

Claims (18)

1.一种存储器设备，包括：
多个存储器单元，所述多个存储器单元连接到多个字线中的每个字线；
外围电路，被配置为对与所述多个字线之中的被选择的字线连接的存储器单元执行编程操作，所述编程操作包括多个编程循环；以及
控制逻辑，被配置为在所述编程操作的所述多个编程循环中的一些编程循环中，控制所述外围电路向所述被选择的字线施加编程电压，向与所述被选择的字线相邻的相邻字线施加第一通过电压，并且然后在预定时间点处向所述相邻字线施加第二通过电压，其中所述第二通过电压与所述第一通过电压相比具有不同的幅度，
其中所述控制逻辑被配置为在所述编程操作的所述多个编程循环中的其余编程循环中，控制所述外围电路在与所述预定时间点不同的时间点处向所述相邻字线施加所述第二通过电压。
2.根据权利要求1所述的存储器设备，其中所述第二通过电压具有比所述第一通过电压更高的电压电平。
3.根据权利要求1所述的存储器设备，其中从所述多个编程循环之中的第一循环到被选择的循环之前，所述第一通过电压被施加到所述相邻字线的第一时间长于所述第二通过电压被施加到所述相邻字线的第二时间，并且
从所述被选择的循环到所述多个编程循环之中的最后一个循环，所述第二时间长于所述第一时间。
4.根据权利要求1所述的存储器设备，其中所述控制逻辑被配置为控制所述外围电路在所述多个编程循环之中的第一循环中，在所述预定时间点处将所述第二通过电压施加到所述相邻字线，并且
其中当后续编程循环被执行时，所述控制逻辑被配置为在比所述第二通过电压在先前循环中被施加到所述相邻字线的时候早阶跃时间的时间点处，将所述第二通过电压施加到所述相邻字线。
5.根据权利要求1所述的存储器设备，其中所述多个编程循环被划分为多个区段，并且
其中所述控制逻辑被配置为控制所述外围电路在所述多个区段之中的第一区段中包括的编程循环中，在所述预定时间点处将所述第二通过电压施加到所述相邻字线，其中所述第一区段包括第一编程循环，并且
其中当作为所述多个区段之中的不同区段的一部分的后续编程循环被执行时，所述控制逻辑被配置为在比所述第二通过电压在先前区段中包括的编程循环中被施加到所述相邻字线的时候早阶跃时间的时间点处，将所述第二通过电压施加到所述相邻字线。
6.根据权利要求1所述的存储器设备，其中所述控制逻辑被配置为当所述多个编程循环中的编程循环在所述编程操作中增加时，控制所述外围电路将增加预定阶跃电压的编程电压施加到所述被选择的字线。
7.根据权利要求6所述的存储器设备，其中当所述多个编程循环中的所述编程循环增加时，所述第二通过电压的幅度增加所述预定阶跃电压。
8.根据权利要求1所述的存储器设备，其中所述第一通过电压的幅度是用于形成通道的最小电压，电流通过所述通道在与所述相邻字线连接的多个存储器单元的源极区域与漏极区域之间流动。
9.一种存储器设备，包括：
多个存储器单元，所述多个存储器单元连接到多个字线中的每个字线；
外围电路，被配置为对与所述多个字线之中的被选择的字线连接的存储器单元执行编程操作，所述编程操作包括多个编程循环；以及
控制逻辑，被配置为在所述编程操作的所述多个编程循环中的一些编程循环中，控制所述外围电路向所述被选择的字线施加编程电压，并且向与所述被选择的字线相邻的相邻字线施加在两个或更多个时间点处增加的通过电压，
其中所述控制逻辑被配置为在所述编程操作的所述多个编程循环中的其余编程循环中，控制所述外围电路向所述相邻字线施加在与所述通过电压在所述多个编程循环中的所述一些编程循环中增加的所述两个或更多个时间点不同的时间点处增加的通过电压。
10.根据权利要求9所述的存储器设备，其中从第一循环到被选择的循环之前，在所述通过电压在所述两个或更多个时间点之中的第一时间点处增加之后保持所述通过电压的幅度的时间长度长于在所述通过电压在所述两个或更多个时间点之中的最后一个时间点处增加之后保持所述通过电压的幅度的时间长度，并且
其中从所述被选择的循环到最后一个循环，在所述通过电压在所述第一时间点处增加之后保持所述通过电压的幅度的所述时间长度短于在所述通过电压在所述最后一个时间点处增加之后保持所述通过电压的幅度的所述时间长度。
11.根据权利要求9所述的存储器设备，其中所述通过电压在所述两个或更多个时间点中的每个时间点处增加预定阶跃电压。
12.一种操作存储器设备的方法，所述存储器设备对与多个字线之中的被选择的字线连接的存储器单元执行编程操作，所述编程操作包括多个编程循环，所述方法包括：
向所述被选择的字线施加编程电压，以及
在所述编程电压被施加的同时，向与所述被选择的字线相邻的相邻字线施加通过电压，
其中在所述编程操作的所述多个编程循环中的一些编程循环中，向所述相邻字线施加所述通过电压包括：向所述相邻字线施加第一通过电压，并且然后在预定时间点处向所述相邻字线施加第二通过电压，其中所述第二通过电压的幅度不同于所述第一通过电压的幅度，并且
其中在所述编程操作的所述多个编程循环中的其余编程循环中，所述第二通过电压在与所述预定时间点不同的时间点处被施加到所述相邻字线。
13.根据权利要求12所述的方法，其中所述第二通过电压大于所述第一通过电压。
14.根据权利要求12所述的方法，其中从所述多个编程循环之中的第一循环到被选择的循环之前，所述第一通过电压被施加到所述相邻字线的第一时间长于所述第二通过电压被施加到所述相邻字线的第二时间，并且
从所述被选择的循环到所述多个编程循环之中的最后一个循环，所述第二时间长于所述第一时间。
15.根据权利要求12所述的方法，其中向所述相邻字线施加所述通过电压包括：
在所述多个编程循环之中的第一循环中，在所述预定时间点处将所述第二通过电压施加到所述相邻字线；以及
在后续编程循环被执行时，在比所述第二通过电压在先前循环中被施加到所述相邻字线的时候早阶跃时间的时间点处，将所述第二通过电压施加到所述相邻字线。
16.根据权利要求12所述的方法，其中所述多个编程循环被划分为多个区段，并且
向所述相邻字线施加所述通过电压包括：
在所述多个区段之中的第一区段中包括的编程循环中，在所述预定时间点处将所述第二通过电压施加到所述相邻字线，其中所述第一区段包括第一编程循环，以及
当作为所述多个区段之中的不同区段的一部分的后续编程循环被执行时，在比所述第二通过电压在先前区段中包括的编程循环中被施加到所述相邻字线的时候早阶跃时间的时间点处，将所述第二通过电压施加到所述相邻字线。
17.根据权利要求12所述的方法，其中向所述被选择的字线施加所述编程电压包括：当所述多个编程循环中的编程循环增加时，将增加预定阶跃电压的编程电压施加到所述被选择的字线。
18.根据权利要求12所述的方法，其中所述第一通过电压的幅度是用于形成通道的最小电压，电流通过所述通道在与所述相邻字线连接的多个存储器单元的源极区域与漏极区域之间流动。
CN202210819645.2A 2022-02-10 2022-07-12 存储器设备和操作该存储器设备的方法 Pending CN116631480A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0017783 2022-02-10
KR1020220017783A KR20230120928A (ko) 2022-02-10 2022-02-10 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
CN116631480A true CN116631480A (zh) 2023-08-22

Family

ID=87637048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210819645.2A Pending CN116631480A (zh) 2022-02-10 2022-07-12 存储器设备和操作该存储器设备的方法

Country Status (3)

Country Link
US (1) US20230307069A1 (zh)
KR (1) KR20230120928A (zh)
CN (1) CN116631480A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101358752B1 (ko) * 2007-08-06 2014-02-06 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
KR20210126396A (ko) * 2020-04-10 2021-10-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Also Published As

Publication number Publication date
KR20230120928A (ko) 2023-08-17
US20230307069A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
CN111696608B (zh) 存储器装置及其操作方法
CN110503997B (zh) 存储器装置及其操作方法
CN110390970B (zh) 存储器装置及其操作方法
KR102611345B1 (ko) 메모리 컨트롤러 및 그 동작 방법
CN111258793B (zh) 存储器控制器及其操作方法
US20210191636A1 (en) Storage device and method of operating the same
CN111105829A (zh) 存储器控制器及其操作方法
CN113948139A (zh) 存储器装置及其操作方法
CN111445939B (zh) 存储装置及其操作方法
CN110619912B (zh) 存储装置以及该存储装置的操作方法
CN115376596A (zh) 存储器设备和该存储器设备的操作方法
US11373708B2 (en) Memory device and method of operating the same
CN114121104A (zh) 存储器设备及其操作方法
US20230253058A1 (en) Memory device and method of operating the same
US20230253050A1 (en) Memory device and method of operating the memory device
US20220392538A1 (en) Memory device and operating method thereof
US11417399B2 (en) Memory device and method of operating the same
CN115620787A (zh) 用于执行编程操作的存储器装置及其操作方法
US20210174843A1 (en) Memory device and method of operating the same
CN114792541A (zh) 存储器设备和操作该存储器设备的方法
KR20220048377A (ko) 저장 장치 및 그 동작 방법
CN112289361A (zh) 存储器装置及其操作方法
US20230307069A1 (en) Memory device and method of operating the same
US11646089B2 (en) Memory device for performing verify operation and operating method thereof
KR20230012334A (ko) 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination