CN110998734A - 能够减少程序干扰的存储器件及其擦除方法 - Google Patents

能够减少程序干扰的存储器件及其擦除方法 Download PDF

Info

Publication number
CN110998734A
CN110998734A CN201980003436.7A CN201980003436A CN110998734A CN 110998734 A CN110998734 A CN 110998734A CN 201980003436 A CN201980003436 A CN 201980003436A CN 110998734 A CN110998734 A CN 110998734A
Authority
CN
China
Prior art keywords
special
memory cell
memory cells
controller
failed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980003436.7A
Other languages
English (en)
Inventor
汤强
付祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN110998734A publication Critical patent/CN110998734A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种在存储器件中使用的擦除方法。存储器件包括存储单元串和控制器，该存储单元串包括不用于存储数据的多个特殊存储单元和用于存储数据的多个主存储单元。该擦除方法包括：控制器验证多个特殊存储单元中的至少一个特殊存储单元是否已经失效；如果至少一个特殊存储单元已经失效，则控制器重置至少一个特殊存储单元；以及控制器擦除多个主存储单元。

Description

能够减少程序干扰的存储器件及其擦除方法
技术领域
本发明涉及存储器件，且特别是涉及能够减少程序干扰的存储器件及其擦除方法。
背景技术
当技术进步时，高密度存储单元被合并在半导体存储器件中以减小总设备尺寸并增加数据存储能力。然而，集成密度的增加可以导致在存储单元之间的耦合的增加，并且未选定存储单元可以无意地被编程。未选定存储单元的无意编程被称为“程序干扰”。
发明内容
在一个实施方式中，存储器件包括存储单元串、多个特殊字线、多个主字线和控制器。该串存储单元包括多个特殊存储单元和多个主存储单元。多个特殊存储单元串联耦合，其被布置在该串存储单元的一端，并且不用于存储数据。多个主存储单元用于存储数据并且串联耦合。多个主存储单元中的一个主存储单元耦合到多个特殊存储单元中的一个特殊存储单元。多个特殊字线分别耦合到多个特殊存储单元。多个主字线分别耦合到多个主存储单元。控制器耦合到多个特殊字线和多个字线，并且用于验证多个特殊存储单元中的至少一个特殊存储单元是否已经失效，如果至少一个特殊存储单元已经失效则重置至少一个特殊存储单元，并且擦除多个主存储单元。
在另一实施方式中，在存储器件中采用擦除方法。存储器件包括存储单元串和控制器。该串存储单元包括不用于存储数据的多个特殊存储单元和用于存储数据的多个主存储单元。擦除方法包括：控制器验证多个特殊存储单元中的至少一个特殊存储单元是否已经失效；如果至少一个特殊存储单元已经失效，则控制器重置至少一个特殊存储单元；以及控制器擦除多个主存储单元。
在阅读了在各种附图和图中示出的优选实施方式的下面的详细描述之后，本发明的这些和其它目的将无疑对本领域中的普通技术人员而言将变得显而易见。
附图说明
图1是根据本发明的一个实施方式的存储器件的透视图。
图2是图1中的存储器件的方块图。
图3是用于在图1中的存储器件中使用的擦除方法的流程图。
图4是在图3中的擦除方法中合并的重置方法的流程图。
图5是用于在图1中的存储器件中使用的另一擦除方法的流程图。
图6是在图5中的擦除方法中合并的重置方法的流程图。
具体实施方式
图1是根据本发明的实施方式的存储器件1的透视图。存储器件1可以是三维(3D)NAND闪存器件，并且可以包括衬底10、控制器12和存储器电路14。控制器12和存储器电路14可以被布置在衬底10上。存储器电路14可以包含堆叠成层并用于数据存储的多个单元阵列141到14M，M是正整数。控制器12可以耦合到存储器电路14以控制存储器电路14的读取、编程和/或擦除操作，并且可以与外部主机通信以接收用于存储在存储器电路14中的数据并且传输从存储器电路14取出的数据。
图2是存储器件1的方块图。存储器件1可以包括顶部选择线TSL、虚设字线DWL、字线WL(1)到WL(N)、底部选择线BSL、源线SL、位线BL(1)到BL(P)、控制器12和包括多个单元阵列141-14M的存储器电路14，其中只有单元阵列14m在图2中示出，其中N、P是正整数，例如N＝64和P＝8192，m是正整数并且m≤M。顶部选择线TSL和虚设字线DWL可以被称为特殊字线。
单元阵列14m可以包括被布置到单元串S(1)到S(P)内的顶部选择单元Cts(1)到Cts(P)、虚设存储单元Cd(1)到Cd(P)、主存储单元Cm(1,1)到Cm(P,N)、底部选择单元Cbs(1)到Cbs(P)。在一些实施方式中，单元阵列14m可以包括两行或更多行顶部选择单元、虚设存储单元和底部选择单元。此外，在一些实施方式中，单元阵列14m可以包括在该行底部选择单元和主存储单元Cm(1,1)到Cm(P,N)之间的一行或多行虚设存储单元。存储器件1可以用于在擦除操作期间验证和重置单元阵列141-14M的顶部选择单元Cts(1)到Cts(P)和虚设存储单元Cd(1)到Cd(P)，从而减少程序干扰。
顶部选择单元Cts(1)到Cts(P)、虚设存储单元Cd(1)到Cd(P)、主存储单元Cm(1,1)到Cm(P,N)和底部选择单元Cbs(1)到Cbs(P)中的每一者可以是包括控制端子、第一端子和第二端子的浮栅晶体管或电荷俘获晶体管。顶部选择线TSL可以耦合到顶部选择单元Cts(1)到Cts(P)的控制端子，以及位线BL(1)到BL(P)可以分别耦合到顶部选择单元Cts(1)到Cts(P)的第一端子。虚设字线DWL可以耦合到虚设存储单元Cd(1)到Cd(P)的控制端子，以及虚设存储单元Cd(1)到Cd(P)的第一端子可以分别耦合到顶部选择单元Cts(1)到Cts(P)的第二端子。字线WL(1)到WL(N)可以分别耦合到在第一行中的主存储单元Cm(1,1)到Cm(P,1)至在第N行中的主存储单元Cm(1,N)到Cm(P,N)，以及主存储单元Cm(1,1)到Cm(P,1)的第一端子可以分别耦合到虚设存储单元Cd(1)到Cd(P)的第二端子。底部选择线BSL可以耦合到底部选择单元Cbs(1)到Cbs(P)的控制端子，底部选择单元Cbs(1)到Cbs(P)的第一端子可以分别耦合到主存储单元Cm(1,N)到Cm(P,N)的第二端子，以及源线SL可以耦合到底部选择单元Cbs(1)到Cbs(P)的第二端子。控制器12可以使用字线WL(1)到WL(N)和位线BL(1)到BL(P)来处理主存储单元Cm(1,1)到Cm(P,N)。
顶部选择单元Cts(1)到Cts(P)和虚设存储单元Cd(1)到Cd(P)可以被称为特殊存储单元。每个串S(p)可以包含特殊存储单元Cts(p)、Cd(p)、主存储单元Cm(p,1)到Cm(p,N)和底部选择单元Cbs(p)，p是正整数以及p≤P。特殊存储单元Cts(p)、Cd(p)不用于存储用户数据，其被布置在串S(p)的一端，并串联耦合。主存储单元Cm(p,1)到Cm(p,N)用于存储用户数据并串联耦合。顶部选择单元Cts(1)到Cts(P)、虚设存储单元Cd(1)到Cd(P)、主存储单元Cm(1,1)到Cm(P,N)和底部选择单元Cbs(1)到Cbs(P)可以具有单层单元(SLC)类型、多层单元(MLC)类型、三层单元(TLC)类型、四层单元(QLC)类型或更高层类型，并被编程为Q个可能的状态中的一种状态，Q是大于1的正整数，例如，对于SLC，Q＝2，对于MLC，Q＝4，对于TLC，Q＝8，以及对于QLC，Q＝16。
在编程操作中，供电电压(例如，3.3V)可以被施加到顶部选择线TSL，接地电压(例如，0V)可以被施加到底部选择线BSL，程序电压(例如，20V)可以被施加到选定字线，通过电压(例如，10V)可以被施加到未选定字线和虚设字线DWL，接地电压可以被施加到选定位线，以及供电电压可以被施加到未选定位线。例如，当对主存储单元Cm(1,1)编程时，顶部选择线TSL由3.3V驱动，底部选择线BSL在0V处被接地，字线WL(1)由20V驱动，字线WL(2)到WL(M)和虚设字线DWL由10V驱动，位线BL(1)在0V处被接地，以及位线BL(2)到BL(P)由3.3V驱动。在这样的布置中，大电压差存在于沟道区和选定主存储单元的控制端子之间，使电子从沟道区注入到选定主存储单元的浮栅或电荷俘获层内以对其编程，而升高的电压(例如，8V)通过将通过电压从控制端子电容地耦合到其沟道区而被建立在未选定主存储单元的沟道区处，防止未选定主存储单元被编程并减小程序干扰。顶部选择单元Cts(1)到Cts(P)可以在编程操作之前被编程为预定状态(例如，擦除状态)。虚设存储单元Cd(1)到Cd(P)可以在编程操作之前被编程为预定状态(例如，擦除状态)，并在编程操作期间在其控制端子处由通过电压或虚设偏置电压被偏置，提供沟道电压从主存储单元Cm(1,1)到Cm(P,1)的沟道区的沟道电压到顶部选择单元Cts(1)到Cts(P)的沟道区的沟道电压的逐渐过渡，通过在编程操作期间抑制栅极诱导的漏极泄漏(GIDL)来减小编程干扰，特别是在对主存储单元Cm(1,1)到Cm(P,1)中的一个主存储单元编程期间。在一些实施方式中，可以从在通过电压和供电电压之间的范围选择虚设偏置电压。
在擦除操作中，除了从主存储单元Cm(1,N)到Cm(P,N)擦除用户数据以外，顶部选择单元Cts(1)到Cts(P)和虚设存储单元Cd(1)到Cd(P)的阈值电压也可以被验证，以及如果验证失效则被重置，从而使顶部选择单元Cts(1)到Cts(P)和虚设存储单元Cd(1)到Cd(P)能够正确地操作并减小在编程操作中的程序干扰。在一些实施方式中，对顶部选择单元Cts(1)到Cts(P)和虚设存储单元Cd(1)到Cd(P)的重置可以是可选的，并且重置偏好的设置可以被存储在存储器件1中的寄存器中。当重置偏好被设置为启用时，控制器12可以在检测到顶部选择单元Cts(1)到Cts(P)和虚设存储单元Cd(1)到Cd(P)验证失效时重置顶部选择单元Cts(1)到Cts(P)和虚设存储单元Cd(1)到Cd(P)；而当重置偏好未被设置为启用时，控制器12可以在检测到顶部选择单元Cts(1)到Cts(P)和虚设存储单元Cd(1)到Cd(P)验证失效时中止擦除操作。图3到图6概述擦除方法和在擦除操作中重置顶部选择单元Cts(1)到Cts(P)和虚设存储单元Cd(1)到Cd(P)的重置方法。
图3是用于在存储器件1中使用的擦除方法300的流程图。擦除方法300包括步骤S302到S308，在从主存储单元Cm(1,N)到Cm(P,N)擦除数据之前重置特殊存储单元。步骤S302到S306用于将特殊存储单元设置到适当的阈值电压范围，以及步骤S308用于擦除主存储单元Cm(1,N)到Cm(P,N)。在一些实施方式中，存储器件1可以采用擦除方法来验证并重置顶部选择单元Cts(1)到Cts(P)。任何合理的步骤变化或调整在本公开内容的范围内。如下解释步骤S302到S308：
步骤S302：控制器10验证特殊存储单元；
步骤S304：至少一个特殊存储单元验证失效？如果是，转到步骤S305；以及如果否，转到步骤S308；
步骤S305：重置偏好被启用？如果是，转到步骤S306；以及如果否，退出方法300；
步骤306：控制器10重置至少一个特殊存储单元；转到步骤S308；
步骤S308：控制器10擦除主存储单元；退出方法300。
当擦除方法300初始化时，控制器10使用较高验证电平和较低验证电平来验证特殊存储单元(S302)。可以分别根据特殊存储单元的预定阈值电压干扰范围的下限和上限来选择较高验证电平和较低验证电平。当至少一个特殊存储单元的阈值电压在预定阈值电压干扰范围之外时，至少一个特殊存储单元可能不正确地起作用且可能导致编程干扰，以及至少一个特殊存储单元验证已经失效。控制器10接着确定至少一个特殊存储单元是否验证已经失效(S304)，如果否，则控制器10擦除主存储单元Cm(1,1)到Cm(P,N)(S308)并退出方法300，以及如果是，则控制器10确定重置偏好是否被设置为启用(S305)。如果至少一个特殊存储单元验证已经失效且重置偏好未被设置为启用，则方法300被退出而不擦除存储单元Cm(1,1)到Cm(P,N)。如果至少一个特殊存储单元验证已经失效且重置偏好被设置为启用，则控制器10通过将至少一个特殊存储单元的阈值电压带回到预定阈值电压干扰范围内来重置至少一个特殊存储单元(S306)，并接着擦除主存储单元Cm(1,1)到Cm(P,N)(S308)。
图4是要合并到方法300中的重置方法400的流程图。重置方法400包括用于验证并重置特殊存储单元的步骤S402到S412。任何合理的步骤变化或调整在本公内容的范围内。如下解释步骤S402到S412：
步骤S402：控制器10使用较低验证电平来验证特殊存储单元；
步骤S404：至少一个特殊存储单元的阈值电压低于较低验证电平？如果是，转到步骤S406；以及如果否，转到步骤S408；
步骤S406：控制器10将编程脉冲施加到至少一个特殊存储单元；转到步骤S408；
步骤S408：控制器10使用较高验证电平来验证特殊存储单元；
步骤S410：至少一个特殊存储单元的阈值电压高于较高验证电平？如果是，转到步骤S412；以及如果否，退出方法400；
步骤S412：控制器10对至少一个特殊存储单元执行软擦除操作；退出方法400。
在步骤402中，控制器10将较低验证电平施加到特殊存储单元的控制端子，同时读取其状态，以及在步骤S404中，控制器10根据读取结果来确定至少一个特殊存储单元的阈值电压是否低于较低验证电平。如果至少一个特殊存储单元的状态使用较低验证电平被正确地读取，则至少一个特殊存储单元的阈值电压低于较低验证电平且是太低的，以及因此在步骤S406中，控制器10将一个或多个编程脉冲施加到至少一个特殊存储单元，直到控制器10不能够读取至少一个特殊存储单元的状态为止。接着在步骤S408中，控制器10将较高验证电平施加到特殊存储单元的控制端子，同时读取其状态，以及在步骤S410中，控制器10根据读取结果来确定至少一个特殊存储单元的阈值电压是否高于较低验证电平。如果至少一个特殊存储单元的状态使用较高验证电平被不正确地读取，则至少一个特殊存储单元的阈值电压不高于较高验证电平，且方法400被退出。如果至少一个特殊存储单元的状态使用较高验证电平被不正确地读取，则至少一个特殊存储单元的阈值电压高于较高验证电平且是太高的，以及因此在步骤S412中，控制器10对至少一个特殊存储单元执行软擦除操作以将其阈值电压带到低于较高验证电平，并退出方法400。可以通过使至少一个特殊存储单元的控制端子接地同时将适当的软擦除电压施加到至少一个特殊存储单元的位线来执行软擦除操作，从而将额外的电压从至少一个特殊存储单元的浮栅或电荷俘获层放出。软擦除电压可以是正电压且在幅度上比在擦除操作中采用的擦除电压较小。在一些实施方式中，验证和校正在阈值电压上太低的特殊存储单元和在阈值电压上太高的特殊存储单元的顺序可以交换，也就是说，步骤S408到S412和步骤S402到S406可以在适当的位置上交换。
图5是用于在存储器件1中使用的另一擦除方法500的流程图。擦除方法500包括在重置特殊存储单元之前从主存储单元Cm(1,N)到Cm(P,N)擦除数据的步骤S502到S508。步骤S502用于擦除主存储单元，以及步骤S505到S508用于将特殊存储单元设置为适当的状态。在一些实施方式中，存储器件1可以采用擦除方法来验证并重置虚设存储单元Cd(1)到Cd(P)。任何合理的步骤变化或调整在本公开内容的范围内。如下解释步骤S502到S508：
步骤S502：控制器10擦除主存储单元；
步骤S504：控制器10验证特殊存储单元；
步骤S506：至少一个特殊存储单元验证失效？如果是，转到步骤S507；以及如果否，退出方法500；
步骤S507：重置偏好被启用？如果是，转到步骤S508；以及如果否，退出方法500；
步骤S508：控制器10重置至少一个特殊存储单元；退出方法500。
当擦除方法500初始化时，控制器10擦除主存储单元Cm(1,N)到Cm(P,N)(S502)，并且接着使用较高验证电平和较低验证电平来验证特殊存储单元(S504)。可以分别根据特殊存储单元的预定阈值电压干扰范围的下限和上限来选择较高验证电平和较低验证电平。当至少一个特殊存储单元的阈值电压在预定阈值电压干扰范围之外时，至少一个特殊存储单元可能不正确地起作用且可能导致编程干扰，以及至少一个特殊存储单元验证已经失效。控制器10确定至少一个特殊存储单元是否验证已经失效(S506)，如果否，则控制器10退出方法500，以及如果是，则控制器10确定重置偏好是否被设置为启用(S507)。如果至少一个特殊存储单元验证已经失效且重置偏好未被设置为启用，则方法500被直接退出而不重置至少一个特殊存储单元。如果至少一个特殊存储单元验证已经失效且重置偏好被设置为启用，则控制器10通过将至少一个特殊存储单元的阈值电压带回到预定阈值电压干扰范围内来重置至少一个特殊存储单元(S508)并且接着退出方法500(S508)。
图6是要合并到方法500中的重置方法600的流程图。方法600包括用于重置特殊存储单元的步骤S602到S608。任何合理的步骤变化或调整在本公开内容的范围内。如下解释步骤S602到S608：
步骤S602：控制器10验证特殊存储单元；
步骤S604：至少一个特殊存储单元的阈值电压高于较高验证电平或低于较低验证电平？如果是，转到步骤S606；以及如果否，退出方法600；
步骤S606：控制器10擦除特殊存储单元和主存储单元；
步骤S608：控制器10对特殊存储单元编程；退出方法600。
在步骤602中，控制器10将较低验证电平或较高验证电平施加到特殊存储单元的控制端子以读取其状态，以及在步骤S604中，控制器10根据读取结果来确定至少一个特殊存储单元的阈值电压是否高于较高验证电平或低于较低验证电平。如果至少一个特殊存储单元的状态使用较低验证电平被正确地读取，则至少一个特殊存储单元的阈值电压低于较低验证电平且是太低的，以及如果至少一个特殊存储单元的状态使用较高验证电平被不正确地读取，则至少一个特殊存储单元的阈值电压高于较高验证电平且是太高的。如果至少一个特殊存储单元的阈值电压高于较高验证电平或低于较低验证电平，则控制器10擦除特殊存储单元和主存储单元Cm(1,1)到Cm(P,N)(S606)，然后将特殊存储单元编程为相应的预定状态(S608)，并退出方法600。可以通过使特殊存储单元和主存储单元Cm(1,1)到Cm(P,N)的控制端子接地同时将适当的擦除电压施加到特殊存储单元和主存储单元Cm(1,1)到Cm(P,N)的位线来执行对特殊存储单元和主存储单元Cm(1,1)到Cm(P,N)的擦除，从而将所有电荷从特殊存储单元和主存储单元Cm(1,1)到Cm(P,N)的浮栅或电荷俘获层放出。
可以采用存储器件1和方法300到600来在擦除操作中验证并重置存储器件1中的特殊存储单元，从而减小程序干扰并增强设备性能。
本领域中的技术人员将容易观察到的是，可以做出设备和方法的很多修改和变更，同时保持本发明的教导。因此，上文的公开内容应被解释为仅为所附权利要求的界限和范围所限制。

Claims (20)

1.一种存储器件，包括：
存储单元串，其包括：
串联耦合的多个特殊存储单元，其被布置在所述存储单元串的一端，并且不用于存储数据；以及
多个主存储单元，其用于存储数据并串联耦合，所述多个主存储单元中的一个主存储单元耦合到所述多个特殊存储单元中的一个特殊存储单元；
多个特殊字线，其分别耦合到所述多个特殊存储单元；
多个主字线，其分别耦合到所述多个主存储单元；以及
控制器，其耦合到所述多个特殊字线和所述多个字线，并且被配置为验证所述多个特殊存储单元中的至少一个特殊存储单元是否已经失效，如果所述至少一个特殊存储单元已经失效则重置所述至少一个特殊存储单元，并且擦除所述多个主存储单元。
2.根据权利要求1所述的存储器件，其中，所述控制器被配置为在擦除所述多个主存储单元之前，验证所述至少一个特殊存储单元是否已经失效。
3.根据权利要求2所述的存储器件，其中，所述控制器使用验证电平来验证所述多个特殊存储单元，并且当所述至少一个特殊存储单元的阈值电压低于所述验证电平时，所述控制器将编程脉冲施加到所述至少一个特殊存储单元。
4.根据权利要求2所述的存储器件，其中，所述控制器使用验证电平来验证所述多个特殊存储单元，并且当所述至少一个特殊存储单元的阈值电压高于所述验证电平时，所述控制器对所述至少一个特殊存储单元执行软擦除操作。
5.根据权利要求1所述的存储器件，其中，所述控制器被配置为在验证所述至少一个特殊存储单元是否已经失效之前擦除所述多个主存储单元。
6.根据权利要求5所述的存储器件，其中，所述控制器被配置为如果所述至少一个特殊存储单元已经失效，则擦除所述多个特殊存储单元和所述多个主存储单元，并且将编程脉冲施加到所述多个特殊存储单元。
7.根据权利要求1所述的存储器件，其中：
所述多个特殊存储单元包括：
选择晶体管，其被布置在所述多个特殊存储单元的一端；以及
虚设存储单元，其耦合到所述选择晶体管；
所述多个特殊字线包括：
选择字线，其耦合到所述选择晶体管；以及
虚设字线，其耦合到所述虚设存储单元。
8.根据权利要求7所述的存储器件，其中：
所述至少一个特殊存储单元包括所述选择晶体管。
9.根据权利要求7所述的存储器件，其中：
所述至少一个特殊存储单元包括所述虚设存储单元。
10.根据权利要求1所述的存储器件，其中，所述存储器件是3维NAND闪存器件。
11.一种用于在存储器件中使用的擦除方法，所述存储器件包括存储单元串和控制器，所述存储单元串包括不用于存储数据的多个特殊存储单元和用于存储数据的多个主存储单元，并且所述擦除方法包括：
所述控制器验证所述多个特殊存储单元中的至少一个特殊存储单元是否已经失效；
如果所述至少一个特殊存储单元已经失效，则所述控制器重置所述至少一个特殊存储单元；以及
所述控制器擦除所述多个主存储单元。
12.根据权利要求11所述的方法，其中，在所述控制器擦除所述多个主存储单元之前，所述控制器验证所述至少一个特殊存储单元是否已经失效。
13.根据权利要求12所述的方法，其中，所述控制器验证所述多个特殊存储单元中的所述至少一个特殊存储单元是否已经失效包括：
所述控制器使用验证电平来验证所述多个特殊存储单元；以及
如果所述至少一个特殊存储单元已经失效则重置所述至少一个特殊存储单元包括：
当所述至少一个特殊存储单元的阈值电压低于所述验证电平时，所述控制器将编程脉冲施加到所述至少一个特殊存储单元。
14.根据权利要求12所述的方法，其中，所述控制器验证所述多个特殊存储单元中的所述至少一个特殊存储单元是否已经失效包括：
所述控制器使用验证电平来验证所述多个特殊存储单元；以及
如果所述至少一个特殊存储单元已经失效则重置所述至少一个特殊存储单元包括：
当所述至少一个特殊存储单元的阈值电压高于所述验证电平时，所述控制器对已失效的特殊存储单元执行软擦除操作。
15.根据权利要求11所述的方法，其中，在所述控制器验证所述至少一个特殊存储单元是否已经失效之前，执行所述控制器对所述多个主存储单元的擦除。
16.根据权利要求15所述的方法，其中，如果所述至少一个特殊存储单元已经失效，则所述控制器重置所述至少一个特殊存储单元包括：
所述控制器擦除所述多个特殊存储单元和所述多个主存储单元，并且将编程脉冲施加到所述特殊存储单元。
17.根据权利要求11所述的方法，其中：
所述多个特殊存储单元包括：
选择晶体管，其被布置在所述存储单元串的一端；以及
虚设存储单元，其耦合到所述选择晶体管和所述多个存储单元中的一个存储单元；
所述多个特殊字线包括：
选择字线，其耦合到所述选择晶体管；以及
虚设字线，其耦合到所述虚设存储单元。
18.根据权利要求17所述的方法，其中，所述至少一个特殊存储单元包括所述选择晶体管。
19.根据权利要求17所述的方法，其中，所述至少一个特殊存储单元包括所述虚设存储单元。
20.根据权利要求11所述的方法，其中，所述存储器件是3维NAND闪存器件。
CN201980003436.7A 2019-11-14 2019-11-14 能够减少程序干扰的存储器件及其擦除方法 Pending CN110998734A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/118332 WO2021092830A1 (en) 2019-11-14 2019-11-14 Memory device capable of reducing program disturbance and erasing method thereof

Publications (1)

Publication Number Publication Date
CN110998734A true CN110998734A (zh) 2020-04-10

Family

ID=70080502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980003436.7A Pending CN110998734A (zh) 2019-11-14 2019-11-14 能够减少程序干扰的存储器件及其擦除方法

Country Status (7)

Country Link
US (2) US10998063B1 (zh)
EP (1) EP3953938A4 (zh)
JP (2) JP7171949B2 (zh)
KR (1) KR20210154237A (zh)
CN (1) CN110998734A (zh)
TW (1) TWI743636B (zh)
WO (1) WO2021092830A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021092830A1 (en) * 2019-11-14 2021-05-20 Yangtze Memory Technologies Co., Ltd. Memory device capable of reducing program disturbance and erasing method thereof
KR20210080987A (ko) * 2019-12-23 2021-07-01 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140369129A1 (en) * 2013-01-11 2014-12-18 Sandisk Technologies Inc. Method And Apparatus For Program And Erase Of Select Gate Transistors
CN109119120A (zh) * 2017-06-22 2019-01-01 西部数据技术公司 非易失性存储器子区块擦除干扰管理方案
CN109949835A (zh) * 2019-03-25 2019-06-28 长江存储科技有限责任公司 3d存储器件及其数据操作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4314056B2 (ja) 2003-04-17 2009-08-12 パナソニック株式会社 半導体記憶装置
US6917542B2 (en) 2003-07-29 2005-07-12 Sandisk Corporation Detecting over programmed memory
US7177189B2 (en) 2004-03-01 2007-02-13 Intel Corporation Memory defect detection and self-repair technique
KR100754894B1 (ko) * 2005-04-20 2007-09-04 삼성전자주식회사 더미 메모리 셀을 가지는 낸드 플래시 메모리 장치
US7193898B2 (en) 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
US7180795B1 (en) 2005-08-05 2007-02-20 Atmel Corporation Method of sensing an EEPROM reference cell
JP4820879B2 (ja) 2005-12-16 2011-11-24 サンディスク コーポレイション 非選択ワード線を効果的に制御して不揮発性メモリを読み出す方法
JP2008084471A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体記憶装置
JP2008146771A (ja) 2006-12-12 2008-06-26 Toshiba Corp 半導体記憶装置
US8199579B2 (en) * 2009-09-16 2012-06-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2014002810A (ja) * 2012-06-18 2014-01-09 Toshiba Corp 不揮発性半導体記憶装置
KR102197070B1 (ko) * 2014-04-14 2020-12-30 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
US9659636B2 (en) * 2014-07-22 2017-05-23 Peter Wung Lee NAND memory array with BL-hierarchical structure for concurrent all-BL, all-threshold-state program, and alternative-WL program, odd/even read and verify operations
KR102355580B1 (ko) 2015-03-02 2022-01-28 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR102005849B1 (ko) 2015-11-14 2019-07-31 에스케이하이닉스 주식회사 3 차원 비휘발성 메모리 소자의 초기화 방법
US9852800B2 (en) * 2016-03-07 2017-12-26 Sandisk Technologies Llc Adaptive determination of program parameter using program of erase rate
US10290353B2 (en) 2016-09-06 2019-05-14 Western Digital Technologies, Inc. Error mitigation for 3D NAND flash memory
US10373697B1 (en) * 2018-02-15 2019-08-06 Sandisk Technologies Llc Programming dummy memory cells in erase operation to reduce threshold voltage downshift for select gate transistors
KR102461103B1 (ko) * 2018-07-10 2022-11-01 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
WO2021092830A1 (en) * 2019-11-14 2021-05-20 Yangtze Memory Technologies Co., Ltd. Memory device capable of reducing program disturbance and erasing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140369129A1 (en) * 2013-01-11 2014-12-18 Sandisk Technologies Inc. Method And Apparatus For Program And Erase Of Select Gate Transistors
CN109119120A (zh) * 2017-06-22 2019-01-01 西部数据技术公司 非易失性存储器子区块擦除干扰管理方案
CN109949835A (zh) * 2019-03-25 2019-06-28 长江存储科技有限责任公司 3d存储器件及其数据操作方法

Also Published As

Publication number Publication date
JP7171949B2 (ja) 2022-11-15
JP2022534276A (ja) 2022-07-28
EP3953938A4 (en) 2022-06-29
US20210183459A1 (en) 2021-06-17
US20210151115A1 (en) 2021-05-20
TW202119427A (zh) 2021-05-16
US11393544B2 (en) 2022-07-19
JP7378563B2 (ja) 2023-11-13
US10998063B1 (en) 2021-05-04
JP2023001227A (ja) 2023-01-04
WO2021092830A1 (en) 2021-05-20
KR20210154237A (ko) 2021-12-20
TWI743636B (zh) 2021-10-21
EP3953938A1 (en) 2022-02-16

Similar Documents

Publication Publication Date Title
US10720220B2 (en) Sense amplifier having a sense transistor to which different voltages are applied during sensing and after sensing to correct a variation of the threshold voltage of the sense transistor
KR102005849B1 (ko) 3 차원 비휘발성 메모리 소자의 초기화 방법
US8130551B2 (en) Extra dummy erase pulses after shallow erase-verify to avoid sensing deep erased threshold voltage
US7170793B2 (en) Programming inhibit for non-volatile memory
US20050276108A1 (en) Concurrent programming of non-volatile memory
KR20110038117A (ko) 비휘발성 저장 소자의 프로그래밍 및 선택적 소거
KR20110038116A (ko) 비휘발성 저장 소자를 위한 선택적인 소거 동작
JP7378563B2 (ja) プログラム障害を低減できるメモリデバイスとその消去方法
US10074435B2 (en) Method of initializing and programing 3D non-volatile memory device
US9208889B2 (en) Non-volatile memory including bit line switch transistors formed in a triple-well
US9330777B2 (en) Memory program disturb reduction
JP2009104729A (ja) 不揮発性半導体記憶装置
JP2010287283A (ja) 不揮発性半導体メモリ
TWI728674B (zh) 操作記憶體裝置的方法及記憶體裝置
US9165656B2 (en) Non-volatile storage with shared bit lines and flat memory cells
US20220336026A1 (en) Memory device capable of reducing program disturbance and erasing method thereof
KR20090110605A (ko) 더미 셀을 포함하는 불휘발성 메모리 장치 및 그것의프로그램 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination