CN115527597A - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN115527597A
CN115527597A CN202210534617.6A CN202210534617A CN115527597A CN 115527597 A CN115527597 A CN 115527597A CN 202210534617 A CN202210534617 A CN 202210534617A CN 115527597 A CN115527597 A CN 115527597A
Authority
CN
China
Prior art keywords
verify
voltage
program
pass voltage
verify pass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210534617.6A
Other languages
English (en)
Inventor
辛弦燮
郭东勋
黄盛炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115527597A publication Critical patent/CN115527597A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits

Abstract

本申请涉及存储器装置及其操作方法。一种存储器装置的操作方法包括：向被选字线施加编程电压以对连接到被选字线的被选存储器单元进行编程的编程操作；向被选字线施加第一验证电压并且向未选字线施加第一验证通过电压以验证被选存储器单元的第一编程状态的第一验证操作；以及向被选字线施加比第一验证电压具有更高电平的第二验证电压并且向未选字线施加比第一验证通过电压具有更高电平的第二验证通过电压以验证被选存储器单元的高于第一编程状态的第二编程状态的第二验证操作。

Description

存储器装置及其操作方法
技术领域
本公开的各种实施方式涉及存储器装置及其操作方法。
背景技术
近来，计算机环境范式已经转移到无所不在的计算，其使得计算机系统能够随时随地被访问。结果，诸如移动电话、数码相机、笔记本计算机等的便携式电子装置的使用已经增加。这样的便携式电子装置通常使用或包括使用或嵌入至少一个存储器装置(即，数据储存装置)的存储器系统。数据储存装置可以用作便携式电子装置的主储存装置或辅储存装置。
在计算装置中，与硬盘不同，被实现为非易失性半导体存储器装置的数据储存装置的优点在于，它具有优异的稳定性和耐久性，因为它不具有机械驱动部件(例如，机械臂)，并且具有高数据存取速度和低功耗。这样的数据储存装置的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态驱动器(SSD)。
发明内容
本公开的各种实施方式涉及一种尽管存在源极线跳动现象也能够使编程存储器单元的阈值电压分布的宽度变窄的存储器装置以及该存储器装置的操作方法。
根据本发明的实施方式，一种存储器装置的操作方法可以包括：向被选字线施加编程电压以对连接到被选字线的被选存储器单元进行编程的编程操作；向被选字线施加第一验证电压并且向未选字线施加第一验证通过电压以验证被选存储器单元的第一编程状态的第一验证操作；以及向被选字线施加比第一验证电压具有更高电平的第二验证电压并且向未选字线施加比第一验证通过电压具有更高电平的第二验证通过电压以验证被选存储器单元的高于第一编程状态的第二编程状态的第二验证操作。
根据本发明的实施方式，一种存储器装置可以包括：存储块，其包括连接到多条字线的多个存储器单元；以及控制电路，其适用于：通过向多条字线当中的被选字线施加编程电压来对连接到被选字线的被选存储器单元进行编程，在向被选字线施加第一验证电压的同时向未选字线施加第一验证通过电压以验证被选存储器单元的第一编程状态，并且在向被选字线施加比第一验证电压更高的第二验证电压的同时向未选字线施加比第一验证通过电压更高的第二验证通过电压以验证被选存储器单元的第二编程状态。
根据本发明的实施方式，一种存储器装置的操作方法，该方法可以包括：对存储块内的被选存储器单元进行编程；以及通过在向联接到存储块的第一未选字线施加第一验证通过电压的同时向联接到被选存储器单元的被选字线施加验证电压来验证被选存储器单元的编程状态。验证可以包括随着验证电压的电平增加而增加第一验证通过电压的电平。
该方法还可以包括随着联接到存储块的未选字线的数量变得更小而降低第一验证通过电压的电平。可以尚未对未选字线执行编程和验证。
该方法还可以包括随着存储块的擦除/写入(E/W)周期(cycle)变得更大而增加第一验证通过电压的电平。
该方法还可以包括重复编程和验证直到编程状态被验证为成功。
该方法还可以包括根据编程和验证的重复来增加第一验证通过电压的电平。
第一未选字线可以是尚未执行编程和验证的未选字线。
还可以通过将比第一验证通过电压更高的第二验证通过电压施加到成功完成编程和验证的第二未选字线来验证编程状态。
附图说明
图1是例示根据本公开的实施方式的存储器系统的图。
图2是例示根据本公开的实施方式的图1所示的存储器装置的详细图。
图3是例示根据本公开的实施方式的图2所示的存储块的详细图。
图4是例示根据本公开的实施方式的增量步进脉冲编程(ISPP)操作的图。
图5是例示根据本公开的实施方式的用于存储器装置的验证操作的电压供应的图。
图6A和图6B例示了根据本公开的实施方式的MLC存储器装置中的根据阈值电压的存储器单元分布。
图7A至图7C例示了根据本公开的实施方式的根据编程进展状态的导通单元的数量和施加到被选字线的验证电压的值。
图8是例示根据本公开的实施方式的使用第一编程循环PL1作为示例的存储器装置的操作的图。
图9A至图9C是例示根据本公开的实施方式的减轻流过公共源极线的电流量的变化的图。
图10是例示根据本公开的实施方式的使用第一编程循环和第二编程循环作为示例的存储器装置的操作的图。
图11是例示根据本公开的实施方式的查找表的图，每个查找表包括存储器装置的编程循环和针对每个编程状态的验证电压。
具体实施方式
下面参照附图更详细地描述本公开的各种示例。然而，本发明的方面和特征可以以不同的方式实施以形成其它实施方式，其它实施方式包括所公开的实施方式中的任何实施方式的变型。因此，本发明不限于本文阐述的实施方式。相反，提供所描述的实施方式以使得本公开是彻底和完整的，并且将本公开完全传达给本发明所属领域的技术人员。贯穿本公开，在本公开的各个附图和示例中，相似的附图标记指代相似的部件。应当注意，对“实施方式”、“另一实施方式”等的引用不一定意味着仅一个实施方式，并且对任何这样的短语的不同引用不一定是指相同的实施方式。
将理解的是，尽管术语“第一”、“第二”、“第三”等可在本文中用于标识各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与否则将具有相同或相似名称的另一元件区分开。因此，在一个实例中的第一元件可以在另一实例中被称为第二元件或第三元件，而不指示元件本身的任何改变。
附图不一定按比例绘制，并且在一些情况下，为了清楚地例示实施方式的特征，可能夸大了比例。当元件被称为连接或联接到另一元件时，应当理解，前者可以直接连接或联接到后者，或者经由其间的一个或多个中间元件电连接或联接到后者。另外，还将理解的是，当一个元件被称为在两个元件“之间”时，它可以是在这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。
本文使用的术语仅用于描述特定实施方式的目的，而不意图限制本发明。如本文所用，除非上下文另有明确指示，否则单数形式旨在包括复数形式，反之亦然。类似地，不定冠词“一”和“一个”意味着一个或更多个，除非从语言或上下文中清楚地知道意图的是仅一个。
还将理解的是，当在本说明书中使用时，术语“包括”、“包含”、“包括于”和“包含于”指定所述元件的存在，并且不排除存在或添加一个或更多个其它元件。如本文所用，术语“和/或”包括相关联所列项中的一个或更多个的任何和全部组合。
除非另有定义，否则本文使用的包括技术术语和科学术语在内的所有术语具有与本发明所属领域的普通技术人员鉴于本公开通常理解的相同含义。还将理解的是，诸如在常用字典中定义的那些术语应当被解释为具有与它们在本公开的上下文和相关领域中的含义一致的含义，并且除非在本文中明确地如此定义，否则不以理想化或过于正式的意义进行解释。
在以下描述中，阐述了众多具体细节以便提供对本发明的透彻理解。可以在没有这些具体细节中的一些或全部的情况下实践本发明。在其它情况下，没有详细描述公知的工艺结构和/或工艺，以免不必要地模糊本发明。
还要注意的是，在一些情况下，如对于相关领域的技术人员将显而易见的是，结合一个实施方式描述的特征或元件可以单独使用或与另一实施方式的其它特征或元件组合使用，除非另外特别指出。
下面参照附图详细描述本公开的实施方式，其中相似的附图标记表示相似的元件。
参照图1，数据处理系统100可以包括与存储器系统110接合或可操作地联接的主机102。
主机102可以包括诸如移动电话、MP3播放器、膝上型计算机等的便携式电子装置以及诸如台式计算机、游戏机、电视(TV)、投影仪等的电子装置中的任何一个。
主机102还包括至少一个操作系统(OS)，其可以总体地管理和控制在主机102中执行的功能和操作。OS可以在与存储器系统110接合的主机102和使用存储器系统110的用户之间提供互操作性。OS可以支持与用户的请求相对应的功能和操作。通过示例的方式而非限制，可以根据主机102的移动性将OS分类为通用操作系统和移动操作系统。根据系统需求或用户的环境，通用操作系统可以分为个人操作系统和企业操作系统。包括Windows和Chrome的个人操作系统可以经受用于一般用途的支持服务。但是企业操作系统可以专门用于保护和支持高性能，包括Windows服务器、Linux、Unix等。此外，移动操作系统可以包括Android、iOS、Windows mobile等。移动操作系统可以经受用于移动性的支持服务或功能(例如，省电功能)。主机102可以包括多个操作系统。主机102可以运行与用户的请求对应的与存储器系统110互锁的多个操作系统。主机102可以将对应于用户的请求的多个命令发送到存储器系统110中，由此在存储器系统110内执行与命令对应的操作。
存储器系统110可以包括控制器130和存储器装置150。存储器装置150可以存储要由主机102访问的数据。控制器130可以控制将数据存储在存储器装置150中的操作。
包括在存储器系统110中的控制器130和存储器装置150可以集成到单个半导体装置中，该单个半导体装置可以包括在如上文在示例中所讨论的各种类型的存储器系统中的任何一个中。
通过示例的方式而非限制，可以用SSD来实现控制器130和存储器装置150。当存储器系统110用作SSD时，连接到存储器系统110的主机102的操作速度可以比用硬盘实现的主机102的操作速度提高得更多。另外，控制器130和存储器装置150可以集成到一个半导体装置中以形成诸如PC卡(PCMCIA)、紧凑型闪存卡(CF)之类的存储卡，诸如智能媒体卡(SM、SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MCmicro)、SD卡(SD、迷你SD、微型SD、SDHC)之类的存储卡、通用闪存等。
存储器系统110可以被配置为例如以下的一部分：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、web平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、配置数据中心的储存器、能够在无线环境下发送和接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、射频识别(RFID)装置或配置计算系统的各种组件之一。
存储器装置150可以是非易失性存储器装置，并且即使在不供应电力时也可以保持存储在其中的数据。存储器装置150可以通过写入操作存储由主机102提供的数据，并通过读取操作将其中存储的数据提供给主机102。
在本文中，存储器装置150可以包括存储器单元阵列(未示出)，该存储器单元阵列包括存储数据的多个存储器单元。
存储器单元阵列可以包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可以包括多个页。根据实施方式，每个页可以是用于在存储器装置150中存储数据或读取存储在存储器装置150中的数据的单位。每个存储块可以是用于擦除数据的单位。
根据实施方式，存储器装置150可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻式随机存取存储器(MRAM)、铁电式随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)。在本公开中，为了便于描述，存储器装置150是NAND闪存，然而，可以使用其它类型的存储器装置。
存储器装置150可以被配置为从控制器130接收命令和地址并且访问通过地址选择的存储器单元阵列的区域。存储器装置150可以对通过地址选择的区域执行对应于命令的操作。例如，存储器装置150可以执行写入操作(即，编程操作)、读取操作和擦除操作。在编程操作期间，存储器装置150可以将数据编程在通过地址选择的区域中。在读取操作期间，存储器装置150可以从通过地址选择的区域中读取数据。在擦除操作期间，存储器装置150可以擦除存储在通过地址选择的区域中的数据。
控制器130可以控制存储器系统110的整体操作。
当向存储器系统110供电时，控制器130可以运行固件(FW)。当存储器装置150是闪存装置时，固件(FW)可以包括控制与主机102的通信的主机接口层(HIL)，并且控制器130可以包括控制主机102和存储器装置150之间的通信的闪存转换层(FTL)，以及控制与存储器装置150的通信的闪存接口层(FIL)。
根据实施方式，控制器130可以从主机102接收数据和逻辑块地址(LBA)，并将逻辑块地址转换为物理块地址(PBA)，该物理块地址指示存储器装置150中包括的、要在其中存储数据的存储器单元的地址。在实施方式中，“逻辑块地址(LBA)”和“逻辑地址”可以用作相同的含义。在实施方式中，“物理块地址(PBA)”和“物理地址”可以用作相同的含义。
控制器130可以根据主机102的请求控制存储器装置150执行编程操作、读取操作或擦除操作。在编程操作期间，控制器130可以向存储器装置150提供写入命令、物理块地址和数据。在读取操作期间，控制器130可以向存储器装置150提供读取命令和物理块地址。在擦除操作期间，控制器130可以向存储器装置150提供擦除命令和物理块地址。
根据实施方式，控制器130可以与主机102的请求无关地，自己生成命令、地址和数据，并且将生成的命令、地址和数据发送到存储器装置150。例如，控制器130可以向存储器装置150提供命令、地址和数据，以用于执行损耗均衡、读取回收和垃圾收集操作的执行所伴随的读取和编程操作。
根据实施方式，控制器130可以控制两个或更多个存储器装置150。在这种情况下，控制器130可以以交错方法控制存储器装置150以提高其操作性能。交错方法可以是控制两个或更多个存储器装置150的操作以彼此交叠的方法。
主机102可以通过诸如通用串行总线(USB)、串行高级技术附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、快速PCI(PCIe)、快速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、带寄存器的DIMM(RDIMM)和负载减小的DIMM(LRDIMM)之类的各种通信标准或协议中的至少一种与存储器系统110通信。
图2是例示根据本公开的实施方式的图1所示的存储器装置150的详细图。
参照图2，存储器装置150可以包括存储器单元阵列151和控制电路152。
存储器单元阵列151可以包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz可以通过行线RL连接到地址解码器155。多个存储块BLK1至BLKz可以通过多条位线BL1至BLm连接到页缓冲器组156。存储块BLK1至BLKz中的每一个可以包括多个存储器单元。在实施方式中，多个存储器单元可以是非易失性存储器单元。连接到同一字线的存储器单元可以定义为一页。因此，一个存储块可以包括多个页。
行线RL可以包括至少一条源极选择线、多条字线和至少一条漏极选择线。
存储器单元阵列151中包括的存储器单元可以各自被配置为存储1位数据的单级单元(SLC)、存储2位数据的多级单元(MLC)、存储3位数据的三级单元(TLC)或存储4位数据的四级单元(QLC)。
控制电路152可以被配置为对存储器单元阵列151的被选区域执行编程操作、读取操作或擦除操作。控制电路152可以驱动存储器单元阵列151。例如，控制电路152可以将各种操作电压施加到行线RL和位线BL1至BLm，或对施加的电压进行放电。
控制电路152可以包括地址解码器155、电压发生器154、页缓冲器组156、数据输入/输出电路(数据I/O电路)157、感测电路158和控制逻辑153。
控制电路152可以驱动存储器单元阵列151。例如，控制电路152可以驱动存储器单元阵列151，使得存储器单元阵列151执行编程操作、读取操作和擦除操作。
地址解码器155可以通过行线RL连接到存储器单元阵列151。行线RL可以包括漏极选择线、字线、源极选择线和公共源极线。根据实施方式，字线可以包括正常字线和虚设字线。根据实施方式，行线RL还可以包括管道选择线。
地址解码器155可以被配置为响应于控制逻辑153的控制而操作。地址解码器155可以从控制逻辑153接收地址RADD。
地址解码器155可以被配置为对接收到的地址RADD中的块地址进行解码。地址解码器155可以根据解码的块地址在存储块BLK1至BLKz当中选择至少一个存储块。地址解码器155可以被配置为对接收到的地址RADD中的行地址进行解码。地址解码器155可以根据解码的行地址在被选存储块的字线当中选择至少一条字线。地址解码器155可以将从电压发生器154供应的操作电压Vop施加到被选字线。
在编程操作期间，地址解码器155可以将编程电压施加到被选字线，并且将比编程电压具有更低电平的通过电压施加到未选字线。在编程验证操作期间，地址解码器155可以将验证电压施加到被选字线，并且将比验证电压具有更高电平的验证通过电压施加到未选字线。
在读取操作期间，地址解码器155可以将读取电压施加到被选字线，并且将比读取电压具有更高电平的读取通过电压施加到未选字线。
根据实施方式，可以以存储块为单位执行存储器装置150的擦除操作。在擦除操作期间输入到存储器装置150的地址ADDR可以包括块地址。地址解码器155可以对块地址进行解码，并且根据解码的块地址选择至少一个存储块。在擦除操作期间，地址解码器155可以将接地电压施加到连接到被选存储块的字线。
电压发生器154可以被配置为通过使用供应给存储器装置150的外部电源电压来生成多个操作电压Vop。电压发生器154可以响应于控制逻辑153的控制而操作。
在实施方式中，电压发生器154可以调节外部电源电压，并且生成内部电源电压。由电压发生器154生成的内部电源电压可以用作存储器装置150的操作电压。
在实施方式中，电压发生器154可以通过使用外部电源电压或内部电源电压来生成多个操作电压Vop。电压发生器154可以被配置为生成存储器装置150所需的各种电压。例如，电压发生器154可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压和多个未选读取电压。
电压发生器154可以包括多个泵送电容器，其接收内部电源电压，以生成具有各种电压电平的多个操作电压Vop，并且通过响应于控制逻辑153的控制而选择性地激活多个泵送电容器来生成多个操作电压Vop。
可以由地址解码器155将生成的操作电压Vop供应给存储器单元阵列151。
页缓冲器组156可以包括多个页缓冲器PB1至PBm。多个页缓冲器PB1至PBm可以分别通过多条位线BL1至BLm连接到存储器单元阵列151。多个页缓冲器PB1至PBm可以响应于控制逻辑153的控制而操作。
多个页缓冲器PB1至PBm可以与数据输入/输出电路157通信数据DATA。在编程操作期间，多个页缓冲器PB1至PBm可以通过数据输入/输出电路157和数据线DL接收要存储的数据DATA。
在编程操作期间，当编程电压被施加到被选字线时，多个页缓冲器PB1至PBm可以将通过数据输入/输出电路157接收的要存储的数据DATA通过位线BL1至BLm发送到被选存储器单元。可以根据发送的数据DATA来对被选页的存储器单元进行编程。连接到被施加以编程允许电压(例如，接地电压)的位线BL的存储器单元可以具有升高的阈值电压。连接到被施加以编程禁止电压(例如，电源电压)的位线BL的存储器单元的阈值电压可以被维持。在编程验证操作期间，多个页缓冲器PB1至PBm可以通过位线BL1至BLm从被选存储器单元读取存储在存储器单元中的数据DATA。
在读取操作期间，页缓冲器组156可以通过位线BL从被选页的存储器单元读取数据DATA，并且将读取的数据DATA存储在多个页缓冲器PB1至PBm中。
在擦除操作期间，页缓冲器组156可以使位线BL浮置。在实施方式中，页缓冲器组156可以包括列选择电路。
数据输入/输出电路157可以通过数据线DL连接到多个页缓冲器PB1至PBm。数据输入/输出电路157可以响应于控制逻辑153的控制而操作。
数据输入/输出电路157可以包括接收输入到其的数据DATA的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路157可以从参照图1描述的控制器130接收要存储的数据DATA。在读取操作期间，数据输入/输出电路157可以向控制器130输出从包括在页缓冲器组156中的多个页缓冲器PB1至PBm发送的数据DATA。
在读取操作或验证操作期间，感测电路158可以响应于由控制逻辑153生成的允许位VRYBIT而生成参考电流，并且通过将从页缓冲器组156接收的感测电压VPB与可归因于参考电流的参考电压进行比较来向控制逻辑153输出通过信号PASS或失败信号FAIL。
控制逻辑153可以连接到地址解码器155、电压发生器154、页缓冲器组156、数据输入/输出电路157和感测电路158。控制逻辑153可以被配置为控制存储器装置150的整体操作。控制逻辑153可以响应于从外部装置发送的命令CMD而操作。
控制逻辑153可以响应于命令CMD和地址ADDR而生成各种信号，并且控制包括在控制电路152中的其它组件154至158。例如，控制逻辑153可以响应命令CMD和地址ADDR而生成操作信号OPSIG、地址RADD、读写电路控制信号PBSIGNALS和允许位VRYBIT。控制逻辑153可以将操作信号OPSIG输出到电压发生器154，将地址RADD输出到地址解码器155，将读写电路控制信号PBSIGNALS输出到页缓冲器组156，并且将允许位VRYBIT输出到感测电路158。此外，控制逻辑153可以响应于由感测电路158输出的通过信号PASS或失败信号FAIL而确定验证操作是通过还是失败。
图3是例示根据本公开的实施方式的图2所示的存储块的详细图。
参照图3，彼此平行布置的多条字线可以连接在第一选择线和第二选择线之间。第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。更具体地，存储块BLKi可以包括连接在位线BL1至BLm和公共源极线CSL之间的多个存储器单元串ST。位线BL1至BLm可以分别连接到存储器单元串ST，并且公共源极线CSL可以共同连接到存储器单元串ST。由于存储器单元串ST可以具有相同的配置，因此代表性地详细描述连接到第一位线BL1的存储器单元串ST。
存储器单元串ST可以包括串联连接在公共源极线CSL和第一位线BL1之间的源极选择晶体管SST、多个存储器单元MC1至MC16和漏极选择晶体管DST。可以在一个存储器单元串ST中包括至少一个漏极选择晶体管DST，并且可以包括比图中所示更多的源极选择晶体管SST和存储器单元。
源极选择晶体管SST的源极可以连接到公共源极线CSL，并且漏极选择晶体管DST的漏极可以连接到第一位线BL1。存储器单元MC1至MC16可以串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。不同存储器单元串ST中包括的源极选择晶体管SST的栅极可以连接到源极选择线SSL，不同存储器单元串ST中包括的漏极选择晶体管DST的栅极可以连接到漏极选择线DSL，并且存储器单元MC1至MC16的栅极可以分别连接到多条字线WL1至WL16。不同存储器单元串ST中包括的存储器单元当中的连接到同一字线的一组存储器单元可以被称为物理页PG。因此，可以在存储块BLKi中包括与字线WL1至WL16一样多的物理页PG。
一个存储器单元可以存储1位数据。这通常称为单级单元(SLC)。在这种情况下，一个物理页PG可以存储一个逻辑页(LPG)数据。一个逻辑页(LPG)数据可以包括与一个物理页PG中包括的单元一样多的数据位。
一个存储器单元可以存储两位或更多位数据。在这种情况下，一个物理页PG可以存储两个或更多个逻辑页(LPG)数据。
尽管已经参照图3主要描述了具有二维(2D)结构的存储块，但是本公开不限于存储器装置150包括具有2D结构的存储块的情况。例如，根据实施方式的存储器装置150可以包括具有三维(3D)结构的存储块。
图4是例示根据本公开的实施方式的增量步进脉冲编程(ISPP)操作的图。
参照图4，根据实施方式的ISPP操作可以包括多个编程循环(loop)PL1至PLn。也就是说，执行ISPP操作的存储器装置150可以以预定顺序逐一地重复执行多个编程循环PL1至PLn，直到完全执行了编程操作，使得可以将被选存储器单元编程为具有多个编程状态中的一个。
编程循环PL1至PLn中的每一个可以包括用于施加编程电压的编程步骤(PGM步骤)和用于施加验证电压并确定被选存储器单元是否被编程为具有目标编程状态的验证步骤(Verify步骤)。
在编程步骤中，可以执行向连接到被选择为编程目标的存储器单元的被选字线施加编程电压的编程电压施加操作。通过编程电压施加操作选择的存储器单元可以被编程为多个编程状态之一。
根据实施方式，每当在ISPP操作中执行编程循环PL1至PLn中的每一个时，编程电压的电平可以增加。也就是说，随着重复执行编程循环PL1至PLn中的每一个，编程电压的电平可以逐步地增加预定的电压增量。可以在控制逻辑153的控制下以各种形式确定在编程循环PL1至PLn中的每一个中使用的编程电压的施加次数、电压电平和电压施加时间。
可以将编程电压施加到被选择为编程目标的字线。可以将通过电压施加到除了被选择为编程目标的字线之外的未选字线。存储器装置150可以包括多个存储块，并且多个存储块中的每一个可以包括多条字线。因此，在被选择为编程目标的一个存储块中包括的多条字线当中，可以将编程电压施加到被选字线，并且可以将通过电压施加到作为未选字线的剩余字线。
可以将编程允许电压施加到连接到被选择为编程目标的存储器单元的被选位线。可以将编程禁止电压施加到连接到除了被选择为编程目标的存储器单元之外的存储器单元的未选位线。根据实施方式，编程允许电压可以是接地电压VSS，并且编程禁止电压可以是电源电压VCORE。
每当执行编程循环PL1至PLn中的每一个时，可以执行位线预充电操作以将连接到多个存储器单元的多条位线BL1至BLm中的每一条预充电至预定电位电平，例如，编程允许电位电平或编程禁止电位电平。
在编程验证步骤中，存储器装置150可以将验证电压施加到被选择为编程目标的字线，并且将验证通过电压施加到未选字线。存储器装置150可以感测通过与被选择为编程目标的字线所连接到的每个存储器单元连接的位线输出的电压或电流，并且基于感测结果确定验证步骤是通过还是失败。
在编程验证步骤中，可以执行针对多个编程状态当中的至少一个编程状态的编程验证操作。例如，当要被编程到第k编程状态(其中“k”是等于或大于1的自然数)的存储器单元通过对应于第k编程状态的验证电压而被读取为关断单元时，针对第k编程状态的编程验证操作可以通过。
在图4中，当被选择为编程目标的存储器单元是存储两位数据的多级单元(MLC)时，被选存储器单元可以被编程为四个编程状态中的任何一个。存储在存储器单元中的数据位数不限于图4所示的存储两位数据的多级单元(MLC)。
当执行第一编程循环PL1时，可以施加第一编程电压Vpgm1，然后可以依次施加第一验证电压Vvfy1至第三验证电压Vvfy3以便验证多个存储器单元的编程状态。在这种情况下，可以通过第一验证电压Vvfy1验证目标状态是第一编程状态的存储器单元，可以通过第二验证电压Vvfy2验证目标状态是第二编程状态的存储器单元，并且可以通过第三验证电压Vvfy3验证目标状态是第三编程状态的存储器单元。验证电压的数量不限于本实施方式。
已经通过第一验证电压Vvfy1至第三验证电压Vvfy3验证为“通过”的存储器单元可以被确定为具有目标状态，然后在第二编程循环PL2中被转换为编程禁止状态。编程禁止电压可以施加到连接到编程禁止存储器单元的位线。在第二编程循环PL2中，可以将比第一编程电压Vpgm1高单位电压ΔVpgm的第二编程电压Vpgm2施加到被选字线。
第二编程循环PL2的验证操作可以与第一编程循环PL1的验证操作相同。例如，验证通过指示存储器单元通过对应的验证电压被读取为关断单元。
根据实施方式，当在预定数量的编程操作内没有完成编程时，ISPP操作可以被确定为失败。当在预定数量的编程操作内完成编程时，ISPP操作可以被确定为通过。编程是否完成可以通过针对被选择为编程目标的存储器单元当中占据预定比例或更高比例的存储器单元的编程验证操作是否已经通过来确定。
图5是例示根据本公开的实施方式的用于存储器装置150的验证操作的电压供应的图。在图5的示例中，多条字线WL1至WL16可以联接到一个存储器单元串ST，并且多条字线WL1至WL16当中的第三字线WL3可以是被选字线(被选WL)。
当执行验证操作时，可以将第一验证电压Vvfy1至第三验证电压Vvfy3依次施加到与被选字线相对应的第三字线WL3。此外，可以将验证通过电压施加到多条字线WL1至WL16当中的除了第三字线WL3之外的其它字线(即，未选字线(未选WL))。此外，多条字线WL1至WL16可以被依次编程。未选字线当中的第一字线WL1和第二字线WL2可以是编程字线，并且未选字线当中的第四字线WL4至第十六字线WL16可以是擦除字线。编程字线是联接到全部被编程的存储器单元的字线，并且擦除字线是联接到全部被擦除的存储器单元的字线。
当编程操作的结果指示连接到被选字线的被选存储器单元的阈值电压高于验证电压时，被选存储器单元可以被关断，并且当编程操作的结果指示被选存储器单元的阈值电压低于验证电压时，被选存储器单元可以被导通。
当多个被选存储器单元被导通时，过多的电流可能会通过公共源极线CSL流出，导致源极线跳动(bouncing)现象。源极线跳动现象可以指代源极线的电位由于过多的电流通过公共源极线CSL流出而增加的现象。随着通过公共源极线CSL流出的电流量增加，源极线跳动现象可能变得更加严重。即使将相同数量的空穴引入到存储器单元中，当源极线的电压电平由于源极线跳动现象而改变时，存储器单元的阈值电压也可能被确定为具有不同的电平。
参照图6A、图6B和图7A至图7C详细描述公共源极线CSL的电流量根据施加到被选字线的验证电压的值和编程进展状态的变化。
图6A和图6B例示了根据本公开的实施方式的根据MLC存储器装置中的阈值电压的存储器单元分布。具体地，图6A例示了擦除存储器单元的分布，而图6B例示了编程存储器单元的分布。
在图6A和图6B的图表中，横轴指示存储器单元的阈值电压Vth，并且纵轴指示各自具有对应的阈值电压的存储器单元的数量(单元的数量)。在图6A中，存储器单元可以全部具有第一编程状态PS1，即，擦除状态。当存储器单元全部具有擦除状态时，即使第一验证电压Vvfy1至第三验证电压Vvfy3中的一个被施加到被选字线，所有存储器单元也可以被确定为导通单元。
在图6B中，存储器单元可以各自具有第一编程状态PS1至第四编程状态PS4中的一个。当完全执行了编程操作时，存储器单元可以针对每个编程状态均匀分布。当第一验证电压Vvfy1被施加到被选字线时，全部的存储器单元当中的约25％的各自具有第一编程状态PS1的存储器单元可以被确定为导通单元，并且全部的存储器单元当中的约75％的各自具有第二编程状态PS2至第四编程状态PS4之一的存储器单元可以被确定为关断单元。类似地，当第二验证电压Vvfy2被施加到被选字线时，全部的存储器单元当中的约50％的存储器单元可以被确定为导通单元，并且当第三验证电压Vvfy3被施加到被选字时线，全部的存储器单元当中的约75％的存储器单元可以被确定为导通单元。
参照图6A和图6B，导通单元的数量可以根据施加到被选字线的验证电压的值和编程进展状态而变化。
图7A至图7C例示了根据本公开的实施方式的根据编程进展状态的施加到被选字线的验证电压的值和导通单元的数量。在图7A至图7C的图表中，横轴指示编程循环的数量，而纵轴指示对应的编程循环中的导通单元的数量。
图7A例示了当施加第一验证电压Vvfy1时根据编程进展状态的导通单元的数量。由于大多数存储器单元在初始编程循环中各自具有第一编程状态PS1，因此可以确定大多数存储器单元是导通单元，但是在最后编程循环中，可以确定仅约25％的存储器单元是导通单元。图7A所示的“ΔC1”表示初始编程循环和最后编程循环中的导通单元的数量变化。
图7B例示了当施加第二验证电压Vvfy2时根据编程进展状态的导通单元的数量。在初始编程循环中，大多数存储器单元可以被确定为导通单元，但在最后编程循环中，约50％的存储器单元可以被确定为导通单元。图7B所示的“ΔC2”表示初始编程循环和最后编程循环中的导通单元的数量变化。
图7C例示了当施加第三验证电压Vvfy3时根据编程进展状态的导通单元的数量。在初始编程循环中，大多数存储器单元可以被确定为导通单元，但在最后编程循环中，约75％的存储器单元可以被确定为导通单元。图7C所示的“ΔC3”表示初始编程循环和最后编程循环中的导通单元的数量变化。
参照图7A至图7C，根据编程循环的数量的导通单元的数量可以随着施加到被选字线的验证电压具有低值而显著变化。
流过公共源极线CSL的电流量可以被确定为流过导通单元的电流量的总和，并且与导通单元的数量成比例。随着根据编程循环的导通单元的数量显著变化，流过公共源极线CSL的电流量也可以显著变化。
当流过公共源极线CSL的电流量根据编程循环的数量而显著变化时，即使当相同数量的空穴被引入到存储器单元中时，根据编程循环的数量的存储器单元的阈值电压也可能会显著变化。当根据编程循环的数量的存储器单元的阈值电压显著变化时，通过每个编程循环完全编程的存储器单元的电压分布可能会劣化，并且存储器装置150的可靠性可能降低。
在下文中，提供了能够减小根据编程循环的数量的源极线的电位差异的存储器装置150。
根据实施方式，存储器装置150可以将根据施加到被选字线的验证电压的电平而具有不同电平的验证通过电压施加到擦除字线。流过多条位线BL1至BLm中的每一条的电流量可以根据施加到擦除字线的验证通过电压的电平而变化，因此流过公共源极线CSL的电流量可以变化。存储器装置150可以通过调整擦除验证通过电压的电平来补偿根据编程循环的数量的源极线的电位差异。因此，编程存储器单元的阈值电压分布的宽度可以变窄，并且可以提高存储器装置150的可靠性。
参照图8、图9A至图9C、图10和图11详细描述根据实施方式的存储器装置150的操作。
图8是例示根据本公开的实施方式的使用第一编程循环PL1作为示例的存储器装置150的操作的图。
如参照图4所述，在一个编程循环中，存储器装置150可以将编程电压施加到被选字线，然后针对每个编程状态施加验证电压。
在第一编程循环PL1的编程步骤中，存储器装置150可以将编程通过电压Vpp施加到未选字线，同时将第一编程电压Vpgm1施加到被选字线。编程通过电压Vpp可以具有足以使连接到未选字线的所有未选存储器单元导通的电平，但具有比第一编程电压Vpgm1低的电平。
在第一编程循环PL1的验证步骤中，存储器装置150可以将第一验证电压Vvfy1至第三验证电压Vvfy3依次施加到被选字线。存储器装置150可以在将第一验证电压Vvfy1至第三验证电压Vvfy3依次施加到被选字线的同时将验证通过电压施加到未选字线。
根据实施方式，存储器装置150可以将比第一验证电压Vvfy1至第三验证电压Vvfy3具有更高电平的验证通过电压施加到未选字线中的编程字线。在下文中，施加到编程字线的验证通过电压可以称为编程验证通过电压Vpvp。编程验证通过电压Vpvp可以具有足以使所有编程未选存储器单元导通的电平，即，比所有编程未选存储器单元的阈值电压更高的电平。
根据实施方式，存储器装置150可以将根据第一验证电压Vvfy1至第三验证电压Vvfy3的值而具有不同电平的验证通过电压施加到未选字线中的擦除字线。在下文中，施加到擦除字线的验证通过电压可以称为擦除验证通过电压。擦除验证通过电压可以具有足以使连接到擦除字线的擦除存储器单元导通的电平，并且具有比编程验证通过电压Vpvp更低的电平。
在将具有逐渐增加的电平的验证电压施加到被选字线的同时，存储器装置150可以将具有逐渐增加的电平的擦除验证通过电压施加到擦除字线。在图8的示例中，在将第一验证电压Vvfy1至第三验证电压Vvfy3依次施加到被选字线的同时，存储器装置150可以将作为第一擦除验证通过电压至第三擦除验证通过电压的Vevp11、Vevp12和Vevp13依次施加到擦除字线。
随着擦除验证通过电压的电平变低，流过公共源极线CSL的电流量也可以减少。当施加具有相对低的电平的验证电压时，存储器装置150可以施加具有相对低的电平的擦除验证通过电压。当擦除验证通过电压的电平变低时，即使在施加验证电压时根据编程循环的导通单元的数量显著变化，流过公共源极线CSL的电流量的变化也可以被减轻。
图9A至图9C是例示根据本公开的实施方式的减轻流过公共源极线CSL的电流量的变化的图。在图9A至图9C的图表中，横轴指示编程循环的数量，并且纵轴指示流过公共源极线CSL的电流量。
图9A例示了当施加第一验证电压Vvfy1时流过公共源极线CSL的电流，图9B例示了当施加第二验证电压Vvfy2时流过公共源极线CSL的电流，并且图9C例示了当施加第三验证电压Vvfy3时流过公共源极线CSL的电流。
当具有低电平的验证电压被施加到被选字线时，具有低电平的擦除验证通过电压可以被施加到擦除字线，并且流过公共源极线CSL的电流量可以被减少。当流过公共源极线CSL的电流量减少时，可以减轻根据编程循环的电流量的变化。
比较图9A至图9C，当施加第三验证电压Vvfy3时，流过公共源极线CSL的电流量可以是最大的，流过公共源极线CSL的电流量可以按照第二验证电压Vvfy2和第一验证电压Vvfy1的顺序变小。当施加第一验证电压Vvfy1时的导通单元的数量可以根据编程循环的数量而很大地变化，但是由于抑制了流过公共源极线CSL的电流，因此流过公共源极线CSL的电流量的变化ΔI可以被减轻。
每当编程循环在进展中时，被选存储器单元的阈值电压可以增加。返回参照图7A至图7C，随着编程循环的进展，被选存储器单元当中的导通单元的数量可以减少。当导通单元的数量减少时，流过公共源极线CSL的电流量可以减少。
根据实施方式，每当编程循环在进展中时，存储器装置150可以增加第一擦除验证通过电压至第三擦除验证通过电压的电平，由此补偿流过公共源极线CSL的电流量，该电流量根据导通单元数据的减少而减小。
图10是例示根据本公开的实施方式的使用第一编程循环PL1和第二编程循环PL2作为示例的存储器装置150的操作的示意图。
图10所示的第一编程循环PL1中的每条字线的电压可以与图8所示的电压相同。
在第二编程循环PL2的编程操作期间，存储器装置150可以将比第一编程电压Vpgm1具有更高电平的第二编程电压Vpgm2施加到被选字线。存储器装置150可以在将第二编程电压Vpgm2施加到被选字线的同时将编程通过电压Vpp施加到未选字线。
在第二编程循环PL2的验证操作期间，存储器装置150可以将第一验证电压Vvfy1至第三验证电压Vvfy3依次施加到被选字线，并且将第一擦除验证通过电压至第三擦除验证通过电压Vevp21、Vevp22和Vevp23施加到未选字线。存储器装置150可以将比第一擦除验证通过电压至第三擦除验证通过电压Vevp11、Vevp12和Vevp13具有更高电平的第一擦除验证通过电压至第三擦除验证通过电压Vevp21、Vevp22和Vevp23施加到擦除字线。每当编程循环在进展中时，存储器装置150可以增加第一擦除验证通过电压至第三擦除验证通过电压的电平，由此补偿流过公共源极线CSL的电流量的减小。因此，可以进一步减小根据编程循环的流过公共源极线CSL的电流量的变化ΔI，并且可以使编程存储器单元的分布更加精巧化。
根据实施方式，存储器装置150可以考虑附加因素来确定能够在施加验证电压时维持流过公共源极线CSL的恒定电流的擦除验证通过电压。
作为第一示例，随着在存储块中擦除字线的数量减少，存储器装置150可以施加具有更低电平的擦除验证通过电压。每当存储块的字线被逐一编程时，可以施加擦除验证通过电压的擦除字线的数量可以逐渐减少。当存储器装置150随着擦除字线的数量减少而施加具有更低电平的擦除验证通过电压时，可以更有效地抑制流过公共源极线CSL的电流量的变化。
作为第二示例，随着存储块的擦除/写入(E/W)周期增加，存储器装置150可以施加具有更高电平的擦除验证通过电压。随着存储块的E/W周期增加，存储器单元可能会劣化，并且当被选存储器单元被编程或读取时，其中相邻存储器单元的阈值电压增加的干扰可能会变得严重。随着E/W周期增加，相邻存储器单元的阈值电压可能增加，并且在验证操作期间流过多条位线BL1至BLm的电流量可能减少。随着E/W周期增加，存储器装置150可以将具有更高电平的擦除验证通过电压施加到擦除字线，以补偿随着E/W周期的增加而减小的电流量。
取决于实施方式，存储器装置150可以通过参考一个或更多个查找表来确定擦除验证通过电压的值。
图11是例示根据本公开的实施方式的查找表的图，每个查找表包括存储器装置150的编程循环和针对每个编程状态的验证电压。
根据实施方式，存储器装置150可以根据要被编程的存储块的E/W周期来选择第一查找表至第三查找表1102、1104和1106中的任何一个。存储器装置150可以通过参考选择的查找表来确定要在验证步骤中施加的擦除验证通过电压的电平。
图11例示了第一查找表1102。第一查找表1102可以包括针对每个编程循环的验证电压和擦除验证通过电压。第一查找表1102中所示的“ΔV”和“ΔV2”是任意常数。
参考第一查找表1102，针对每个编程循环的擦除验证通过电压可以具有按照第一验证电压Vvfy1至第三验证电压Vvfy3的顺序的高电平。此外，针对每个验证电压的擦除验证通过电压可以具有按照第一编程循环PL1至第五编程循环PL5的顺序的高电平。
根据本实施方式，随着施加到被选字线的验证电压的电平增加，存储器装置150可以将具有更高电平的验证通过电压施加到擦除字线。例如，存储器装置150可以将第一验证电压Vvfy1施加到被选字线，并且将第一验证通过电压施加到擦除字线，以验证被选存储器单元的第一编程状态。此外，存储器装置150可以将比第一验证电压Vvfy1具有更高电平的第二验证电压Vvfy2施加到被选字线，并且将比第一验证通过电压具有更高电平的第二验证通过电压施加到擦除字线，以验证被选存储器单元的高于第一编程状态的第二编程状态。第一验证通过电压和第二验证通过电压可以比施加到被完全编程的字线的编程通过电压Vpp具有更低的值。根据实施方式，可以减少针对每个编程循环流过公共源极线CSL的电流量的变化。
根据实施方式，每当重复编程循环时，存储器装置150可以增加第一验证通过电压和第二验证通过电压的电平，由此进一步减少针对每个编程循环流过公共源极线CSL的电流量的变化。因此，存储器单元分布可以是精巧的，并且可以提高存储器装置150的可靠性。
根据本公开的实施方式，可以提供一种尽管存在源极线跳动现象也能够使编程存储器单元的阈值电压分布的宽度变窄的存储器装置及其操作方法。
尽管已经参照特定实施方式描述了存储器装置及其操作方法，但是这些仅仅是示例，并且本公开不限于此并且应当被解释为具有根据本说明书中公开的基本思想的最广泛的范围。本领域技术人员可以通过组合和替换所公开的实施方式来施行未指定的实施方式，但是这些未指定的实施方式也不脱离本公开的范围。此外，本领域技术人员可以很容易地对基于本说明书公开的实施方式进行改变或修改，并且显而易见的是，这样的改变或修改也落入本公开和所附权利要求的范围内。此外，可以组合实施方式以形成附加实施方式。
相关申请的交叉引用
本申请要求于2021年6月25日提交的韩国专利申请No.10-2021-0083213的优先权，其公开内容通过引用整体合并于此。

Claims (20)

1.一种存储器装置的操作方法，所述操作方法包括：
向被选字线施加编程电压以对连接到所述被选字线的被选存储器单元进行编程的编程操作；
向所述被选字线施加第一验证电压并且向未选字线施加第一验证通过电压以验证所述被选存储器单元的第一编程状态的第一验证操作；以及
向所述被选字线施加比所述第一验证电压具有更高电平的第二验证电压并且向所述未选字线施加比所述第一验证通过电压具有更高电平的第二验证通过电压以验证所述被选存储器单元的高于所述第一编程状态的第二编程状态的第二验证操作。
2.根据权利要求1所述的操作方法，所述操作方法还包括：在增加所述第一验证通过电压和所述第二验证通过电压中的每一个的电平的同时重复包括所述编程操作、所述第一验证操作和所述第二验证操作的编程循环直到所述第一编程状态和第二编程状态被验证的操作。
3.根据权利要求1所述的操作方法，
其中，所述未选字线是擦除字线，
其中，所述第一验证操作和所述第二验证操作中的每一个包括向编程字线施加第三验证通过电压，并且
其中，所述第三验证通过电压比所述第一验证通过电压和所述第二验证通过电压具有更高的电平。
4.根据权利要求3所述的操作方法，其中，所述第三验证通过电压比连接到所述编程字线的存储器单元的阈值电压具有更高的电平。
5.根据权利要求3所述的操作方法，所述操作方法还包括：根据包括所述被选字线的存储块的擦除字线的数量来确定所述第一验证通过电压和所述第二验证通过电压的电平的操作。
6.根据权利要求5所述的操作方法，其中，确定所述第一验证通过电压和所述第二验证通过电压的电平的操作包括：随着所述擦除字线的数量减少，将所述第一验证通过电压和所述第二验证通过电压的电平确定为更低的电平。
7.根据权利要求1所述的操作方法，所述操作方法还包括：根据包括所述被选存储器单元的存储块的擦除/写入E/W周期来确定所述第一验证通过电压和所述第二验证通过电压的电平的操作。
8.根据权利要求7所述的操作方法，其中，确定所述第一验证通过电压和所述第二验证通过电压的电平的操作包括：随着所述E/W周期增加，将所述第一验证通过电压和所述第二验证通过电压的电平确定为更高的电平。
9.根据权利要求7所述的操作方法，其中，确定所述第一验证通过电压和所述第二验证通过电压的电平的操作包括：
根据所述E/W周期选择多个查找表中的一个；以及
通过参考选择的查找表来确定所述第一验证通过电压和所述第二验证通过电压在当前编程循环中的电平。
10.根据权利要求1所述的操作方法，其中，包括所述被选存储器单元的存储块具有三维结构。
11.一种存储器装置，所述存储器装置包括：
存储块，所述存储块包括连接到多条字线的多个存储器单元；以及
控制电路，所述控制电路适用于：
通过向所述多条字线当中的被选字线施加编程电压来对连接到所述被选字线的被选存储器单元进行编程，
在向所述被选字线施加第一验证电压的同时向未选字线施加第一验证通过电压以验证所述被选存储器单元的第一编程状态，并且
在向所述被选字线施加比所述第一验证电压更高的第二验证电压的同时向所述未选字线施加比所述第一验证通过电压更高的第二验证通过电压以验证所述被选存储器单元的第二编程状态。
12.根据权利要求11所述的存储器装置，其中，所述控制电路还适用于：在增加所述第一验证通过电压和所述第二验证通过电压中的每一个的电平的同时重复包括所述第一编程状态和所述第二编程状态的编程和验证的编程循环直到所述第一编程状态和所述第二编程状态被验证。
13.根据权利要求11所述的存储器装置，
其中，所述未选字线是擦除字线，
其中，所述控制电路还适用于在所选存储器单元的所述第一编程状态和所述第二编程状态的每次验证期间向编程字线施加第三验证通过电压，并且
其中，所述第三验证通过电压比所述第一验证通过电压和所述第二验证通过电压具有更高的电平。
14.根据权利要求13所述的存储器装置，其中，所述第三验证通过电压比连接到所述编程字线的存储器单元的阈值电压具有更高的电平。
15.根据权利要求11所述的存储器装置，其中，所述控制电路还适用于根据所述存储块的擦除字线的数量来确定所述第一验证通过电压和所述第二验证通过电压的电平。
16.根据权利要求15所述的存储器装置，其中，所述控制电路随着所述擦除字线的数量减少而将所述第一验证通过电压和所述第二验证通过电压的电平确定为更低的电平。
17.根据权利要求11所述的存储器装置，其中，所述控制电路还适用于根据包括所述被选存储器单元的所述存储块的擦除/写入E/W周期来确定所述第一验证通过电压和所述第二验证通过电压的电平。
18.根据权利要求17所述的存储器装置，其中，所述控制电路随着所述E/W周期增加而将所述第一验证通过电压和所述第二验证通过电压的电平确定为更高的电平。
19.根据权利要求17所述的存储器装置，其中，所述控制电路通过根据所述E/W周期选择多个查找表中的一个并且参考选择的查找表来确定所述第一验证通过电压和所述第二验证通过电压在当前编程循环中的电平。
20.根据权利要求11所述的存储器装置，其中，所述存储块具有三维结构。
CN202210534617.6A 2021-06-25 2022-05-17 存储器装置及其操作方法 Pending CN115527597A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210083213A KR20230000731A (ko) 2021-06-25 2021-06-25 메모리 장치 및 메모리 장치의 동작 방법
KR10-2021-0083213 2021-06-25

Publications (1)

Publication Number Publication Date
CN115527597A true CN115527597A (zh) 2022-12-27

Family

ID=84541216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210534617.6A Pending CN115527597A (zh) 2021-06-25 2022-05-17 存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US11862258B2 (zh)
KR (1) KR20230000731A (zh)
CN (1) CN115527597A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230042946A (ko) * 2021-09-23 2023-03-30 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그의 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8565020B2 (en) 2010-04-14 2013-10-22 Kabushiki Kaisha Toshiba Semiconductor memory device
KR102396053B1 (ko) 2015-04-20 2022-05-10 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
KR20170052029A (ko) 2015-11-03 2017-05-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102469684B1 (ko) * 2016-06-30 2022-11-22 에스케이하이닉스 주식회사 반도체 메모리 장치의 프로그램 방법
KR20200089547A (ko) * 2019-01-17 2020-07-27 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20220082473A (ko) * 2020-12-10 2022-06-17 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US11862258B2 (en) 2024-01-02
KR20230000731A (ko) 2023-01-03
US20220415419A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
CN110503997B (zh) 存储器装置及其操作方法
KR102569820B1 (ko) 메모리 컨트롤러 및 그 동작 방법
CN110619911B (zh) 存储装置及存储装置的操作方法
CN111009275A (zh) 存储器装置和存储器装置的操作方法
CN112037835B (zh) 存储器装置及其操作方法
CN113284540B (zh) 存储器装置及其操作方法
CN113129982B (zh) 在存储器子系统中管理子块擦除操作
CN112885394B (zh) 存储器装置和操作该存储器装置的方法
CN115705893A (zh) 用于执行读取操作的存储器装置及其操作方法
CN111402944B (zh) 具有改进的编程和擦除操作的存储器装置及其操作方法
CN114267399A (zh) 存储器设备及其操作方法
US11862258B2 (en) Memory device and operating method thereof
KR20210074028A (ko) 메모리 장치 및 그 동작 방법
US20230062706A1 (en) Memory device and method of operating the same
CN116631481A (zh) 存储器设备及其操作方法
US11335421B2 (en) Memory device and method of operating the same
CN113889167A (zh) 存储器装置及其操作方法
US11508439B2 (en) Memory device having a control logic to control program operations and method of operating the same
KR20200118711A (ko) 메모리 장치 및 그 동작 방법
US11776630B2 (en) Memory device performing incremental step pulse program operation and operating method thereof
US20240004557A1 (en) Memory device, memory system including memory device, and method of operating memory system
US20240020022A1 (en) Memory device and operating method thereof
KR20230045334A (ko) 메모리 장치 및 메모리 장치의 동작방법
CN115831201A (zh) 编程和验证非易失性存储器装置中的数据的设备和方法
KR20230039043A (ko) Ispp방식의 프로그램 동작을 수행하는 비휘발성 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination