KR20100029298A - 메모리 장치용 부정 커맨드 방지 회로 및 방법 - Google Patents

메모리 장치용 부정 커맨드 방지 회로 및 방법 Download PDF

Info

Publication number
KR20100029298A
KR20100029298A KR1020080088027A KR20080088027A KR20100029298A KR 20100029298 A KR20100029298 A KR 20100029298A KR 1020080088027 A KR1020080088027 A KR 1020080088027A KR 20080088027 A KR20080088027 A KR 20080088027A KR 20100029298 A KR20100029298 A KR 20100029298A
Authority
KR
South Korea
Prior art keywords
command
input
address
negative
active
Prior art date
Application number
KR1020080088027A
Other languages
English (en)
Inventor
이찬용
고재원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080088027A priority Critical patent/KR20100029298A/ko
Publication of KR20100029298A publication Critical patent/KR20100029298A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

입력 커맨드와 상기 입력 커맨드에 대응하는 입력 어드레스를 수신하고, 상기 입력 어드레스를, 상기 입력 커맨드 직전에 수신한 액티브 커맨드에 대응하는 액티브 커맨드 어드레스를 비교하여, 상기 입력 커맨드가 부정 커맨드인지 여부를 판단하고, 그 판단 결과에 따라 상기 입력 커맨드에 대응하는 내부 제어 신호의 생성을 제어하는 부정 커맨드 방지 회로 및 방법과, 그러한 회로 및 방법을 이용한 메모리 장치가 제공된다.
부정 커맨드 방지 회로, 메모리 장치, 부정 커맨드, 액티브 커맨드, 커맨드 디코더

Description

메모리 장치용 부정 커맨드 방지 회로 및 방법{ILLEGAL COMMAND PREVENTING CIRCUIT AND METHOD FOR MEMORY DEVICE}
본 발명은 메모리 장치에 관한 것으로, 특히, 메모리 장치용 부정 커맨드 방지 회로 및 방법에 관한 것이다.
일반적으로, 컴퓨터는 데이터 저장 및 검색을 위한 메모리 장치(예를 들어, DRAM)를 구비한다. 그러한 메모리 장치에 저장된 데이터에 액세스하거나, 메모리 장치에서 어떤 동작(예를 들어, 저장 데이터의 리프레쉬 또는 메모리 장치 내의 제어 레지스터 변경)을 실행하기 위해, 커맨드가 커맨드 신호로서 인터페이스를 통해 메모리 장치에 인가될 수 있다.
메모리 장치 내의 디코더 회로는 수신된 커맨드 신호를 디코딩하여, 디코딩된 커맨드를 얻을 수 있다. 예를 들어, 각 커맨드에 대해서, 디코더 회로는, 해당 커맨드에 대응하는 소정 커맨드 신호들의 조합을 검출하고, 해당 커맨드가 수신되었음을 나타내는 디코딩된 커맨드 신호를 제공한다. 디코딩된 커맨드는, 예를 들 어, 커맨드 클록 신호에 의해 제어되는 커맨드 래치회로에 의해 래치될 수 있다. 메모리 장치 내에 있는 제어 회로는, 디코딩된 커맨드를 이용하여, 수신한 커맨드를 실행하기 위한 제어 신호를 발행할 수 있다. 경우에 따라서는, 커맨드와 함께, 메모리 장치에 기록될 데이터의 목적지 어드레스나, 데이터를 판독할 소스 어드레스가 제공될 수도 있다. 메모리 장치에 데이터를 기록하고자 할 경우에는, 커맨드와 함께, 기록될 데이터가 제공될 수 있다. 데이터를 메모리 장치로부터 판독하고자 할 경우, 메모리 장치의 메모리 셀 어레이에서 데이터를 검색하고 검색된 데이터를 버퍼에 저장할 수 있다.
경우에 따라, 메모리 장치가 소정의 커맨드를 실행하는 데에는 한계가 있을 수 있다. 예를 들어, 소정 커맨드를 처리하는데 이용할 수 있는 리소스가 메모리 장치에 하나뿐이고 그 리소스는 한 번에 하나의 커맨드만을 처리할 수 있다면, 메모리 장치는 수신된 커맨드들을 디코딩할 수는 있지만, 다수의 상이한 클록 사이클에서 수신된 커맨드들을 처리하지 못할 수도 있다. 예를 들어, 리소스는, 제1 클록 사이클에서 수신된 제1 커맨드를 실행하는 동안에는, 제1 클록 사이클 이후의 소정 개수의 클록 사이클들에서 수신되는 제2 커맨드를 처리하지 못할 수도 있다. 또, 메모리 장치가, 소정 시점에서, 이전에 수신된 커맨드 시퀀스 등으로 인해, 발행된 커맨드를 처리하지 못할 경우, 그 커맨드를 부정 커맨드로 간주할 수 있다. 다시 말해, 어떤 커맨드가 부정한지 여부는 선행하는 커맨드들에 달려 있다.
본 명세서에는, 입력된 판독 커맨드나 기록 커맨드에 대응하는 뱅크 어드레스가 이전의 액티브 커맨드에 대응하는 뱅크 어드레스와 일치하지 않을 경우, 그 판독 커맨드 또는 기록 커맨드를 부정 커맨드로 간주한다.
부정 커맨드를 수신하면 메모리 장치는 정의되어 있지 않은 모드로 들어갈 수 있다. 예를 들어, 메모리 장치가 오동작하거나 발행된 커맨드에 반응하지 않게 될 수도 있다. 메모리 장치가 정의되지 않은 모드로 들어가는 경우, 메모리 장치가 노멀 기능성을 회복하기 위해서는 칩 리셋이 필요한데, 칩 리셋은 시스템 동작을 방해할 수 있다. 메모리 장치를 리셋하는 동안에, 메모리 장치에 액세스하는 다른 디바이스들은 데이터를 손실하거나 대기해야할 수도 있다.
따라서, 부정 커맨드 수신으로 인해 메모리 장치가 부적절하게 기능하는 것을 막을 필요가 있다. 이를 위해, 메모리 장치는, 제어 회로가 수신된 커맨드를 실현시키는 제어 신호를 발행한 후, 부정 커맨드를 취소하는 방법 등을 이용할 수 있다. 그러나, 제어 회로가 수신된 커맨드를 실현시키는 제어 신호를 발행한 후, 메모리 장치가 부정 커맨드를 취소할 경우, 제어 회로가 오동작할 수 있다.
부정 커맨드 수신으로 인해 메모리 장치가 부적절하게 기능하는 것을 막기 위해, 도 1에 나타낸 바와 같은, 부정 커맨드를 차단하는 부정 커맨드 검출기를 이용할 수도 있다. 도 1은 종래의 부정 커맨드 검출기를 나타내는 도면이다. 도 1에 도시한 바와 같이, 종래의 부정 커맨드 방지 회로(1)는 제1 및 제2 입력 버퍼(IB1, IB2), 제1 및 제2 플립플롭(FF1, FF2), 커맨드 디코더(11), 뱅크 컬럼 어드레스 드라이버(12), 유효 CAS 커맨드 제어기(13) 및 부정 커맨드 검출기(14)를 포함한다.
도 1에 도시한 부정 커맨드 방지 회로(1)의 동작에 대하여 판독 커맨드와 어 드레스 정보가 입력되는 경우를 예를 들어 설명한다. 판독 커맨드와 어드레스 정보가 입력되면, 판독 커맨드는 제1 입력 버퍼(IB1)와 제1 플립플롭(FF1)을 통해 클록 신호와 동기화되어 커맨드 디코더에 입력되고, 어드레스 정보는 제2 입력 버퍼(IB2)와 제2 플립플롭(FF2)을 통해 클록 신호와 동기화되어 뱅크 컬럼 어드레스 드라이버(13)에 입력된다. 커맨드 디코더(11)는 수신한 판독 커맨드를 디코딩하여 디코딩된 판독 커맨드를 유효 CAS 커맨드 제어기(13)와 뱅크 컬럼 어드레스 드라이버(12)로 출력한다. 뱅크 컬럼 어드레스 드라이버(12)는 수신한 어드레스 정보를 유효 CAS 커맨드 제어기(13)와 부정 커맨드 검출기(14)로 출력한다. 부정 커맨드 검출기(14)는, 디코딩된 판독 커맨드 및 어드레스 정보와 함께 직전 액티브 커맨드에 대응하는 어드레스에 관한 정보를 수신하고, 디코딩된 판독 커맨드가 부정 커맨드인지 여부를 판단하여 커맨드를 처리할 것인지 여부를 결정한다. 하지만, 커맨드 디코더(11)로부터 출력되는 디코딩된 판독 커맨드와 뱅크 컬럼 어드레스 드라이버(12)로부터 출력되는 어드레스 정보는 유효 CAS 커맨드 컨트롤러의 입력 신호로도 사용되기 때문에, 입력된 판독 커맨드가 부정 커맨드인 경우, 부정 커맨드 검출기(14)가 디코딩된 커맨드가 부정 커맨드인지 여부를 판단하기도 전에, 유효 CAS 커맨드 제어기가 동작하여, 도 2에 나타낸 타이밍도로부터 알 수 있는 바와 같이, 메모리 장치의 오동작을 야기할 수도 있다. 도 2는 도 1에 도시한 부정 커맨드 방지 회로에 부정 판독 커맨드가 입력된 경우의 동작 타이밍을 나타내는 도면이다.
도 2를 참조하면, t0 시점에서 부정 판독 커맨드가 입력되는 경우, 입력된 판독 커맨드가 부정 커맨드임이 판단되는 시점은 t2이지만, t2 시점보다 앞선 시점 t1에서 판독을 실행하도록 하는 제어 신호를 메모리 장치 내의 다른 회로로 전송한다. 이상에서는, 부정 판독 커맨드가 입력된 경우를 예로서 설명하였으나, 부정 기록 커맨드가 입력된 경우에도 유사한 문제가 발생할 수 있음은 자명하다.
본 발명은, 상기한 문제점을 극복하기 위해 이루어진 것이며, 수신된 커맨드가 부정 커맨드인지 여부를 보다 빠르게 판단하여, 고속 동작 시에도 메모리 장치가 안정적으로 동작할 수 있도록 하는, 메모리 장치용 부정 커맨드 방지 회로 및 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 부정 커맨드 방지 회로는, 입력 커맨드를 수신하는 제1 입력부와, 상기 입력 커맨드에 대응하는 입력 어드레스를 수신하는 제2 입력부와, 상기 입력 커맨드 및 상기 입력 어드레스를 수신하고, 상기 입력 어드레스와, 상기 입력 커맨드 직전에 입력된 액티브 어드레스에 대응하는 액티브 커맨드 어드레스가 서로 일치하는지 여부에 따라, 상기 입력 커맨드가 부정 커맨드임을 나타내는 커맨드 차단 신호를 생성하는 부정 커맨드 검출기를 포함한다.
본 실시예에 따른 부정 커맨드 방지 회로는, 상기 액티브 커맨드 어드레스를 일시적으로 저장하기 위해, 상기 제2 입력부의 입력단과, 상기 액티브 커맨드 어드 레스가 입력되는 상기 부정 커맨드 검출기의 입력단 사이에 연결되는 저장부를 추가로 구비할 수 있다.
본 발명의 다른 실시예에 따른 부정 커맨드 방지 회로는, 제1 입력 버퍼, 제2 입력 버퍼, 저장부, 제1 플립플롭, 제2 플립플롭, 커맨드 디코더, 뱅크 컬럼 어드레스 드라이버, 부정 커맨드 검출기 및 유효 CAS 커맨드 제어기를 포함한다. 본 실시예에서, 제1 입력 버퍼는 입력 커맨드를 수신하고, 제2 입력 버퍼는 입력 커맨드에 대응하는 입력 어드레스를 수신한다. 저장부는, 입력 어드레스 입력단과 연결되며, 입력되는 액티브 커맨드에 대응하는 액티브 커맨드 어드레스를 일시적으로 저장한다. 제1 플립플롭은 입력 커맨드를 클록과 동기화시키고, 제2 플립플롭은 입력 어드레스를 클록과 동기화시킨다. 커맨드 디코더는 제1 플립플롭으로부터 입력 커맨드를 수신하여 디코딩한다. 뱅크 컬럼 어드레스 드라이버는 제2 플립플롭으로부터 입력 어드레스를 수신하여 뱅크 컬럼 어드레스를 출력한다. 부정 커맨드 검출기는, 입력 커맨드, 입력 어드레스 및 액티브 커맨드 어드레스를 수신하고, 입력 어드레스와 액티브 커맨드 어드레스를 비교하여 입력 커맨드가 부정 커맨드인지 여부를 판단하고, 그 결과에 의거하여 커맨드 차단 신호를 생성한다. 커맨드 차단 신호에 의거하여, 유효 CAS 커맨드 제어기는 디코딩된 커맨드와 뱅크 컬럼 어드레스에 의거한 내부 제어 신호를 생성한다.
본 발명의 또 다른 실시예에 따른 메모리 장치는, 메모리부와, 메모리부에 연결되며, 입력 커맨드와 상기 입력 커맨드에 대응하는 입력 어드레스를 수신하고, 상기 입력 어드레스와, 상기 입력 커맨드 직전에 수신한 액티브 커맨드에 대응하는 액티브 커맨드 어드레스가 일치하는지 여부에 따라 상기 입력 커맨드가 부정 커맨드임을 나타내는 커맨드 차단 신호를 생성하는 부정 커맨드 방지 회로를 포함한다.
본 발명의 또 다른 실시예에 따른 부정 커맨드 방지 방법은, 입력 커맨드와, 상기 입력 커맨드에 대응하는 입력 어드레스와, 상기 입력 커맨드 직전에 수신한 액티브 커맨드에 대응하는 액티브 커맨드 어드레스를 수신하는 단계와, 상기 입력 어드레스와 상기 액티브 커맨드 어드레스를 비교하여, 상기 입력 커맨드가 부정 커맨드인지 여부를 나타내는 커맨드 차단 신호를 생성하는 단계를 포함한다.
본 발명에 따르면, 불법 커맨드 방지 회로가 불법 커맨드를 차단하기 때문에, 다른 회로들(예를 들어, 로우 디코더 및 컬럼 디코더)이 불법 커맨드와 관련된 내부 제어 신호를 수신하거나 불법 커맨드를 실현하는 것을 방지할 수 있다. 따라서, 불법 커맨드로 인하여, 다른 회로들이 오동작하는 것을 방지할 수 있다.
또한, 본 발명에 따르면, 불법 커맨드 검출기가 사용되며, 불법 커맨드 검출기의 입력 신호로서 제1 및 제2 플립플롭의 출력신호들이 이용되므로, 종래 기술에 비해, 불법 커맨드를 보다 빠른 시간 내에 검출할 수 있으며, 다른 회로들의 오동작 가능성을 줄일 수 있다. 또한, 불법 커맨드가 보다 빠른 시간 내에 검출되므로, 고속 동작 시에도 메모리 장치가 안정적으로 동작할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명의 실시예는 부정 커맨드 검출 회로, 부정 커맨드 검출 회로를 이용하는 메모리 장치, 및 부정 커맨드 검출 방법을 제공한다.
[부정 커맨드 검출 회로]
도 3은, 본 발명의 일 실시예에 따른 부정 커맨드 검출 회로를 나타내는 뱅크도이다.
도 3에 도시한 바와 같이, 본 발명의 일 실시예에 따른 부정 커맨드 검출 회로(10)는, 제1 입력 버퍼(IB11), 제2 입력 버퍼(IB12), 제1 플립플롭(FF11), 제2 플립플롭(FF12), 커맨드 디코더(111), 뱅크 컬럼 어드레스 드라이버(112), 유효 CAS 커맨드 제어기(113) 및 부정 커맨드 검출기(114)를 포함한다.
제 1 입력 버퍼(IB11)와 제2 입력 버퍼(IB12)는 커맨드 신호와 어드레스 신호를 각각 수신한다.
커맨드 신호는 제1 입력 버퍼(IB11) 및 제1 플립플롭(FF11)에 의해 클록 신호와 동기화된 후, 내부 커맨드 입력 신호로서 커맨드 디코더(111)와 부정 커맨드 검출기(114)에 전송된다. 커맨드 디코더(111)는 내부 커맨드 입력 신호를 디코딩하고 디코딩된 커맨드를 유효 CAS 커맨드 제어기(113)에 전송한다.
어드레스 신호는 제2 입력 버퍼(IB12) 및 제2 플립플롭(FF12)에 의해 클록 신호와 동기화된 후, 뱅크 컬럼 어드레스 드라이버(112)와 부정 커맨드 검출기(114)에 전송된다. 뱅크 컬럼 어드레스 드라이버(112)는 어드레스 신호를 수신하여 유효 CAS 커맨드 제어기(113)에 송신한다. 유효 CAS 커맨드 제어기(113)는, 디코딩된 커맨드와 어드레스 신호에 응답하여, 메모리 장치의 동작에 필요한 각종 제어 신호(예를 들어, 컬럼 선택 신호)를 출력한다.
한편, 부정 커맨드 검출기(114)는 제1 플립플롭(FF11)과 제2 플립플롭(FF12)으로부터 내부 커맨드 입력 신호와 어드레스 신호를 수신한다. 또한, 부정 커맨드 검출기(114)는 커맨드 디코더(111)로부터 직전의 액티브 커맨드와 관련된 뱅크 어드레스 신호(이하, 액티브 어드레스 신호라 함)를 수신한다.
본 실시예에서는, 커맨드 디코더(111)의 출력단과 부정 커맨드 검출기(114)의 입력단 사이에 저장부(도시 안함)를 구성하고, 액티브 어드레스 신호를 그 저장부에 일시적으로 저장할 수도 있다.
부정 커맨드 검출기(114)는, 제2 플립플롭(FF12)으로부터 수신한 어드레스 신호와 저장부로부터 수신한 액티브 어드레스 신호를 비교하여, 제1 플립플롭(FF11)으로부터 수신한 내부 커맨드 입력 신호가 부정 커맨드인지 여부를 판정한다. 부정 커맨드 검출기(114)는 그 판정 결과를 나타내는 커맨드 차단 신호(CBS)를 생성한다. 구체적으로 기술하면, 부정 커맨드 검출기(114)가 내부 커맨드 입력 신호가 부정 커맨드라고 판정하면, 커맨드 차단 신호(CBS)는 활성화되고, 부정 커맨드 검출기(114)가 내부 커맨드 입력 신호가 부정 커맨드가 아니라고 판정하면, 커맨드 차단 신호(CBS)를 비활성화된다. 부정 커맨드 검출기(114)는 생성된 커맨드 차단 신호(CBS)를 유효 CAS 커맨드 제어기(113)로 출력한다. 부정 커맨드 검출기(114)는 CMOS 트랜지스터, OR 게이트, 인버터 등을 사용하여 구현할 수 있다.
유효 CAS 커맨드 제어기(113)는 커맨드 디코더(111) 및 뱅크 컬럼 어드레스 드라이버(112)의 출력 신호들을 수신하여 내부 제어 신호(CS)를 생성한다.
커맨드 차단 신호(CBS)가 활성화된 상태인 경우, 유효 CAS 커맨드 제어기(113)의 출력이 차단된다.
상기 저장부는 래치나 레지스터로 구성될 수 있다. 경우에 따라, 저장부는 부정 커맨드 검출 회로(10)의 외부에 구성될 수도 있다.
도 4는 도 3에 도시한 부정 커맨드 방지 회로에 부정 판독 커맨드가 입력된 경우의 동작 타이밍을 나타내는 도면이다.
도 4를 참조하면, t0 시점에서 부정 판독 커맨드가 입력되는 경우, 입력된 판독 커맨드가 부정 커맨드임이 판단되는 시점은, t1으로서, 커맨드 실행을 위한 제어 신호가 발생하는 시점 t2보다 이르다. 도 4에서 알 수 있는 바와 같이, 불법 커맨드로 인한 다른 회로들의 오동작을 방지할 수 있다.
[부정 커맨드 검출 회로를 이용하는 메모리 장치]
도 5는, 본 발명의 일 실시예에 따른 부정 커맨드 검출 회로를 구비한 메모리 장치를 나타내는 블록도이다. 도시한 바와 같이, 본 발명의 일 실시예에 따른 메모리 장치(100)는 부정 커맨드 방지 회로(20), 컬럼 디코더(40), 로우 디코 더(50), 메모리 어레이(60) 및 입출력부(70)를 구비한다.
도 5에는 도 3에 나타낸 구성 요소 중 일부만 나타내었으나, 부정 커맨드 방지 회로(20)는 도 3에 나타낸 바와 같은 구성을 갖는다.
부정 커맨드 방지 회로(20)는 커맨드 디코더(113)와 부정 커맨드 검출기(114)를 포함한다. 이하에 보다 자세히 설명되겠지만, 커맨드 디코더(102)는, 외부로부터 커맨드 신호를 수신하고, 커맨드 신호를 디코딩하여 수신된 커맨드를 식별할 수 있다. 디코딩된 커맨드는 유효 CAS 커맨드 제어기(113)로 전송되고, 유효 CAS 커맨드 제어기(113)는, 디코딩된 커맨드에 대응하는 내부 제어 신호들(CS)을 생성한다. 유효 CAS 커맨드 제어기(113)는 제어 레지스터(도시 안함)를 포함할 수 있으며, 제어 레지스터는 메모리 장치(100)의 동작 모드 또는 동작 특성을 변경하는데 사용될 수 있다. 경우에 따라, 제어 레지스터는, 메모리 장치(100)에 액세스하는 장치에 의해 판독 및/또는 기록될 수 있다.
유효 CAS 커맨드 제어기(113)에 의해서 생성되는 제어 신호는 메모리 장치 내의 다른 회로들(예를 들어, 컬럼 디코더(40) 및 로우 디코더(50))로 전송된다. 컬럼 디코더(40) 및 로우 디코더(50)는 메모리 장치(100)에 인가되는 어드레스와 제어 신호를 이용하여 메모리 어레이(60)에 액세스할 수 있다. 그러면, 입출력부(70)를 통해 입력된 데이터를 메모리 어레이(60)에 기록하거나, 혹은 메모리 어레이(60)로부터 판독된 데이터를 입출력부(70)를 통해 출력할 수 있다. 예를 들어, 메모리 어레이(60)로부터 판독되는 데이터는 일단 FIFO (first-in/first-out) 형태로 배치되었다가 입출력부에 의해 출력될 수도 있다.
본 발명의 실시예에서, 메모리 장치(100)는 커맨드 어드레스 저장부(도시 안 함)를 포함할 수도 있다. 커맨드 어드레스 저장부는, 부정 커맨드 방지 회로(20)내에 구비될 수도 있고, 부정 커맨드 방지 회로(20)와는 별도로 구비될 수도 있다.
커맨드 어드레스 저장부는, 이전 액티브 커맨드에 대응하는 어드레스를 저장하는데 사용된다. 상술한 바와 같이, 액티브 커맨드 어드레스는 부정 커맨드 방지 회로(20)의 부정 커맨드 검출기(114)가 부정 커맨드 회로를 검출하는데 이용된다. 예를 들어, 부정 회로 검출기(114)는, 수신된 판독 커맨드 또는 기록 커맨드가 커맨드 디코더에서 디코딩되어 다른 회로들(예를 들어, 컨트롤러)로 전송되기에 앞서, 그 커맨드가 부정 커맨드인지 여부를 커맨드 어드레스 저장부에 저장된 액티브 커맨드 어드레스를 이용하여 판단한다. 이 경우, 액티브 커맨드 어드레스와, 기록 또는 판독 커맨드에 대응하는 어드레스는, 뱅크 어드레스일 수 있다.
본 발명의 실시예에 따른 메모리 장치(100)의 동작을 보다 상세히 설명하기 위해서, 메모리 장치의 어떤 메모리 셀에 데이터를 기록한 기록 커맨드가 발행되는 경우를 가정한다. 이 경우, 기록 커맨드 발행에 앞서 액티브 커맨드가 발행되어야 한다. 기록 커맨드와 액티브 커맨드는 뱅크 어드레스 정보와 함께 제공될 수 있다. 부정 커맨드 검출 회로는 기록 커맨드의 뱅크 어드레스 정보를 액티브 커맨드의 뱅크 어드레스 정보를 비교하여 기록 커맨드가 부정 커맨드인지 여부를 판단한다. 보다 구체적으로 설명하면, 부정 커맨드 방지 회로(20)의 부정 커맨드 검출기(114)는, 우선, 기록 커맨드의 뱅크 어드레스 정보를 액티브 커맨드의 뱅크 어드레스 정보를 비교한다. 기록 커맨드의 뱅크 어드레스 정보와 액티브 커맨드의 뱅 크 어드레스 정보가 일치하면, 부정 커맨드 검출기(114)는 그 기록 커맨드가 부정 커맨드인 것으로 판단하고, 기록 커맨드의 뱅크 어드레스 정보와 액티브 커맨드의 뱅크 어드레스 정보가 일치하지 않으면, 부정 커맨드 검출기(114)는 그 기록 커맨드가 부정 커맨드가 아닌 것으로 판단한다. 부정 커맨드 검출기(114)는 생성된 커맨드 차단 신호(CBS)를 유효 CAS 커맨드 제어기(113)로 출력한다.
커맨드 차단 신호(CBS)가 활성화된 상태인 경우, 유효 CAS 커맨드 제어기(113)의 내부 제어 신호 생성 및 출력이 차단된다.
커맨드 차단 신호(CBS)가 비활성화된 상태인 경우, 유효 CAS 커맨드 제어기(113)는, 디코딩된 커맨드에 의거하여, 내부 제어 신호들(CS)을 생성한다. 유효 CAS 커맨드 제어기(113)는 그 내부 제어 신호들(CS)을 메모리 장치(100)내의 다른 회로들(예를 들어, 컬럼 디코더(40) 및 로우 디코더(50))로 전송할 수 있다. 컬럼 디코더(40)와 로우 디코더(50)는, 그 내부 제어 신호들(CS)과 함께, 메모리 장치(100)에 인가된 뱅크 어드레스 정보를 이용하여 메모리 어레이(60)에 액세스할 수 있다.
[부정 커맨드 검출 방법]
도 6은 본 발명의 실시예에 따른 부정 커맨드 방지하는 과정을 나타내는 플로우챠트이다.
본 발명의 실시예에 따른 부정 커맨드 방지 과정을 도 6을 참조하여 설명한다.
도 6을 참조하면, 우선, 판독 또는 기록 커맨드와 그에 대응하는 어드레스가 수신되고 (101 단계), 그 이전에 입력되었던 액티브 커맨드에 대응하는 어드레스가 수신된다 (102 단계).
수신된 두 어드레스를 비교하여 두 어드레스가 일치하는지 여부를 판단하고, 그 판단 결과에 의거하여 수신한 판독 또는 기록 커맨드가 부정 커맨드인지 여부를 판단한다(103 및 104 단계).
104 단계에서, 수신한 판독 또는 기록 커맨드가 부정 커맨드로 판단된 경우, 즉, 두 어드레스가 일치하지 않는 것으로 판단된 경우, 커맨드 차단 신호(CBS)를 활성화된 상태로 출력하여, 부정 커맨드를 실행하기 위한 내부 제어 신호가 생성되는 것을 방지한다(105 단계).
한편, 104 단계에서, 수신한 판독 또는 기록 커맨드가 부정 커맨드가 아닌 것으로 판단된 경우, 즉, 두 어드레스가 일치하는 것으로 판단된 경우, 커맨드 차단 신호(CBS)를 비활성화된 상태로 출력하여, 수신된 판독 또는 기록 커맨드를 실행하기 위한 내부 제어 신호가 생성될 수 있도록 한다(106 단계).
본 발명에 따르면, 불법 커맨드 방지 회로가 불법 커맨드를 차단하기 때문에, 다른 회로들(예를 들어, 로우 디코더 및 컬럼 디코더)이 불법 커맨드와 관련된 내부 제어 신호를 수신하거나 불법 커맨드를 실현하는 것을 방지할 수 있다. 따라서, 불법 커맨드로 인하여, 다른 회로들이 오동작하는 것을 방지할 수 있다.
또한, 본 발명에 따르면, 불법 커맨드 검출기의 입력 신호로서 제1 및 제2 플립플롭의 출력신호들이 이용되므로, 종래 기술에 비해, 불법 커맨드를 보다 빠른 시간 내에 검출할 수 있으며, 다른 회로들의 오동작 가능성을 줄일 수 있다. 또한, 불법 커맨드가 보다 빠른 시간 내에 검출되므로, 고속 동작 시에도 메모리 장치가 안정적으로 동작할 수 있다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 제공하기 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안 될 것이다. 그리고, 본 발명의 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 물론이다.
도 1은 종래의 부정 커맨드 검출기를 나타내는 도면이다.
도 2는, 도 1에 도시한 부정 커맨드 방지 회로에 부정 판독 커맨드가 입력된 경우의 동작 타이밍을 나타내는 도면이다.
도 3은, 본 발명의 일 실시예에 따른 부정 커맨드 검출 회로를 나타내는 뱅크도이다.
도 4는, 도 3에 도시한 부정 커맨드 방지 회로에 부정 판독 커맨드가 입력된 경우의 동작 타이밍을 나타내는 도면이다.
도 5는, 본 발명의 일 실시예에 따른 부정 커맨드 검출 회로를 구비한 메모리 장치를 나타내는 블록도이다.
도 6은 본 발명의 실시예에 따른 부정 커맨드 방지하는 과정을 나타내는 플로우챠트이다.
*도면의 주요부분에 대한 부호의 설명*
10 : 부정 커맨드 방지 회로 IB11, IB12 : 입력 버퍼
FF11, FF12 : 플립플롭 111 : 커맨드 디코더
112 : 뱅크 컬럼 어드레스 드라이버 113 : 유효 CAS 커맨드 제어기
114 : 부정 커맨드 검출기

Claims (19)

  1. 입력 커맨드를 수신하는 제1 입력부와,
    상기 입력 커맨드에 대응하는 입력 어드레스를 수신하는 제2 입력부와,
    상기 입력 커맨드 및 상기 입력 어드레스를 수신하고, 상기 입력 어드레스와, 상기 입력 커맨드 직전에 입력된 액티브 어드레스에 대응하는 액티브 커맨드 어드레스가 서로 일치하는지 여부에 따라, 상기 입력 커맨드가 부정 커맨드임을 나타내는 커맨드 차단 신호를 생성하는 부정 커맨드 검출기를 포함하는 것을 특징으로 하는
    부정 커맨드 방지 회로.
  2. 제 1 항에 있어서,
    상기 액티브 커맨드 어드레스를 일시적으로 저장하기 위해, 상기 제2 입력부의 입력단과, 상기 액티브 커맨드 어드레스가 입력되는 상기 부정 커맨드 검출기의 입력단 사이에 연결되는 저장부를 추가로 구비하는 것을 특징으로 하는
    부정 커맨드 방지 회로.
  3. 제 1 항에 있어서,
    상기 커맨드 차단 신호가, 상기 입력 커맨드가 부정 커맨드인 경우에는 활성화되고, 상기 입력 커맨드가 부정 커맨드가 아닌 경우에는 비활성화되는 것을 특징으로 하는
    부정 커맨드 방지 회로.
  4. 제 2 항에 있어서,
    상기 저장부가 래치 또는 레지스터로 구성되는 것을 특징으로 하는
    부정 커맨드 방지 회로.
  5. 제 1 항에 있어서,
    상기 제1 입력부로부터 상기 입력 커맨드를 수신하여 디코딩하고, 상기 입력 커맨드 직전에 수신된 상기 액티브 커맨드에 대응하는 상기 액티브 커맨드 어드레스를 출력하는 커맨드 디코더를 추가로 포함하는 것을 특징으로 하는
    부정 커맨드 방지 회로.
  6. 제 5 항에 있어서,
    상기 액티브 커맨드 어드레스를 일시적으로 저장하기 위해, 상기 커맨드 디 코더의 출력단과 상기 액티브 커맨드 어드레스가 입력되는 상기 부정 커맨드 검출기의 입력단 사이에 연결되는 저장부를 추가로 구비하는 것을 특징으로 하는
    부정 커맨드 방지 회로.
  7. 제 1 항 또는 제 5 항에 있어서,
    상기 제1 입력부가 상기 입력 커맨드를 수신하는 제1 입력 버퍼와, 상기 입력 커맨드를 클록과 동기화시키는 제1 플립플롭을 구비하는 것을 특징으로 하는
    부정 커맨드 방지 회로.
  8. 제 7 항에 있어서,
    상기 제2 입력부가 상기 입력 어드레스를 수신하는 제2 입력 버퍼와, 상기 입력 어드레스를 상기 클록과 동기화시키는 제2 플립플롭을 구비하는 것을 특징으로 하는
    부정 커맨드 방지 회로.
  9. 메모리부와,
    메모리부에 연결되며, 입력 커맨드와 상기 입력 커맨드에 대응하는 입력 어 드레스를 수신하고, 상기 입력 어드레스와, 상기 입력 커맨드 직전에 수신한 액티브 커맨드에 대응하는 액티브 커맨드 어드레스가 일치하는지 여부에 따라 상기 입력 커맨드가 부정 커맨드임을 나타내는 커맨드 차단 신호를 생성하는 부정 커맨드 방지 회로를 포함하는 것을 특징으로 하는
    메모리 장치.
  10. 제 9 항에 있어서,
    상기 부정 커맨드 방지 회로가,
    상기 입력 커맨드를 수신하는 제1 입력부와,
    상기 입력 어드레스를 수신하는 제2 입력부와,
    상기 입력 커맨드 및 상기 입력 어드레스를 수신하고, 상기 입력 어드레스와 상기 액티브 커맨드 어드레스가 서로 일치하는지 여부에 따라, 상기 입력 커맨드가 부정 커맨드임을 나타내는 상기 커맨드 차단 신호를 생성하는 부정 커맨드 검출기를 포함하는 것을 특징으로 하는
    메모리 장치.
  11. 제 10 항에 있어서,
    상기 부정 커맨드 방지 회로가,
    상기 액티브 커맨드 어드레스를 일시적으로 저장하기 위해, 상기 제2 입력부의 입력단과 상기 부정 커맨드 검출기의 입력단 사이에 연결되는 저장부를 추가로 구비하는 것을 특징으로 하는
    메모리 장치.
  12. 제 9 항에 있어서,
    상기 커맨드 차단 신호가, 상기 입력 커맨드가 부정 커맨드인 경우에는 활성화되고, 상기 입력 커맨드가 부정 커맨드가 아닌 경우에는 비활성화되는 것을 특징으로 하는
    메모리 장치.
  13. 제 11 항에 있어서,
    상기 저장부가 래치 또는 레지스터로 구성되는 것을 특징으로 하는
    메모리 장치.
  14. 제 11 항에 있어서,
    상기 부정 커맨드 방지 회로가
    상기 제1 입력부로부터 상기 입력 커맨드를 수신하여 디코딩하고, 상기 액티브 커맨드 어드레스를 출력하는 커맨드 디코더를 추가로 포함하는 것을 특징으로 하는
    메모리 장치.
  15. 제 14 항에 있어서,
    상기 부정 커맨드 방지 회로가,
    상기 액티브 커맨드 어드레스를 일시적으로 저장하기 위해, 상기 커맨드 디코더의 출력단과 상기 액티브 커맨드 어드레스가 입력되는 상기 부정 커맨드 검출기의 입력단 사이에 연결되는 저장부를 추가로 구비하는 것을 특징으로 하는
    메모리 장치
  16. 제 10 항, 제 14 항 및 제 15 항 중 어느 한 항에 있어서,
    상기 제1 입력부가 상기 입력 커맨드를 수신하는 제1 입력 버퍼와, 상기 입력 커맨드를 클록과 동기화시키는 제1 플립플롭을 구비하는 것을 특징으로 하는
    메모리 장치.
  17. 제 16 항에 있어서,
    상기 제2 입력부가 상기 입력 어드레스를 수신하는 제2 입력 버퍼와, 상기 입력 어드레스를 상기 클록과 동기화시키는 제2 플립플롭을 구비하는 것을 특징으로 하는
    메모리 장치.
  18. 제 15 항에 있어서,
    상기 저장부가 래치 또는 레지스터로 구성되는 것을 특징으로 하는
    메모리 장치.
  19. 입력 커맨드와, 상기 입력 커맨드에 대응하는 입력 어드레스와, 상기 입력 커맨드 직전에 수신한 액티브 커맨드에 대응하는 액티브 커맨드 어드레스를 수신하는 단계와,
    상기 입력 어드레스와 상기 액티브 커맨드 어드레스를 비교하여, 상기 입력 커맨드가 부정 커맨드인지 여부를 나타내는 커맨드 차단 신호를 생성하는 단계를 포함하는 것을 특징으로 하는
    부정 커맨드 방지 방법.
KR1020080088027A 2008-09-08 2008-09-08 메모리 장치용 부정 커맨드 방지 회로 및 방법 KR20100029298A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080088027A KR20100029298A (ko) 2008-09-08 2008-09-08 메모리 장치용 부정 커맨드 방지 회로 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080088027A KR20100029298A (ko) 2008-09-08 2008-09-08 메모리 장치용 부정 커맨드 방지 회로 및 방법

Publications (1)

Publication Number Publication Date
KR20100029298A true KR20100029298A (ko) 2010-03-17

Family

ID=42179531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080088027A KR20100029298A (ko) 2008-09-08 2008-09-08 메모리 장치용 부정 커맨드 방지 회로 및 방법

Country Status (1)

Country Link
KR (1) KR20100029298A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10216932B2 (en) 2015-10-19 2019-02-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices and solid state drives including the same
US10970002B2 (en) 2018-11-15 2021-04-06 SK Hynix Inc. Storage device for security access and method of operating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10216932B2 (en) 2015-10-19 2019-02-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices and solid state drives including the same
US10970002B2 (en) 2018-11-15 2021-04-06 SK Hynix Inc. Storage device for security access and method of operating the same

Similar Documents

Publication Publication Date Title
KR101797639B1 (ko) 행 해머 이벤트에 응답하기 위한 방법, 장치 및 시스템
US7480774B2 (en) Method for performing a command cancel function in a DRAM
US9032279B2 (en) Memory device
US6826113B2 (en) Synchronous dynamic random access memory device having memory command cancel function
US10922170B2 (en) Memory module including a volatile memory device, memory system including the memory module and methods of operating a multi-module memory device
US20070245036A1 (en) Illegal commands handling at the command decoder stage
EP2808801B1 (en) Multiple data rate memory with read timing information
US7363436B1 (en) Collision detection in a multi-port memory system
US9519442B2 (en) Method for concurrent system management and error detection and correction requests in integrated circuits through location aware avoidance logic
US9891981B2 (en) Information processing apparatus and switch failure detection method
JP4419074B2 (ja) 半導体記憶装置
US20080002484A1 (en) Semiconductor memory device and method for operating the same
KR20140109206A (ko) 패리티 체크를 수행하는 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작방법
US6920526B1 (en) Dual-bank FIFO for synchronization of read data in DDR SDRAM
KR20100029298A (ko) 메모리 장치용 부정 커맨드 방지 회로 및 방법
KR102582492B1 (ko) 메모리와 통합된 로직을 사용한 백그라운드 함수의 수행 기법
US20010017791A1 (en) Dynamic random access memory (DRAM) having ATD circuit
US8804453B2 (en) Integrated circuit including semiconductor memory devices having stack structure
US9727408B2 (en) Memory error detection system
JP2012079075A (ja) Ｃｐｕインターフェース回路
KR20040017733A (ko) 최적 래치 타이밍 설정 기능을 가진 에스디램 컨트롤러
US8549371B1 (en) Semiconductor memory device
JP2008146307A (ja) タイマ制御装置およびその障害検出方法
JP2005174090A (ja) データ転送回路
WO2016092798A1 (en) Memory controller and control method for the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination