CN114089910B - 储存装置及储存装置的操作方法 - Google Patents

储存装置及储存装置的操作方法 Download PDF

Info

Publication number
CN114089910B
CN114089910B CN202110370826.7A CN202110370826A CN114089910B CN 114089910 B CN114089910 B CN 114089910B CN 202110370826 A CN202110370826 A CN 202110370826A CN 114089910 B CN114089910 B CN 114089910B
Authority
CN
China
Prior art keywords
memory device
data
memory
command
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110370826.7A
Other languages
English (en)
Other versions
CN114089910A (zh
Inventor
郑升炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114089910A publication Critical patent/CN114089910A/zh
Application granted granted Critical
Publication of CN114089910B publication Critical patent/CN114089910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2236—Copy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及储存装置及储存装置的操作方法。存储器装置包括：存储器单元；操作模式确定器，其用于确定正常操作模式和与另一存储器装置进行数据通信的存储器通信操作模式中的任何一种；焊盘控制信号发生器，其用于根据所确定的操作模式来生成焊盘控制信号，焊盘控制信号用于确定接收与存储器控制器的数据移动命令相对应的信号的焊盘；焊盘控制器，其用于根据焊盘控制信号通过所确定的焊盘来接收信号；内部命令发生器，其用于根据所确定的操作模式来生成与数据移动命令相对应的内部操作命令；以及操作控制器，其用于基于内部操作命令执行从多个存储器单元读取第一目标数据的读取操作和将第二目标数据存储在多个存储器单元中的编程操作中的一者。

Description

储存装置及储存装置的操作方法
技术领域
本公开总体上涉及电子装置，并且更具体地涉及储存装置及储存装置的操作方法。
背景技术
储存装置是在诸如计算机或智能电话之类的主机装置的控制下存储数据的装置。储存装置可以包括用于存储数据的存储器装置和用于控制存储器装置的存储器控制器。存储器装置分类为易失性存储器装置和非易失性存储器装置。
易失性存储器装置是仅在供电时才存储数据并且在供电中断时所存储的数据消失的存储器装置。易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易失性存储器装置是即使供电中断也不会丢失数据的存储器装置。非易失性存储器装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除ROM(EEROM)、闪存等。
发明内容
根据本公开的一方面，可以提供一种存储器装置，其包括：多个存储器单元；操作模式确定器，其被配置为根据从存储器控制器输入的操作模式命令来确定正常操作模式和与另一存储器装置进行数据通信的存储器通信操作模式中的任何一种；焊盘控制信号发生器，其被配置为根据所确定的操作模式来生成焊盘控制信号，焊盘控制信号用于确定接收与存储器控制器的数据移动命令相对应的信号的焊盘；焊盘控制器，其被配置为根据焊盘控制信号通过所确定的焊盘来接收与数据移动命令相对应的信号；内部命令发生器，其被配置为根据所确定的操作模式来生成与数据移动命令相对应的内部操作命令；以及操作控制器，其被配置为基于内部操作命令来执行从多个存储器单元读取要向另一存储器装置输出的第一目标数据的读取操作和将从另一存储器装置输入的第二目标数据存储在多个存储器单元中的编程操作中的一者。
根据本公开的另一方面，可以提供一种用于操作存储器装置的方法，该存储器装置包括多个存储器单元并与另一存储器装置发送和接收数据，该方法包括：接收从存储器控制器输入的操作模式命令；根据操作模式命令确定正常操作模式和存储器通信操作模式中的任何一种；接收从存储器控制器输入的数据移动命令；根据所确定的操作模式来生成用于确定接收与数据移动命令相对应的信号的焊盘的焊盘控制信号；根据焊盘控制信号通过所确定的焊盘接收与数据移动命令相对应的信号；根据所确定的操作模式来生成与数据移动命令相对应的内部操作命令；以及基于内部操作命令来执行从多个存储器单元读取要向另一存储器装置输出的第一目标数据的读取操作和将从另一存储器装置输入的第二目标数据存储在多个存储器单元中的编程操作中的一者。
在执行从多个存储器单元读取要向另一存储器装置输出的第一目标数据的读取操作和将从另一存储器装置输入的第二目标数据存储在多个存储器单元中的编程操作中的一者中，第一目标数据可以在不通过存储器控制器的情况下直接传送至另一存储器装置。
根据本公开的又一方面，可以提供一种储存装置，其包括：第一存储器装置，其被配置为根据第一操作模式响应于数据移动命令而执行读取操作，并输出通过读取操作读取的数据；第二存储器装置，其被配置为从第一存储器装置接收数据，并根据第二操作模式响应于数据移动命令而执行存储数据的编程操作；以及存储器控制器，其被配置为通过向第一存储器装置和第二存储器装置中的每一个提供操作模式命令和数据移动命令来控制第一存储器装置和第二存储器装置，使得从第一存储器装置读取的数据被移动到第二存储器装置。
第一操作模式可以是用于读取和输出数据的数据输出模式，而第二操作模式可以是用于接收和存储数据的数据输入模式。
第一存储器装置可以响应于操作模式命令而将第一存储器装置的操作模式确定为第一操作模式，并且第二存储器装置可以响应于操作模式命令而将第二存储器装置的操作模式确定为第二操作模式。
第一存储器装置可以根据第一操作模式生成用于控制读取使能(RE)焊盘的读取使能控制信号，并且根据读取使能控制信号通过读取使能焊盘来接收与数据移动命令相对应的信号和输出地址。
第一存储器装置可以响应于数据移动命令而从第一存储器装置中所包括的存储器单元当中的输出地址中感测数据，并向第二存储器装置输出感测到的数据。
第二存储器装置可以根据第二操作模式生成用于控制数据选通(DQS)焊盘的数据选通控制信号，并根据数据选通控制信号通过数据选通焊盘接收与数据移动命令相对应的信号、输入地址和数据。
第二存储器装置可以响应于数据移动命令而将数据编程到第二存储器装置中所包括的存储器单元当中的由输入地址所选择的区域中。
附图说明
现在将在下文中参照附图更全面地描述示例实施方式。然而，它们可以以不同的形式来实施，并且不应被解释为限于本文阐述的实施方式。
在附图中，为了图示清楚，可能夸大了尺寸。将理解的是，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。贯穿全文，相似的附图标记指代相似的元件。
图1是例示根据本公开的实施方式的储存装置的图。
图2是例示图1所示的存储器装置的图。
图3是例示图2所示的存储器单元阵列的实施方式的图。
图4是例示图3所示的存储块当中的任何一个存储块的电路图。
图5是例示图3所示的存储块当中的一个存储块的另一实施方式的电路图。
图6是例示例如图1所示的存储器控制器和多个存储器装置之间的连接关系的图。
图7是例示根据本公开的实施方式的存储器装置的图。
图8是例示根据本公开的实施方式的储存装置的图。
图9是例示图7所示的焊盘控制器的图。
图10是例示图7所示的内部命令发生器的操作的图。
图11是例示根据本公开的实施方式的存储器装置的操作方法的流程图。
图12是例示根据本公开的实施方式的储存装置的操作方法的流程图。
图13是例示图1所示的存储器控制器的图。
图14是例示根据本公开的实施方式的应用储存装置的存储卡系统的框图。
图15是例如例示根据本公开的实施方式的应用储存装置的固态驱动器(SSD)系统的框图。
图16是例示根据本公开的实施方式的应用储存装置的用户系统的框图。
具体实施方式
本文公开的特定结构性描述或功能性描述仅是出于描述根据本公开的构思的实施方式的意图而例示的。根据本公开的构思的实施方式可以以各种形式实现，并且不能被解释为限于本文阐述的实施方式。
实施方式提供了具有提高的操作速度的储存装置及其操作方法。
图1是例示根据本公开的实施方式的储存装置的图。
参照图1，储存装置50可以包括存储器装置100和用于控制存储器装置100的操作的存储器控制器200。储存装置50可以是用于在诸如移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统之类的主机300的控制下存储数据的装置。
根据作为与主机300的通信方案的主机接口，储存装置50可以制造为各种类型的储存装置中的任何一种。例如，可以用诸如固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)、微型MMC(micro-MMC)、安全数字(SD)卡、迷你SD卡、微型SD卡、通用串行总线(USB)储存装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)、记忆棒等的各种类型的储存装置50中的任何一种来实现储存装置50。
储存装置50可以制造为各种封装类型中的任何一种。例如，储存装置50可以制造为诸如层叠式封装(PoP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级层叠封装(WSP)的各种封装类型中的任何一种。
存储器装置100可以存储数据。存储器装置100可以在存储器控制器200的控制下操作。存储器装置100可以包括存储器单元阵列(未示出)，存储器单元阵列包括用于存储数据的多个存储器单元。
每个存储器单元可以用作存储一个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)、和存储四个数据位的四级单元(QLC)中的任何一种。
存储器单元阵列(未示出)可以包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可以包括多个页。在实施方式中，页可以是用于将数据存储在存储器装置100中或读取存储器装置100中所存储的数据的单位。存储块可以是用于擦除数据的单位。
在实施方式中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻式随机存取存储器(MRAM)、铁电式随机存取存储器(FRAM)、自旋转移力矩随机存取存储器(STT-RAM)等。在本说明书中，为了便于描述，假设并描述了存储器装置100是NAND闪存的情况。
存储器装置100可以从存储器控制器200接收命令CMD和地址ADDR，并且访问存储器单元阵列中由地址ADDR所选择的区域。存储器装置100可以对由地址ADDR所选择的区域执行由命令CMD所指示的操作。例如，存储器装置100可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作中，存储器装置100可以将数据编程到由地址ADDR所选择的区域中。在读取操作中，存储器装置100可以从由地址ADDR所选择的区域读取数据。在擦除操作中，存储器装置100可以擦除由地址ADDR所选择的区域中所存储的数据。
在实施方式中，存储器装置100可以包括操作模式确定器131、焊盘控制信号发生器132、焊盘控制器133、内部命令发生器134和操作控制器135。
操作模式确定器131可以响应于从存储器控制器200输入的操作模式命令来确定存储器装置100的操作模式。操作模式命令可以是指示将改变存储器装置100的操作模式的命令。
例如，操作模式确定器131可以响应于操作模式命令来确定正常操作模式和存储器通信操作模式中的一个。存储器装置100的操作模式可以根据操作模式命令被设置为正常操作模式或存储器通信操作模式。
正常操作模式是用于执行正常操作的模式，并且可以是用于响应于从存储器控制器200输入的读取命令而执行读取操作以及响应于从存储器控制器200输入的编程命令而执行编程操作的模式。
存储器通信操作模式可以是用于在多个存储器装置之间进行通信数据的模式。
在实施方式中，存储器通信操作模式可以包括第一操作模式和第二操作模式。
例如，第一操作模式可以是用于从多个存储器单元读取数据并且向另一存储器装置输出所读取的数据的数据输出模式。例如，第一操作模式可以是用于响应于从存储器控制器200输入的特定命令而执行感测数据的读取操作并且向另一存储器装置输出通过读取操作所感测到的数据的模式。
另外，第二操作模式可以是用于接收从另一存储器装置输出的数据并将接收到的数据存储在多个存储器单元中的数据输入模式。例如，第二操作模式可以是用于响应于从存储器控制器200输入的特定命令而接收从另一存储器装置输出的数据并且执行存储所接收的数据的编程操作的模式。
焊盘控制信号发生器132可以根据存储器装置100的操作模式来生成焊盘控制信号，该焊盘控制信号用于确定接收与存储器控制器200的数据移动命令相对应的信号的焊盘。
数据移动命令可以是指示在多个存储器装置之间移动数据的操作的命令。
焊盘控制器133可以通过根据焊盘控制信号所确定的焊盘来接收与数据移动命令相对应的信号。
内部命令发生器134可以根据存储器装置100的操作模式来生成与数据移动命令相对应的内部操作命令。
内部操作命令可以包括读取操作和编程操作之一。
操作控制器135可以基于内部操作命令，执行从多个存储器单元读取要向另一存储器装置输出的数据的读取操作或者将从另一存储器装置输入的数据存储在多个存储器单元中的编程操作。
存储器控制器200可以控制储存装置50的整体操作。
当电源被施加到储存装置50时，存储器控制器200可以执行固件(FW)。当存储器装置100是闪存装置时，FW可以包括用于控制与主机300的通信的主机接口层(HIL)、用于控制主机与存储器装置100之间的通信的闪存转换层(FTL)、以及用于控制与存储器装置100的通信的闪存接口层(FIL)。
在实施方式中，存储器控制器200可以从主机300接收数据和逻辑块地址(LBA)，并且将LBA转换成表示存储器装置100中所包括的要将数据存储在其中的存储器单元的地址的物理块地址(PBA)。在本说明书中，可以以相同的含义使用LBA和“逻辑地址”或“逻辑的地址”。在本说明书中，PBA和“物理地址”可以以相同的含义使用。
存储器控制器200可以响应于来自主机300的请求而控制存储器装置100以执行编程操作、读取操作、擦除操作等。在编程操作中，存储器控制器200可以向存储器装置100提供编程命令、PBA和数据。在读取操作中，存储器控制器200可以向存储器装置100提供读取命令和PBA。在擦除操作中，存储器控制器200可以向存储器装置100提供擦除命令和PBA。
在实施方式中，存储器控制器200可以自主地生成命令、地址和数据，而与来自主机300的任何请求无关，并且向存储器装置100发送命令、地址和数据。例如，存储器控制器200可以为存储器装置100提供命令、地址和数据，该命令、地址和数据用于执行在执行损耗均衡、读取回收、垃圾收集等中伴随的读取操作和编程操作。
在实施方式中，存储器控制器200可以控制至少两个存储器装置100。存储器控制器200可以根据交错(interleaving)技术来控制存储器装置以提高操作性能。交错技术可以是用于将对至少两个存储器装置100的操作控制为彼此交叠的方法。
在实施方式中，存储器控制器200可以为多个存储器装置当中的第一存储器装置和第二存储器装置提供用于确定第一存储器装置和第二存储器装置中的每个的操作模式的操作模式命令以及数据移动命令。
例如，存储器控制器200可以包括命令控制器210。
命令控制器210可以为存储器装置100提供操作模式命令和数据移动命令。
在实施方式中，存储器控制器200可以控制第一存储器装置和第二存储器装置，使得根据操作模式命令和数据移动命令将从多个存储器装置当中的第一存储器装置所读取的数据移动到第二存储器装置。
主机300可以通过使用诸如通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、快速PCI(PCIe)、快速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、带寄存器的DIMM(RDIMM)和减载DIMM(LRDIMM)之类的各种通信方式中的至少一种与储存装置50通信。
图2是例示图1所示的存储器装置100的图。
参照图2，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。控制逻辑130可以被实现为硬件、软件、或者硬件和软件的组合。例如，控制逻辑130可以是根据算法进行操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL连接到行解码器121。多个存储块BLK1至BLKz通过位线BL1至BLm连接到页缓冲器组123。多个存储块BLK1至BLKz中的每个包括多个存储器单元。在实施方式中，多个存储器单元可以是非易失性存储器单元。连接到相同字线的存储器单元可以被定义为一页。因此，一个存储块可以包括多个页。
行线RL可以包括至少一条源极选择线、多条字线和至少一条漏极选择线。
存储器单元阵列110中所包括的每个存储器单元可以被配置为存储一个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)、或存储四个数据位的四级单元(QLC)。
外围电路120可以在控制逻辑130的控制下对存储器单元阵列110的被选区域执行编程操作、读取操作或擦除操作。外围电路120可以驱动存储器单元阵列110。例如，外围电路120可以在控制逻辑130的控制下向行线RL和位线BL1至BLm施加各种操作电压或使所施加的电压放电。
外围电路120可以包括行解码器121、电压发生器122、页缓冲器组123、列解码器124、输入/输出电路125和感测电路126。
行解码器121通过行线RL连接到存储器单元阵列110。行线RL可以包括至少一条源极选择线、多条字线和至少一条漏极选择线。在实施方式中，字线可以包括正常字线和虚设字线。在实施方式中，行线RL还可以包括管式选择线。
行解码器121在控制逻辑的控制下操作。行解码器121从控制逻辑130接收行地址RADD。
行解码器121对行地址RADD进行解码。行解码器121根据经解码的地址在存储块BLK1至BLKz当中选择至少一个存储块。此外，行解码器121可以根据经解码的地址选择被选存储块的至少一条字线以向至少一条字线WL施加由电压发生器122生成的电压。
例如，在编程操作中，行解码器121可以向被选字线施加编程电压，并且向未选字线施加电平比编程电压的电平低的编程通过电压。在编程验证操作中，行解码器121可以向被选字线施加验证电压，并且向未选字线施加电平比验证电压的电平高的验证通过电压。
在读取操作中，行解码器121可以向被选字线施加读取电压，并且向未选字线施加电平比读取电压的电平高的读取通过电压。
在实施方式中，以存储块为单位执行存储器装置100的擦除操作。在擦除操作中，行解码器121可以根据经解码的地址选择一个存储块。在擦除操作中，行解码器121可以向连接到被选存储块的字线施加接地电压。
电压发生器122在控制逻辑130的控制下操作。电压发生器122通过使用提供给存储器装置100的外部电源电压来生成多个电压。例如，电压发生器可以响应于操作信号OPSIG而生成在编程操作、读取操作和擦除操作中使用的各种操作电压Vop。例如，电压发生器122可以在控制逻辑130的控制下生成编程电压、验证电压、通过电压、读取电压、擦除电压等。
在实施方式中，电压发生器122可以通过调整外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压用作存储器装置100的操作电压。
在实施方式中，电压发生器122可以通过使用外部电源电压或内部电源电压来生成多个电压。
例如，电压发生器122可以包括用于接收内部电源电压的多个泵送电容器，并且通过在控制逻辑130的控制下选择性地激活多个泵送电容器来生成多个电压。
可以通过行解码器121向存储器单元阵列110提供多个所生成的电压。
页缓冲器组123包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm分别通过第一位线BL1至第m位线BLm连接到存储器单元阵列110。第一位线BL1至第m位线BLm在控制逻辑130的控制下操作。例如，第一位线BL1至第m位线BLm可以响应于页缓冲器控制信号PBSIGNALS而操作。例如，第一页缓冲器PB1至第m页缓冲器PBm可以在读取或验证操作中感测位线BL1至BLm的电压或电流或者临时存储通过第一位线BL1至第m位线BLm接收的数据。
例如，在编程操作中，当向被选字线施加编程电压时，第一页缓冲器PB1至第m页缓冲器PBm可以通过第一位线BL1至第m位线BLm向被选存储器单元传送通过输入/输出电路125接收的数据DATA。被选页的存储器单元根据传送的数据DATA而被编程。连接到被施加以编程允许电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。连接到被施加以编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以保持。在编程验证操作中，第一页缓冲器PB1至第m页缓冲器PBm通过第一位线BL1至第m位线BLm从被选存储器单元读取页数据。
在读取操作中，第一页缓冲器PB1至第m页缓冲器PBm通过第一位线BL1至第m位线BLm从被选页的存储器单元读取数据DATA，并且在列解码器124的控制下向输入/输出电路125输出所读取的数据DATA。
在擦除操作中，第一页缓冲器PB1至第m页缓冲器PBm可以使第一位线BL1至第m位线BLm浮置。
列解码器124可以响应于列地址CADD而在输入/输出电路125和页缓冲器组123之间通信数据。例如，列解码器124可以通过数据线DL与第一页缓冲器PB1至第m页缓冲器PBm通信数据，或者可以通过列线CL与输入/输出电路125通信数据。
输入/输出电路125可以向控制逻辑130传送从参照图1描述的存储器控制器200接收的命令CMD和地址ADDR，或者与列解码器124交换数据DATA。
在读取操作或验证操作中，感测电路126可以响应于允许位VRYBIT信号而生成参考电流，并且通过比较从页缓冲器组123接收的感测电压VPB和由参考电流生成的参考电压，来输出通过信号PASS或失败信号FAIL。
控制逻辑130可以通过响应于命令CMD和地址ADDR而输出操作信号OPSIG、行地址RADD、页缓冲器控制信号PBSIGNALS和允许位VRYBIT来控制外围电路120。此外，控制逻辑130可以响应于通过信号PASS或失败信号FAIL来确定验证操作是通过还是失败。
在实施方式中，控制逻辑130可以包括操作模式确定器131、焊盘控制信号发生器132、焊盘控制器133、内部命令发生器134和操作控制器135。
操作模式确定器131、焊盘控制信号发生器132、焊盘控制器133、内部命令发生器134和操作控制器135可以分别表示图1所示的操作模式确定器131、焊盘控制信号发生器132、焊盘控制器133、内部命令发生器134和操作控制器135。
将参照图7描述操作模式确定器131、焊盘控制信号发生器132、焊盘控制器133、内部命令发生器134和操作控制器135。
图3是例示图2所示的存储器单元阵列的实施方式的图。
参照图3，存储器单元阵列110可以包括多个存储块BLK1至BLKz。每个存储块可以具有三维结构。每个存储块可以包括层叠在基板(未示出)上的多个存储器单元。多个存储器单元可以沿着+X、+Y和+Z方向布置。将参照图4和图5更详细地描述每个存储块的结构。
图4是例示图3所示的存储块BLK1至BLKz当中的任何一个存储块BLKa的电路图。
参照图4，存储块BLKa可以包括多个单元串CS11至CS1m和CS21至CS2m。在实施方式中，多个单元串CS11至CS1m和CS21至CS2m中的每个可以形成为“U”形状。在存储块BLKa中，m个单元串在行方向(即，+X方向)上布置。图4例示了在列方向(即，+Y方向)上布置的两个单元串。然而，这是为了便于描述，并且将理解的是，可以在列方向上布置三个单元串。
多个单元串CS11至CS1m和CS21至CS2m中的每个可以包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管式晶体管PT和至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可以具有彼此相似的结构。在实施方式中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每个可以包括沟道层、隧穿绝缘层、电荷储存层和阻挡绝缘层。在实施方式中，可以在每个单元串中设置用于提供沟道层的柱。在实施方式中，可以在每个单元串中设置用于提供沟道层、隧穿绝缘层、电荷储存层和阻挡绝缘层中的至少一个的柱。
每个单元串的源极选择晶体管SST连接在公共源极线CSL和存储器单元MC1至MCp之间。
在实施方式中，布置在相同行上的单元串的源极选择晶体管连接到在行方向上延伸的源极选择线，并且布置在不同行上的单元串的源极选择晶体管连接到不同的源极选择线。在图4中，第一行上的单元串CS11至CS1m的源极选择晶体管连接至第一源极选择线SSL1。第二行上的单元串CS21至CS2m的源极选择晶体管连接至第二源极选择线SSL2。
在另一实施方式中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同连接至一条源极选择线。
每个单元串的第一存储器单元MC1至第n存储器单元MCn连接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一存储器单元MC1至第n存储器单元MCn可以划分为第一存储器单元MC1至第p存储器单元MCp和第(p+1)存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp在+Z方向的相反方向上依次布置，并且串联连接在源极选择晶体管SST和管式晶体管PT之间。第(p+1)存储器单元MCp+1至第n存储器单元MCn在+Z方向上依次布置，并串联连接在管式晶体管PT和漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第(p+1)存储器单元MCp+1至第n存储器单元MCn通过管式晶体管PT连接。每个单元串的第一存储器单元MC1至第n存储器单元MCn的栅电极分别连接至第一字线WL1至第n字线WLn。
每个单元串的管式晶体管PT的栅极连接到管道线PL。
每个单元串的漏极选择晶体管DST连接在相应位线与存储器单元MCp+1至MCn之间。在行方向上布置的单元串连接到在行方向上延伸的漏极选择线。第一行上的单元串CS11至CS1m的漏极选择晶体管连接至第一漏极选择线DSL1。第二行上的单元串CS21至CS2m的漏极选择晶体管连接至第二漏极选择线DSL2。
在列方向上布置的单元串连接到在列方向上延伸的位线。在图4中，第一列上的单元串CS11和CS21连接到第一位线BL1。第m列上的单元串CS1m和CS2m连接到第m位线BLm。
在行方向上布置的单元串中连接到相同字线的存储器单元构成一页。例如，第一行上的单元串CS11至CS1m中的连接到第一字线WL1的存储器单元构成一页。第二行上的单元串CS21至CS2m中的连接到第一字线WL1的存储器单元构成另一页。随着选择了漏极选择线DSL1和DSL2中的任何一条，可以选择在一个行方向上布置的单元串。随着选择了字线WL1至WLn中的任何一条，可以在被选单元串中选择一个页。
在另一实施方式中，可以提供偶数位线和奇数位线，来代替第一位线BL1至第m位线BLm。另外，在行方向上布置的单元串CS11至CS1m或CS21至CS2m当中的偶数编号的单元串可以分别连接至偶数位线，并且在行方向上布置的单元串CS11至CS1m或CS21至CS2m当中的奇数编号的单元串可以分别连接至奇数位线。
在实施方式中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可以用作虚设存储器单元。例如，可以提供至少一个虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。另选地，可以提供至少一个虚设存储器单元以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当虚设存储器单元的数量增加时，存储块BLKa的操作的可靠性得到改善。另一方面，存储块BLKa的尺寸增加。当虚设存储器单元的数量减少时，存储块BLKa的尺寸减小。另一方面，存储块BLKa的操作的可靠性可能劣化。
为了高效地控制至少一个虚设存储器单元，虚设存储器单元可以具有所需的阈值电压。在存储块BLKa的擦除操作之前或之后，可以对全部或一些虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，虚设存储器单元的阈值电压控制向连接到相应虚设存储器单元的虚设字线所施加的电压，使得虚设存储器单元能够具有所需的阈值电压。
图5是例示图3所示的存储块BLK1至BLKz当中的一个存储块的另一实施方式BLKb的电路图。
参照图5，存储块BLKb可以包括多个单元串CS11′至CS1m′和CS21′至CS2m′。多个单元串CS11′至CS1m′和CS21′至CS2m′中的每个沿+Z方向延伸。多个单元串CS11′至CS1m′和CS21′至CS2m′中的每个包括层叠在存储块BLKb下方的基板(未示出)上的至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST。
每个单元串的源极选择晶体管SST连接在公共源极线CSL和存储器单元MC1至MCn之间。布置在相同行上的单元串的源极选择晶体管连接到相同的源极选择线。布置在第一行上的单元串CS11′至CS1m′的源极选择晶体管连接到第一源极选择线SSL1。布置在第二行上的单元串CS21′至CS2m′的源极选择晶体管连接到第二源极选择线SSL2。在另一实施方式中，单元串CS11′至CS1m′和CS21′至CS2m′的源极选择晶体管可以共同连接至一条源极选择线。
每个单元串的第一存储器单元MC1至第n存储器单元MCn串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅电极分别连接至第一字线WL1至第n字线WLn。
每个单元串的漏极选择晶体管DST连接在对应的位线与存储器单元MC1至MCn之间。在行方向上布置的单元串的漏极选择晶体管连接至在行方向上延伸的漏极选择线。在第一行上的单元串CS11′至CS1m′的漏极选择晶体管连接到第一漏极选择线DSL1。在第二行上的单元串CS21′至CS2m′的漏极选择晶体管连接到第二漏极选择线DSL2。
因此，除了从图5中的每个单元串中排除了管式晶体管PT之外，图5的存储块BLKb具有类似于图4的存储块BLKa的电路的电路。
在另一实施方式中，可以提供偶数位线和奇数位线代替第一位线BL1至第m位线BLm。另外，在行方向上布置的单元串CS11′至CS1m′或CS21′至CS2m′当中的偶数编号的单元串可以分别连接至偶数位线，并且在行方向上布置的单元串CS11′至CS1m′或CS21′至CS2m′当中的奇数编号的单元串可以分别连接到奇数位线。
在实施方式中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可以用作虚设存储器单元。例如，可以提供至少一个虚设存储器单元，以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。另选地，可以提供至少一个虚设存储器单元，以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当虚设存储器单元的数量增加时，存储块BLKb的操作的可靠性得到改善。另一方面，存储块BLKb的尺寸增加。当虚设存储器单元的数量减少时，存储块BLKb的尺寸减小。另一方面，存储块BLKb的操作的可靠性可能劣化。
为了高效地控制至少一个虚设存储器单元，虚设存储器单元可以具有所需的阈值电压。在存储块BLKb的擦除操作之前或之后，可以对全部或一些虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，虚设存储器单元的阈值电压控制向连接到相应虚设存储器单元的虚设字线所施加的电压，使得虚设存储器单元能够具有所需的阈值电压。
图6是例示例如图1所示的存储器控制器和多个存储器装置之间的连接关系的图。
参照图6，存储器控制器200可以通过多个通道CH1和CH2连接到多个存储器装置(存储器装置_11至存储器装置_24)。在实施方式中，将理解的是，可以以各种方式修改通道的数量或连接到每个通道的存储器装置的数量。然而，在本说明书中，假设存储器控制器200通过两个通道连接到存储器装置，并且四个存储器装置连接到每个通道。
为了便于描述，将描述连接到第一通道CH1的存储器装置_11、存储器装置_12、存储器装置_13和存储器装置_14的操作。将理解的是，连接到另一通道CH2的存储器装置(存储器装置_21至存储器装置_24)也如同存储器装置_11、存储器装置_12、存储器装置_13和存储器装置_14一样操作。
存储器装置_11至存储器装置_14可以共同连接至第一通道CH1。存储器装置_11至存储器装置_14可以通过第一通道CH1与存储器控制器200通信。由于存储器装置_11至存储器装置_14通过第一通道CH1共同连接，因此一次仅一个存储器装置可以与存储器控制器200通信。然而，可以同时执行分别由存储器装置_11至存储器装置_14在内部执行的操作。如本文中关于出现所使用的词语“同时”和“同时地”是指出现发生在交叠的时间间隔上。例如，如果第一出现发生在第一时间间隔上，而第二出现同时发生在第二时间间隔上，则第一间隔和第二间隔至少部分地彼此交叠，使得存在第一出现和第二出现二者都发生的一定时间。
使用多个存储器装置的储存装置能够通过使用参照图1描述的交错技术来提高性能。出于交错技术的目的，可以以通道和路(way)为单位来管理存储器装置。为了最大化连接到每个通道的存储器装置的并行化，存储器控制器200可以以通道和路为单位分布和分配连续的逻辑存储器区域。
例如，存储器控制器200可以通过第一通道CH1向存储器装置_11发送命令、包括地址的控制信号、以及数据。当存储器装置_11正在将接收到的数据编程到其内所包括的存储器单元中时，存储器控制器可以向存储器装置_12发送命令、包括地址的控制信号、以及数据。
在图6中，多个存储器装置可以构成四个路WAY1至WAY4。第一路WAY1可以包括存储器装置_11和存储器装置_21。第二路WAY2可以包括存储器装置_12和存储器装置_22。第三路WAY3可以包括存储器装置_13和存储器装置_23。第四路WAY4可以包括存储器装置_14和存储器装置_24。
通道CH1和CH2中的每个可以是共享和使用连接到对应通道的存储器装置的信号总线。
尽管在图6中已经描述了2通道/4路结构的交错，但是随着通道的数量变大以及路的数量变大，交错可以变得更高效。
此外，当储存装置50执行诸如垃圾收集之类的操作时，存储器控制器200要重复以下过程：从多个存储器装置(存储器装置_11至存储器装置_24)中的一个存储器装置读取数据，并将所读取的数据传送至多个存储器装置(存储器装置_11至存储器装置_24)当中的另一存储器装置。因此，随着存储器控制器200在存储器装置之间接收和传送数据的次数增加，储存装置50的操作速度变慢。
因此，根据本公开的实施方式，多个存储器装置(存储器装置_11至存储器装置_24)当中的一个存储器装置在不通过存储器控制器200的情况下直接向另一存储器装置传送数据，使得能够提高储存装置50的操作速度。
图7是例示根据本公开的实施方式的存储器装置的图。
图7所示的存储器装置100可以是图1或图6所示的多个存储器装置中的任何一个。
参照图7，存储器装置100可以包括操作模式确定器131、焊盘控制信号发生器132、焊盘控制器133、内部命令发生器134和操作控制器135。操作模式确定器131、焊盘控制信号发生器132、焊盘控制器133、内部命令发生器134和操作控制器135可以分别表示图1所示的操作模式确定器131、焊盘控制信号发生器132、焊盘控制器133、内部命令发生器134和操作控制器135。在实施方式中，存储器装置100可以包括操作模式确定器131、焊盘控制信号发生器132、焊盘控制器133、内部命令发生器134、操作控制器135和外围电路120。
操作模式确定器131可以根据从存储器控制器200输入的操作模式命令来确定正常操作模式和存储器通信操作模式中的任何一种。
操作模式命令可以是指示将改变存储器装置100的操作模式的命令。
在实施方式中，存储器通信操作模式可以包括数据输出模式和数据输入模式。
例如，操作模式确定器131可以根据操作模式命令来确定正常操作模式、数据输出模式和数据输入模式中的一种。
焊盘控制信号发生器132可以根据确定的操作模式来生成焊盘控制信号，该焊盘控制信号用于确定接收与存储器控制器200的数据移动命令相对应的信号的焊盘。
例如，焊盘控制信号发生器132可以将当输入数据移动命令时切换的输入信号改变成指示与数据移动命令相对应的操作的输出信号。
在实施方式中，焊盘控制信号可以包括用于控制读取使能(RE)焊盘的读取使能控制信号和用于控制数据选通(DQS)焊盘的数据选通控制信号中的一者。
在实施方式中，当存储器装置100的操作模式被确定为数据输出模式时，焊盘控制信号发生器132可以生成读取使能控制信号。
此外，在实施方式中，当存储器装置100的操作模式被确定为数据输入模式时，焊盘控制信号发生器132可以生成数据选通控制信号。
焊盘控制器133可以通过根据焊盘控制信号而确定的焊盘来接收与数据移动命令相对应的信号。
例如，焊盘控制器133可以控制输入/输出电路125以通过所确定的焊盘向存储器装置100传送与数据移动命令相对应的信号。
在实施方式中，焊盘控制器133可以根据读取使能控制信号通过读取使能焊盘来接收与数据移动命令相对应的信号。例如，焊盘控制信号发生器132可以根据读取使能控制信号，将当输入数据移动命令时切换的输入信号改变为读取使能信号。
在实施方式中，焊盘控制器133可以根据读取使能控制信号通过读取使能焊盘来接收与数据移动命令相对应的输出地址。输出地址可以表示存储器单元阵列中要从中读取数据的区域的地址。
此外，在实施方式中，焊盘控制器133可以根据数据选通控制信号通过数据选通焊盘来接收与数据移动命令相对应的信号。例如，焊盘控制信号发生器132可以根据数据选通控制信号，将当输入数据移动命令时切换的输入信号改变为数据选通信号。
此外，在实施方式中，焊盘控制器133可以通过数据选通焊盘接收与数据移动命令相对应的数据。与数据移动命令相对应的数据可以是从另一存储器装置输入的数据。
此外，在实施方式中，焊盘控制器133可以根据数据选通控制信号通过数据选通焊盘接收与数据移动命令相对应的输入地址。输入地址可以表示存储器单元阵列中要将数据存储在其中的区域的地址。
内部命令发生器134可以根据所确定的操作模式来生成与数据移动命令相对应的内部操作命令。
在实施方式中，内部操作命令可以包括读取命令和编程命令之一。
在实施方式中，当存储器装置100的操作模式被确定为数据输出模式时，内部命令发生器134可以生成读取命令。
此外，在实施方式中，当存储器装置100的操作模式被确定为数据输入模式时，内部命令发生器134可以生成编程命令。
例如，内部命令发生器134可以基于存储器装置100的操作模式，响应于数据移动命令而生成读取使能值或编程使能值。例如，当数据移动命令是读取命令时，内部命令发生器134可以生成读取使能值。此外，当数据移动命令是编程命令时，内部命令发生器134可以生成编程使能值。
操作控制器135可以基于内部操作命令来执行从多个存储器单元读取要向另一存储器装置输出的第一目标数据的读取操作操作和将从另一存储器装置输入的第二目标数据存储在多个存储器单元中的编程操作中的一者。
第一目标数据可以表示从多个存储器单元读取的、要向另一存储器装置输出的数据。第二目标数据可以表示从另一存储器装置输入的数据。
例如，操作控制器135可以基于内部操作命令来控制外围电路120以执行读取操作或编程操作。
在实施方式中，响应于读取命令，操作控制器135可以从多个存储器单元读取第一目标数据，并且向另一存储器装置输出第一目标数据。例如，操作控制器135可以响应于读取使能值来控制外围电路120以读取第一目标数据。操作控制器135可以控制外围电路120以读取与通过读取使能焊盘输入的输出地址相对应的第一目标数据。
在实施方式中，响应于编程命令，操作控制器135可以将通过数据选通焊盘输入的第二目标数据存储在多个存储器单元中。例如，操作控制器135可以响应于编程使能值来控制外围电路120以编程第二目标数据。操作控制器135可以控制外围电路120以将第二目标数据编程在与通过数据选通焊盘输入的输入地址相对应的区域中。
图8是例示根据本公开的实施方式的存储器装置的图。
在图8中，第一存储器装置100-1和第二存储器装置100-2可以是图1或图6所示的多个存储器装置中的一些。另外，存储器控制器200可以通过一个通道CH连接到第一存储器装置100-1和第二存储器装置100-2。在实施方式中，将理解的是，可以以各种方式改变通道的数量和连接到每个通道的存储器装置的数量。然而，为了便于描述，在图8中，假设存储器控制器200通过一个通道CH连接到存储器装置，并且两个存储器装置连接到对应的通道CH。
为了便于描述，描述了在第一存储器装置100-1和第二存储器装置100-2之间传送数据的过程中，第一存储器装置100-1是输出数据的输出存储器装置，并且第二存储器装置100-2是接收数据的输入存储器装置。因此，在一些实施方式中，将理解的是，第二存储器装置100-2作为输入存储器装置操作，并且第一存储器装置100-1作为输出存储器装置操作。
参照图8，存储器控制器200可以包括命令控制器210。命令控制器210可以表示图1所示的命令控制器210。
另外，第一存储器装置100-1和第二存储器装置100-2可以分别包括外围电路120-1和120-2、操作模式确定器131-1和131-2、焊盘控制信号发生器132-1和132-2、焊盘控制器133-1和133-2、内部命令发生器134-1和134-2以及操作控制器135-1和135-2。外围电路120-1和120-2、操作模式确定器131-1和131-2、焊盘控制信号发生器132-1和132-2、焊盘控制器133-1和133-2、内部命令发生器134-1和134-2以及操作控制器135-1和135-2可以分别表示图7所示的外围电路120、操作模式确定器131、焊盘控制信号发生器132、焊盘控制器133、内部命令发生器134和操作控制器135。
命令控制器210可以包括在存储器控制器200中。命令控制器210可以向第一存储器装置100-1和第二存储器装置100-2中的每个提供操作模式命令和数据移动命令。
例如，当确定出诸如垃圾收集之类需要第一存储器装置100-1和第二存储器装置100-2之间的数据移动时，命令控制器210可以生成操作模式命令和数据移动命令。
在实施方式中，命令控制器210可以向第一存储器装置100-1和第二存储器装置100-2提供操作模式命令，然后向第一存储器装置100-1和第二存储器装置100-2提供数据移动命令。
在实施方式中，命令控制器210可以向第一存储器装置100-1提供输出地址，并且向第二存储器装置100-2提供输入地址。
输出地址可以是表示在第一存储器装置100-1中的与数据移动命令相对应的读取操作中要在第一存储器装置100-1中所包括的存储器单元阵列中感测数据DATA的区域的信息。
输入地址可以是表示在第二存储器装置100-2中的与数据移动命令相对应的编程操作中要在第二存储器装置100-2中所包括的存储器单元阵列中编程数据DATA的区域的信息。
在实施方式中，第一存储器装置100-1可以根据第一操作模式响应于数据移动命令而执行读取操作，并输出通过读取操作所读取的数据DATA。第一操作模式可以是用于向另一存储器装置输出从多个存储器单元感测到的数据的数据输出模式。
在实施方式中，第一存储器装置100-1可以响应于操作模式命令而将存储器装置100-1的操作模式确定为第一操作模式。
在实施方式中，第一存储器装置100-1可以根据第一操作模式生成用于控制读取使能焊盘的读取使能控制信号。此外，第一存储器装置100-1可以根据读取使能控制信号通过读取使能焊盘接收与数据移动命令相对应的信号和输出地址。
此外，在实施方式中，第一存储器装置100-1可以响应于数据移动命令而从第一存储器装置100-1中所包括的存储器单元当中的输出地址中感测数据DATA，并且向第二存储器装置100-2输出感测到的数据DATA。
在实施方式中，第二存储器装置100-2可以接收从第一存储器装置100-1输出的数据DATA。此外，第二存储器装置100-2可以根据第二操作模式响应于数据移动命令而执行存储数据DATA的编程操作。第二操作模式可以是用于接收从另一存储器装置输出的数据并存储所接收的数据的数据输入模式。
在实施方式中，第二存储器装置100-2可以响应于操作模式命令而将第二存储器装置100-2的操作模式确定为第二操作模式。
在实施方式中，第二存储器装置100-2可以根据第二操作模式而生成用于控制数据选通焊盘的数据选通控制信号。此外，第二存储器装置100-2可以根据数据选通控制信号通过数据选通焊盘接收与数据移动命令相对应的信号、输入地址和数据DATA。
此外，在实施方式中，第二存储器装置100-2可以响应于数据移动命令，将数据DATA编程在第二存储器装置100-2中所包括的存储器单元当中的通过输入地址所选择的区域中。
此外，尽管以上已经描述了将从一个存储器装置输出的数据发送到另一存储器装置的操作，但是本公开不必限于此。在一些实施方式中，从一个或更多个存储器装置输出的数据可以被传送到另一存储器装置。
在实施方式中，存储器控制器200可以向多个存储器装置当中的一个或更多个输出存储器装置中的每一个提供操作模式命令以输出数据，并向多个存储器装置当中的输入存储器装置提供操作模式命令以接收数据。此外，存储器控制器200可以基于根据操作模式命令确定的一个或更多个输出存储器装置和输入存储器装置中的每个的操作模式，来控制多个存储器装置以使得分别从一个或更多个输出存储器装置读取的数据被移动到输入存储器装置。
一个或更多个输出存储器装置中的每个可以与第一存储器装置100-1等同地实现。因此，可以在一个或更多个输出存储器装置中等同地实现在第一存储器装置100-1中实现的操作和第一存储器装置100-1中所包括的组件。
另外，可以与第二存储器装置100-2等同地实现输入存储器装置。因此，可以在输入存储器装置中等同地实现在第二存储器装置中实现的操作和第二存储器装置100-2中所包括的组件。
在实施方式中，一个或更多个输出存储器装置中的每个的操作模式可以根据操作模式命令被确定为用于响应于从存储器控制器200输入的数据移动命令而执行读取操作的第一操作模式。
在实施方式中，输入存储器装置的操作模式可以根据操作模式命令被确定为用于响应于从存储器控制器200输入的数据移动命令而执行编程操作的第二操作模式。
根据本公开的实施方式，在设置第一存储器装置100-1和第二存储器装置100-2中的每个的操作模式之后提供指示数据移动操作的命令，使得能够在不通过存储器控制器200的情况下立即向第二存储器装置100-2传送第一存储器装置100-1的数据。因此，能够提高存储器装置的操作速度。
图9是例示图7所示的焊盘控制器的图。
参照图9，输入/输出电路125可以包括复用器(MUX)900。
尽管图9中例示了输入/输出电路125接收读取使能(RE)信号和数据选通(DQS)信号的情况，但是本公开内容不必限于此，并且输入/输出电路125可以接收各种信号。
在实施方式中，焊盘控制器133可以控制MUX 900。
例如，焊盘控制器133可以基于根据操作模式命令而确定的操作模式控制MUX900，以输出读取使能(RE)信号和数据选通(DQS)信号之一。MUX 900可以接收与输入数据移动命令的焊盘(或引脚)相对应的输入信号，并且输出指示根据操作模式执行的读取操作和编程操作之一的输出信号。
在实施方式中，当存储器装置100的操作模式是数据输出模式时，焊盘控制器133可以控制MUX 900，以输出与输入至读取使能(RE)焊盘或数据选通(DQS)焊盘的数据移动命令相对应的信号作为读取使能(RE)信号。
在实施方式中，当存储器装置100的操作模式是数据输入模式时，焊盘控制器133可以控制MUX 900，以输出与输入至读取使能(RE)焊盘或数据选通(DQS)焊盘的数据移动命令相对应的信号作为数据选通(DQS)信号。
因此，尽管数据移动命令输入至读取使能(RE)焊盘或数据选通(DQS)焊盘，但是存储器装置100能够输出与操作模式相对应的信号。
图10是例示图7所示的内部命令发生器的操作的图。
参照图10，内部命令发生器134可以响应于数据移动命令而生成与读取操作相对应的读取使能值READ_enable，或者生成与编程操作相对应的编程使能值PGM_enable。
在实施方式中，当数据移动命令输入至其操作模式被确定为第一操作模式的存储器装置100时，内部命令发生器134可以生成使得执行读取操作的读取使能值READ_enable。
在实施方式中，当数据移动命令输入至其操作模式被确定为第二操作模式的存储器装置100时，内部命令发生器134可以生成使得执行编程操作的编程使能值PGM_enable。
因此，当数据移动命令输入到确定了其操作模式的存储器装置100时，存储器装置100能够生成使能值以根据所确定的操作模式进行操作。
图11是例示根据本公开的实施方式的存储器装置的操作方法的流程图。
图11所示的操作方法可以由例如图7所示的存储器装置100执行。
参照图11，在步骤S1101中，存储器装置100可以接收从存储器控制器200输入的操作模式命令。
在步骤S1103中，存储器装置100可以根据操作模式命令确定正常操作模式和存储器通信操作模式中的任何一种。
存储器装置100可以确定正常操作模式、数据输出模式和数据输入模式中的一者。
在步骤S1105中，存储器装置100可以接收从存储器控制器200输入的数据移动命令。
在步骤S1107中，存储器装置100可以根据所确定的操作模式来生成用于确定接收与数据移动命令相对应的信号的焊盘的焊盘控制信号。
存储器装置100可以响应于数据输出模式而生成用于控制读取使能焊盘的读取使能控制信号。
此外，存储器装置100可以响应于数据输入模式而生成用于控制数据选通焊盘的数据选通控制信号。
在步骤S1109中，存储器装置100可以通过根据焊盘控制信号所确定的焊盘来接收与数据移动命令相对应的信号。
存储器装置100可以根据读取使能控制信号通过读取使能焊盘接收与数据移动命令相对应的信号。
此外，存储器装置100可以根据数据选通控制信号通过数据选通焊盘接收与数据移动命令相对应的信号和第二目标数据。
在步骤S1111中，存储器装置100可以根据所确定的操作模式来生成与数据移动命令相对应的内部操作命令。
存储器装置100可以响应于数据输出模式而生成读取命令。
此外，存储器装置100可以响应于数据输入模式而生成编程命令。
在步骤S1113中，存储器装置100可以基于内部操作命令执行从多个存储器单元读取要向另一存储器装置输出的第一目标数据的读取操作和将从另一存储器装置输入的第二目标数据存储在多个存储器单元中的编程操作中的一者。
存储器装置100可以响应于读取命令而从多个存储器单元读取第一目标数据。
随后，存储器装置100可以向另一存储器装置输出第一目标数据。
此外，存储器装置100可以响应于编程命令而将通过所确定的焊盘输入的第二目标数据存储到多个存储器单元。
图12是例示根据本公开的实施方式的储存装置的操作方法的流程图。
图12所示的操作方法可以例如由储存装置50来执行。假设根据操作模式命令将第一存储器装置的操作模式设置为第一操作模式，并且根据操作模式命令将第二存储器装置的操作模式设置为第二操作模式。
参照图12，在步骤S1201中，储存装置50可以向第一存储器装置和第二存储器装置中的每个提供操作模式命令和数据移动命令。
在步骤S1203中，储存装置50可以在第一存储器装置中根据第一操作模式响应于数据移动命令来执行读取操作。
在步骤S1205中，储存装置50可以向第二存储器装置输出通过根据第一操作模式执行的读取操作而读取的数据。
在步骤S1207中，储存装置50中所包括的第二存储器装置可以接收从储存装置50中所包括的第一存储器装置输出的数据。
在步骤S1209中，储存装置50可以在第二存储器装置中根据第二操作模式，响应于数据移动命令执行存储数据的编程操作。
图13是例示图1所示的存储器控制器的图。
参照图1和图13，存储器控制器200可以包括处理器220、RAM 230、纠错电路240、ROM 260、主机接口270和闪存接口280。
处理器220可以控制存储器控制器200的整体操作。RAM 230可以用作存储器控制器200的缓冲存储器、缓存存储器、工作存储器等。
纠错电路240可以执行纠错。纠错电路240可以对要通过闪存接口280写入存储器装置的数据执行纠错码(ECC)编码。经ECC编码的数据通过闪存接口280传送给存储器装置。纠错电路240可以对通过闪存接口280从存储器装置接收的数据执行ECC解码。例如，纠错电路240可以作为闪存接口280的组件包括在闪存接口280中。
ROM 260可以以固件形式存储在存储器控制器200的操作中所需的各种信息。在实施方式，图1所示的命令控制器210可以是存储在ROM 260中的固件。
存储器控制器200可以通过主机接口270与外部装置(例如，主机300、应用处理器等)通信。
存储器控制器200可以通过闪存接口280与存储器装置100通信。存储器控制器200可以通过闪存接口280向存储器装置100发送命令CMD、地址ADDR、控制信号CTRL等，并且接收数据DATA。例如，闪存接口280可以包括NAND接口。
图14是例示根据本公开的实施方式的应用储存装置的存储卡系统的框图。
参照图14，存储卡系统2000包括存储器控制器2100、存储器装置2200和连接器2300。
存储器控制器2100连接到存储器装置2200。存储器控制器2100可以访问存储器装置2200。例如，存储器控制器2100可以控制存储器装置2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100提供了存储器装置2200和主机Host之间的接口。存储器控制器2100驱动用于控制存储器装置2200的固件。存储器控制器2100可以与参照图1描述的存储器控制器200等同地实现。存储器装置2200可以与参照图2描述的存储器装置100等同地实现。
例如，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和ECC电路之类的组件。
存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以根据特定的通信协议与外部装置(例如，主机)通信。例如，存储器控制器2100可以通过诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、快速PCI(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe之类的各种通信协议中的至少一种与外部装置通信。
例如，存储器装置2200可以用诸如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电式RAM(FRAM)和自旋转移力矩磁RAM(STT-MRAM)之类的各种非易失性存储器装置来实现。
存储器控制器2100和存储器装置2200可以集成到单个半导体装置中，以构成存储卡。例如，存储器控制器2100和存储器装置2200可以构成诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM和SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC和eMMC)、SD卡(SD、迷你SD、微型SD和SDHC)和通用闪存(UFS)之类的存储卡。
图15是例如例示根据本公开的实施方式的应用储存装置的固态驱动器(SSD)系统的框图。
参照图15，SSD系统3000包括主机3100和SSD 3200。SSD 3200通过信号连接器3001与主机3100交换信号SIG，并通过电源连接器3002接收电源PWR。SSD 3200包括SSD控制器3210、多个闪存3221至322n、辅助电源3230和缓冲存储器3240。
在实施方式中，SSD控制器3210可以用作参照图1描述的存储器控制器200。在实施方式中，来自多个闪存3221至322n中的每个闪存可以用作参照图1描述的存储器装置100。
SSD控制器3210可以响应于从主机3100接收到的信号SIG来控制多个闪存3221至322n。例如，信号SIG可以是基于主机3100和SSD 3200之间的接口的信号。例如，信号SIG可以是由诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、快速PCI(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、WI-FI、蓝牙和NVMe之类的接口中的至少一种而限定的信号。
辅助电源3230通过电源连接器3002连接到主机3100。当来自主机3100的电源供应不平稳时，辅助电源3230可以提供SSD 3200的电源。例如，辅助电源3230可以位于SSD 3200中，或者位于SSD 3200的外部。例如，辅助电源3230可以位于主板上，并向SSD 3200提供辅助电源。
缓冲存储器3240作为SSD 3200的缓冲存储器而操作。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者临时存储闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDRSDRAM、LPDDR SDRAM和GRAM之类的易失性存储器，或者诸如FRAM、ReRAM、STT-MRAM和PRAM之类的非易失性存储器。
图16是例示根据本公开的实施方式的应用储存装置的用户系统的框图。
参照图16，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、储存模块4400和用户接口4500。
应用处理器4100可以驱动用户系统4000中所包括的组件、操作系统(OS)、用户程序等。例如，应用处理器4100可以包括用于控制用户系统4000中所包括的组件、接口、图形引擎等的控制器。应用处理器4100可以被提供为片上系统(SoC)。
存储器模块4200可以作为用户系统4000的主存储器、工作存储器、缓冲存储器或缓存存储器而操作。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRM、DDR3 SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM之类的易失性随机存取存储器，或诸如PRAM、ReRAM、MRAM和FRAM之类的非易失性随机存取存储器。例如，可以通过基于层叠式封装(PoP)进行封装而将应用处理器4100和存储器模块4200提供为一个半导体封装件。
网络模块4300可以与外部装置通信。例如，网络模块4300可以支持诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、Wimax、WLAN、UWB、蓝牙和Wi-Fi之类的无线通信。例如，网络模块4300可以包括在应用处理器4100中。
储存模块4400可以存储数据。例如，储存模块4400可以存储从应用处理器4100接收的数据。另选地，储存模块4400可以向应用处理器4100发送其内所存储的数据。例如，储存模块4400可以用诸如相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存或具有三维结构的NAND闪存之类的非易失性半导体存储器装置来实现。例如，储存模块4400可以被提供为诸如用户系统4000的存储卡之类的可拆除驱动器或外部驱动器。
例如，储存模块4400可以包括多个非易失性存储器装置，并且多个非易失性存储器装置可以与参照图1描述的存储器装置100等同地操作。储存模块4400可以与参照图1描述的储存装置50相同地操作。
用户接口4500可以包括用于向应用处理器4100输入数据或命令或向外部装置输出数据的接口。例如，用户接口4500可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件之类的用户输入接口。用户接口4500可以包括诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器之类的用户输出接口。
根据本公开，能够提供具有提高的操作速度的储存装置及其操作方法。
虽然已经参照本公开的一些实施方式例示和描述了本公开，但是本领域技术人员将理解的是，在不脱离如所附权利要求及其等同物所限定的本公开的精神和范围的情况下，可以在其中做出在形式和细节上的各种改变。因此，本公开的范围不应限于上述实施方式，而应不仅由所附权利要求书而且由其等同物来确定。
在上述实施方式中，可以选择性地执行所有步骤，或者可以省略部分步骤。在每个实施方式中，步骤不一定按照所描述的次序执行，并且可以重新布置。在本说明书和附图中公开的实施方式仅是促进对本公开的理解的示例，并且本公开不限于此。也就是说，对于本领域技术人员而言应当显而易见的是，可以基于本公开的技术范围进行各种修改。
此外，已经在附图和说明书中描述了本公开的实施方式。尽管这里使用特定术语，但是这些仅是为了解释本公开的实施方式。因此，本公开不限于上述实施方式，并且在本公开的精神和范围内，可以有许多变型。对于本领域技术人员应该显而易见的是，除了本文公开的实施方式之外，还可以基于本公开的技术范围进行各种修改。
相关申请的交叉引用
本申请要求于2020年8月24日在韩国知识产权局提交的韩国专利申请No.10-2020-0106469的优先权，其全部公开内容通过引用合并于此。

Claims (20)

1.一种存储器装置，该存储器装置包括：
多个存储器单元；
操作模式确定器，所述操作模式确定器根据从存储器控制器输入的操作模式命令来确定正常操作模式和与另一存储器装置进行数据通信的存储器通信操作模式中的任何一种；
焊盘控制信号发生器，所述焊盘控制信号发生器根据所确定的操作模式来生成焊盘控制信号，所述焊盘控制信号用于确定接收与所述存储器控制器的数据移动命令相对应的信号的焊盘；
焊盘控制器，所述焊盘控制器根据所述焊盘控制信号通过所确定的焊盘来接收与所述数据移动命令相对应的信号；
内部命令发生器，所述内部命令发生器根据所确定的操作模式来生成与所述数据移动命令相对应的内部操作命令；以及
操作控制器，所述操作控制器基于所述内部操作命令来执行从所述多个存储器单元读取要向所述另一存储器装置输出的第一目标数据的读取操作和将从所述另一存储器装置输入的第二目标数据存储在所述多个存储器单元中的编程操作中的一者。
2.根据权利要求1所述的存储器装置，其中，所述存储器通信操作模式包括数据输出模式以及数据输入模式，所述数据输出模式用于读取所述第一目标数据并向所述另一存储器装置输出，所述数据输入模式用于接收从所述另一存储器装置输入的所述第二目标数据并且将所述第二目标数据存储在所述多个存储器单元中。
3.根据权利要求2所述的存储器装置，其中，所述焊盘控制信号包括用于控制读取使能焊盘的读取使能控制信号和用于控制数据选通焊盘的数据选通控制信号中的一者。
4.根据权利要求3所述的存储器装置，其中，当所述存储器装置的操作模式被确定为所述数据输出模式时，所述焊盘控制信号发生器生成所述读取使能控制信号，并且
其中，所述焊盘控制器根据所述读取使能控制信号通过所述读取使能焊盘接收与所述数据移动命令相对应的信号。
5.根据权利要求3所述的存储器装置，其中，当所述存储器装置的操作模式被确定为所述数据输入模式时，所述焊盘控制信号发生器生成所述数据选通控制信号，并且
其中，所述焊盘控制器根据所述数据选通控制信号通过所述数据选通焊盘接收与所述数据移动命令相对应的信号和所述第二目标数据。
6.根据权利要求2所述的存储器装置，其中，所述内部操作命令包括读取命令和编程命令中的一者。
7.根据权利要求6所述的存储器装置，其中，当所述存储器装置的操作模式被确定为所述数据输出模式时，所述内部命令发生器生成所述读取命令。
8.根据权利要求7所述的存储器装置，其中，所述操作控制器响应于所述读取命令而从所述多个存储器单元读取所述第一目标数据并向所述另一存储器装置输出所述第一目标数据。
9.根据权利要求6所述的存储器装置，其中，当所述存储器装置的操作模式被确定为所述数据输入模式时，所述内部命令发生器生成所述编程命令。
10.根据权利要求9所述的存储器装置，其中，所述操作控制器响应于所述编程命令而将通过所确定的焊盘输入的所述第二目标数据存储在所述多个存储器单元中。
11.一种用于操作存储器装置的方法，该存储器装置包括多个存储器单元并与另一存储器装置发送和接收数据，该方法包括以下步骤：
接收从存储器控制器输入的操作模式命令；
根据所述操作模式命令确定正常操作模式和存储器通信操作模式中的任何一种；
接收从所述存储器控制器输入的数据移动命令；
根据所确定的操作模式来生成用于确定接收与所述数据移动命令相对应的信号的焊盘的焊盘控制信号；
根据所述焊盘控制信号通过所确定的焊盘接收与所述数据移动命令相对应的信号；
根据所确定的操作模式来生成与所述数据移动命令相对应的内部操作命令；以及
基于所述内部操作命令来执行从所述多个存储器单元读取要向所述另一存储器装置输出的第一目标数据的读取操作和将从所述另一存储器装置输入的第二目标数据存储在所述多个存储器单元中的编程操作中的一者。
12.根据权利要求11所述的方法，其中，在确定所述操作模式的步骤中，确定所述正常操作模式、数据输出模式和数据输入模式中的一者，所述数据输出模式用于读取所述第一目标数据并向所述另一存储器装置输出所述第一目标数据，所述数据输入模式用于接收从所述另一存储器装置输入的所述第二目标数据并将所述第二目标数据存储在所述多个存储器单元中。
13.根据权利要求12所述的方法，其中，在生成所述焊盘控制信号的步骤中，响应于所述数据输出模式而生成用于控制读取使能焊盘的读取使能控制信号，并且
其中，在接收所述信号的步骤中，根据所述读取使能控制信号通过所述读取使能焊盘接收与所述数据移动命令相对应的信号。
14.根据权利要求12所述的方法，其中，在生成所述焊盘控制信号的步骤中，响应于所述数据输入模式而生成用于控制数据选通焊盘的数据选通控制信号，并且
其中，在接收所述信号的步骤中，根据所述数据选通控制信号通过所述数据选通焊盘接收与所述数据移动命令相对应的信号和所述第二目标数据。
15.根据权利要求12所述的方法，其中，在生成所述内部操作命令的步骤中，响应于所述数据输出模式而生成读取命令。
16.根据权利要求15所述的方法，其中，在所述执行的步骤中，响应于所述读取命令而从所述多个存储器单元读取所述第一目标数据。
17.根据权利要求16所述的方法，该方法还包括以下步骤：向所述另一存储器装置输出所述第一目标数据。
18.根据权利要求12所述的方法，其中，在生成所述内部操作命令的步骤中，响应于所述数据输入模式而生成编程命令。
19.根据权利要求18所述的方法，其中，在所述执行的步骤中，响应于所述编程命令而将通过所确定的焊盘输入的所述第二目标数据存储在所述多个存储器单元中。
20.一种储存装置，该储存装置包括：
第一存储器装置，所述第一存储器装置根据第一操作模式响应于数据移动命令而执行读取操作并且输出通过所述读取操作读取的数据；
第二存储器装置，所述第二存储器装置从所述第一存储器装置接收所述数据，并且根据第二操作模式响应于所述数据移动命令而执行存储数据的编程操作；以及
存储器控制器，所述存储器控制器通过向所述第一存储器装置和所述第二存储器装置中的每一个提供操作模式命令和所述数据移动命令来控制所述第一存储器装置和所述第二存储器装置，从而使得从所述第一存储器装置读取的数据被移动到所述第二存储器装置。
CN202110370826.7A 2020-08-24 2021-04-07 储存装置及储存装置的操作方法 Active CN114089910B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200106469A KR20220025558A (ko) 2020-08-24 2020-08-24 스토리지 장치 및 그 동작 방법
KR10-2020-0106469 2020-08-24

Publications (2)

Publication Number Publication Date
CN114089910A CN114089910A (zh) 2022-02-25
CN114089910B true CN114089910B (zh) 2024-08-23

Family

ID=80270940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110370826.7A Active CN114089910B (zh) 2020-08-24 2021-04-07 储存装置及储存装置的操作方法

Country Status (3)

Country Link
US (1) US11386938B2 (zh)
KR (1) KR20220025558A (zh)
CN (1) CN114089910B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110221992A (zh) * 2018-03-02 2019-09-10 爱思开海力士有限公司 存储器系统以及存储器系统的操作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
KR101437517B1 (ko) 2007-10-23 2014-09-05 삼성전자주식회사 인터리빙 기법을 이용한 메모리 시스템, 및 그 방법
KR20110131714A (ko) 2010-05-31 2011-12-07 주식회사 하이닉스반도체 데이터 복사를 제어하는 플래시 시스템 및 그의 제어 방법
JP2014049172A (ja) * 2012-09-04 2014-03-17 Toshiba Corp 半導体メモリ及びメモリシステム
KR102148806B1 (ko) * 2013-10-07 2020-08-28 에스케이하이닉스 주식회사 반도체 장치 및 그를 포함하는 반도체 시스템
KR102312399B1 (ko) 2015-09-07 2021-10-15 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR102450555B1 (ko) * 2015-11-09 2022-10-05 삼성전자주식회사 스토리지 장치 및 그것의 동작 방법
KR102200247B1 (ko) 2017-03-27 2021-01-08 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
JP2019168853A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 メモリシステム、その制御方法及びプログラム
KR20190138143A (ko) * 2018-06-04 2019-12-12 에스케이하이닉스 주식회사 패리티 체크 행렬 생성 장치, 그것의 동작 방법 및 그것에 의해 생성된 패리티 체크 행렬을 사용하는 에러 정정 회로
KR102546229B1 (ko) * 2018-10-05 2023-06-22 삼성전자주식회사 리드 리클레임 동작 시에 버퍼 메모리를 이용하는 스토리지 장치
US11294825B2 (en) * 2019-04-17 2022-04-05 SK Hynix Inc. Memory system for utilizing a memory included in an external device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110221992A (zh) * 2018-03-02 2019-09-10 爱思开海力士有限公司 存储器系统以及存储器系统的操作方法

Also Published As

Publication number Publication date
US11386938B2 (en) 2022-07-12
CN114089910A (zh) 2022-02-25
KR20220025558A (ko) 2022-03-03
US20220059142A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
CN111258919B (zh) 储存设备及其操作方法
CN111105836B (zh) 存储装置及其操作方法
KR20210081641A (ko) 스토리지 장치 및 그 동작 방법
KR20200114009A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
CN111208936A (zh) 存储装置及其操作方法
CN111445939B (zh) 存储装置及其操作方法
US11742023B2 (en) Memory device and operating method thereof
CN115376596A (zh) 存储器设备和该存储器设备的操作方法
CN111258931A (zh) 存储器控制器及操作该存储器控制器的方法
CN114496040A (zh) 存储器装置
CN114121104A (zh) 存储器设备及其操作方法
US11036586B2 (en) Storage device and operating method thereof
CN112289361A (zh) 存储器装置及其操作方法
US20220392538A1 (en) Memory device and operating method thereof
US11688464B2 (en) Storage device and method of operating the same
US20220036959A1 (en) Memory device and method of operating the same
CN114078524A (zh) 存储器装置和该存储器装置的操作方法
KR20220052161A (ko) 메모리 장치 및 그 동작 방법
CN113971975A (zh) 存储器装置及其操作方法
KR20220048377A (ko) 저장 장치 및 그 동작 방법
CN114089910B (zh) 储存装置及储存装置的操作方法
US11769565B2 (en) Memory device and operating method thereof
US11379357B2 (en) Storage device and method of operating the same
US20230018605A1 (en) Memory device and method of operating the memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant