CN110221992A - 存储器系统以及存储器系统的操作方法 - Google Patents

存储器系统以及存储器系统的操作方法 Download PDF

Info

Publication number
CN110221992A
CN110221992A CN201811212582.4A CN201811212582A CN110221992A CN 110221992 A CN110221992 A CN 110221992A CN 201811212582 A CN201811212582 A CN 201811212582A CN 110221992 A CN110221992 A CN 110221992A
Authority
CN
China
Prior art keywords
semiconductor memory
command
command queue
memory
storage system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811212582.4A
Other languages
English (en)
Other versions
CN110221992B (zh
Inventor
李周映
郑会承
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110221992A publication Critical patent/CN110221992A/zh
Application granted granted Critical
Publication of CN110221992B publication Critical patent/CN110221992B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1443—Transmit or communication errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0784—Routing of error reports, e.g. with a specific transmission path or data flow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1471—Saving, restoring, recovering or retrying involving logging of persistent data for recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

本发明提供一种存储器系统以及存储器系统的操作方法。该存储器系统包括：存储器装置，包括多个半导体存储器；以及控制器，通过将从主机接收的多个命令进行排队来生成分别与多个半导体存储器相对应的多个命令队列，并且通过输出被排队在多个命令队列中的多个命令来控制多个半导体存储器执行全部操作，其中控制器保持多个命令队列之中的、与多个半导体存储器之中的第一半导体存储器相对应的第一命令队列，其中第一半导体存储器中已经发生编程失败。

Description

存储器系统以及存储器系统的操作方法
相关申请的交叉引用
本申请要求于2018年3月2日提交的申请号为10-2018-0025316的韩国专利申请的优先权，其全部公开通过引用整体并入本文。
技术领域
本公开总体涉及一种存储器系统以及存储器系统的操作方法，并且更特别地，涉及一种能够有效地处理编程失败的存储器系统以及存储器系统的操作方法。
背景技术
最近计算机环境范例已经变为可以随时随地使用计算系统的普适计算。这促使诸如移动电话、数码相机和笔记本计算机等的便携式电子装置的使用增加。通常，这些便携式电子装置可以包括使用存储器装置的存储器系统，即数据存储装置。数据存储装置用作便携式电子装置的主存储器装置或辅助存储器装置。
由于不存在机械驱动部件，因此使用存储器装置的数据存储装置具有优良的稳定性和耐用性、高信息存取速度以及低功耗。在具有这种优点的存储器系统中，数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、固态驱动器(SSD)等。
发明内容
实施例提供一种存储器系统以及存储器系统的操作方法，该存储器系统能够在包括多个半导体存储器的存储器系统的操作中，一个半导体存储器中发生编程失败时有效地处理编程失败。
根据本公开的一方面，提供一种存储器系统，该存储器系统包括：存储器装置，其包括多个半导体存储器；以及控制器，其被配置成通过将从主机接收的多个命令进行排队来生成分别与多个半导体存储器相对应的多个命令队列，并且通过输出被排队在多个命令队列中的多个命令来控制多个半导体存储器执行全部操作，其中控制器保持多个命令队列之中的、与多个半导体存储器之中的第一半导体存储器相对应的第一命令队列，其中第一半导体存储器中已经发生编程失败。
根据本公开的另一方面，提供一种存储器系统，该存储器系统包括：存储器装置，其包括多个半导体存储器；控制器，其被配置成响应于从主机接收的多个命令来控制存储器装置，其中控制器包括：处理器，其被配置成通过将多个命令进行排队来生成分别与多个半导体存储器相对应的多个命令队列；闪存控制电路，其被配置成通过输出被排队在多个命令队列中的多个命令来控制多个半导体存储器执行全部操作；以及存储器缓冲器，其被配置成临时存储从主机接收的第一数据，并且然后将第一数据输出至存储器装置，或者临时存储从存储器装置接收的第二数据，并且然后将第二数据输出至主机，其中闪存控制电路保持多个命令队列之中的、与多个半导体存储器之中的第一半导体存储器相对应的第一命令队列，其中第一半导体存储器中已经发生编程失败。
根据本公开的又一方面，提供一种操作存储器系统的方法，该方法包括：通过将从主机接收的多个命令进行排队来生成分别与多个半导体存储器相对应的多个命令队列；通过输出被排队在多个命令队列中的多个命令来对多个半导体存储器执行全部操作；保持多个命令队列之中的、与多个半导体存储器之中的第一半导体存储器相对应的第一命令队列，其中第一半导体存储器中已经发生编程失败；并且当完成对多个半导体存储器之中的、除第一半导体存储器之外的所有其它半导体存储器的全部操作时，对第一半导体存储器执行编程失败恢复操作。
根据本公开的另一方面，提供一种存储器系统，该存储器系统包括：第一和第二存储器装置；以及控制器，其被配置成通过将命令排队在针对第一和第二存储器装置的第一和第二队列中，并且将被排队在第一和第二队列中的命令分别提供至第一和第二存储器装置来控制第一和第二存储器装置执行操作，其中当在第一存储器装置中发生编程失败时，控制器保持被排队在第一队列中的命令，直到第二存储器装置响应于第二队列中的所有命令完成操作，其中在第二存储器装置响应于第二队列中的所有命令完成操作之后，控制器执行对与编程失败相对应的编程命令的恢复操作，将恢复的编程命令重新排队在第一队列中，并且重新开始(resume)提供来自第一队列的排队命令。
附图说明
现在将参照附图更全面地描述各种实施例；然而，本发明的元件和特征可以与本文所示出和描述的元件和特征不同的方式来布置或配置。因此，本发明不限于本文阐述的实施例。相反，提供这些实施例使得本公开是彻底且完整的，并且向本领域技术人员充分传达实施例的范围。
在附图中，为了清楚说明，尺寸可能被夸大。将理解的是，当元件被称为在两个元件“之间”时，该元件可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。相同的附图标记始终表示相同的元件。而且，在整个说明书中，对“实施例”“另一实施例”等的参考不一定仅仅针对一个实施例，并且对任意这种短语的不同参考不一定针对相同的实施例。
图1是示出根据本公开的实施例的存储器系统的框图。
图2是示出控制器，例如图1的控制器的配置的框图。
图3是示出半导体存储器，例如图1的半导体存储器的框图。
图4是示出图3的存储器单元阵列的实施例的框图。
图5是示出图4中所示的存储块的电路图。
图6是示出根据本公开的实施例的存储器系统的操作的流程图。
图7是示出根据本公开的实施例的命令队列的操作的示图。
图8是示出存储器系统的另一实施例的示图。
图9是示出存储器系统的另一实施例的示图。
图10是示出存储器系统的另一实施例的示图。
图11是示出存储器系统的另一实施例的示图。
具体实施方式
本文的具体结构或功能描述是出于描述本公开的实施例的目的。然而，如本领域技术人员根据本公开将理解的，实施例可以其它形式来实施。因此，本发明不限于本文阐述的实施例。
可以各种不同方式，例如在结构、配置、布置等方面来修改公开的实施例。因此，本发明不限于本文公开的细节。相反，本发明包括不脱离本公开的精神和技术范围的所有改变方案、等同方案或替代方案。
虽然可以使用诸如“第一”和“第二”的术语来识别各种部件，但是这些部件不限于上述术语。上述术语仅用于将一个部件与否则具有相同或相似的名称的另一部件区分开。例如，在不脱离本公开的权利范围的情况下，第一部件可以被称为第二部件，并且同样地，第二部件可以被称为第一部件。
将理解的是，当元件被称为“连接”或“联接”至另一个元件时，该元件可以直接连接或联接至另一个元件，或者也可以存在中间元件。相反，当元件被称为“直接连接”或“直接联接”至另一个元件时，不存在中间元件。可以类似地解释诸如“在......之间”，“直接在......之间”或“与......相邻”和“与......直接相邻”的描述部件之间的关系的其它表达。
本申请中使用的术语仅用于描述特定实施例，并不旨在限制本公开。除非上下文另有明确说明，否则本公开中的单数形式旨在包括复数形式，反之亦然。将进一步理解的是，诸如“包括”或“具有”等术语旨在表示说明书中公开的特征、数字、操作、动作、组件、部件或其组合的存在，但是并非旨在排除可能存在或添加一个或多个其它特征、数字、操作、动作、组件、部件或其组合的可能性。
只要没有被不同地定义，本文使用的包括技术或科学术语的所有术语就具有本公开所属领域的技术人员通常理解的含义。应当理解具有如字典中限定的定义的术语，使得这些术语具有与相关技术的上下文一致的含义。只要在本申请中没有明确定义，就不应以理想或过于形式化的方式来理解术语。
在描述实施例时，省略对本公开所属领域中公知的并且和本公开不直接相关的技术的描述，以免不必要地模糊本发明的各方面。
将参照附图详细描述本公开的各种实施例，以使得本领域技术人员能够容易地实施本公开。
图1是示出根据本公开的实施例的存储器系统的框图。
参照图1，存储器系统1000包括存储器装置1100、控制器1200和缓冲存储器1300。
存储器装置1100包括多个半导体存储器100，该多个半导体存储器100可以被划分成多个组。
图1示出半导体存储器的多个组，例如n个组，分别通过第一至第n信道CH1至CHn与控制器1200通信。稍后将参照图3描述每个半导体存储器100。
每个组被配置成通过一个公共信道与控制器1200通信。控制器1200被配置成通过多个信道CH1至CHn控制存储器装置1100的多个半导体存储器100。
控制器1200联接至主机1400和存储器装置1100。控制器1200被配置成响应于从主机1400接收的命令来访问存储器装置1100。例如，控制器1200被配置成响应于从主机1400接收的命令，控制存储器装置1100的全部操作，诸如读取操作、编程操作、擦除操作和后台操作。控制器1200被配置成提供存储器装置1100和主机1400之间的接口。控制器1200被配置成驱动用于控制存储器装置1100的固件。
当在编程操作期间，在存储器装置1100中的多个半导体存储器100之中的至少一个半导体存储器中发生编程失败时，控制器1200可以保持与发生编程失败的半导体存储器相对应的命令队列的命令输出操作，并且输出与其它半导体存储器相对应的命令队列的命令以控制其它半导体存储器执行与输出命令相对应的全部操作。而且，在完成了其它半导体存储器的全部操作之后，控制器1200可以对已经发生编程失败的半导体存储器执行编程失败恢复操作，并且响应于重新排队的命令，控制发生编程失败的半导体存储器被操作。
缓冲存储器1300可以响应于来自主机1400的请求，临时存储在读取操作中从存储器装置1100读取的数据，并且然后将数据输出至主机1400。可选地，缓冲存储器1300可以响应于来自主机1400的请求，临时存储在编程操作中从主机1400接收的数据，并且然后将数据输出至存储器装置1100。在本公开的实施例中，缓冲存储器1300被示出并描述为独立于控制器1200的部件，但是在另一实施例中，控制器1200可以被配置成包括缓冲存储器1300。
主机1400控制存储器系统1000。主机1400包括诸如计算机、PDA、PMP，MP3播放器、相机、摄像机和移动电话的便携式电子装置。主机1400可以通过命令请求存储器系统1000的编程操作、读取操作或擦除操作。
控制器1200和存储器装置1100可以被集成到单个半导体装置中。在实施例中，控制器1200和存储器装置1100可以被集成到单个半导体装置中以构成诸如下列的存储卡：PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或微型MMC)、SD卡(SD、迷你SD、微型SD或SDHC)以及通用闪存(UFS)。
在另一实施例中，控制器1200和存储器装置1100可以被集成到单个半导体装置中以构成半导体驱动器(固态驱动器(SSD))，该半导体驱动器包括被配置成将数据存储在半导体存储器中的存储装置。如果存储器系统1000用作半导体驱动器SSD，则可以显著提高联接至存储器系统1000的主机1400的操作速度。
在另一示例中，存储器系统1000可以被提供为诸如下列的电子装置的各种部件中的一个：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境下传输/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、RFID装置或构成计算系统的各种部件之一。
在实施例中，存储器装置1100或存储器系统1000可以诸如下列各种形式封装：堆叠封装(POP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、叠片包装管芯(die in Waffle pack)、晶圆形式管芯(die in waferform)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(PMQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理堆叠封装(WSP)。
图2是示出控制器，例如图1的控制器的配置的框图。
参照图2，控制器1200可包括主机控制电路1210、处理器1220、存储器缓冲器1230、闪存控制电路1240、主机接口1250、缓冲器控制电路1260、缓冲存储器接口1270、错误校正码(ECC)电路1280、闪存接口1290和总线1310。
总线1310可以被配置成提供控制器1200的部件之间的信道。
主机控制电路1210可以控制图1的主机1400与主机接口1250和控制器存储器缓冲器，即存储器缓冲器1230或图1的缓冲存储器1300之间的数据传输。在示例中，主机控制电路1210可以控制通过主机接口1250将从主机1400输入的数据缓冲到存储器缓冲器1230或缓冲存储器1300的操作。在另一示例中，主机控制电路1210可以控制通过主机接口1250将缓冲到存储器缓冲器1230或缓冲到缓冲存储器1300的数据输出至主机1400的操作。
处理器1220可以控制控制器1200的全部操作并且执行逻辑操作。处理器1220可以通过主机接口1250与图1的主机1400通信，并且通过闪存接口1290与图1的存储器装置1100通信。而且，处理器1220可以通过缓冲存储器接口1270与图1的缓冲存储器1300通信。而且，处理器1220可以通过缓冲器控制电路1260控制存储器缓冲器1230。处理器1220可以通过将存储器缓冲器1230用作工作存储器、高速缓冲存储器或缓冲存储器来控制存储器系统1000的操作。而且，处理器1220驱动称为闪存转换层(下文中，称为“FTL”)的固件以控制控制器1200的全部操作。FTL可以被存储在存储器缓冲器1230中。
处理器1220可以通过根据从主机1400接收的命令的优先级顺序而排列这些命令来生成多个命令队列。多个命令队列可以优选地分别对应于存储器装置1100的多个半导体存储器100。
而且，当在编程操作期间确定在存储器装置1100的多个半导体存储器100中的至少一个半导体存储器中已经发生编程失败时，处理器1220可以执行编程失败恢复操作。处理器1220可以通过从已经发生编程失败的半导体存储器100接收关于编程失败的报告来检测编程失败。在编程失败恢复操作中，处理器1220可以接收从确定已经发生编程失败的半导体存储器的页面缓冲器组传输的数据，将数据存储在存储器缓冲器1230或缓冲存储器1300中，改变被排队在与已经发生编程失败的半导体存储器相对应的命令队列中的编程命令的地址，并且将该编程命令重新排队在命令队列中。处理器1220可以在与已经发生编程失败的半导体存储器相对应的命令队列中搜索具有与编程操作失败的地址相同的地址的读取命令。当找到该读取命令时，处理器1220可以移除该读取命令，或者将该读取命令的地址校正成改变的地址，并且将包括校正的读取命令的命令重新排队。
存储器缓冲器1230可以用作处理器1220的工作存储器、高速缓冲存储器或缓冲存储器。存储器缓冲器1230可以存储由处理器1220执行的代码和命令。存储器缓冲器1230可以包括静态RAM(SRAM)或动态RAM(DRAM)。存储器缓冲器1230可以存储由处理器1220排队的多个命令。
闪存控制电路1240可以输出用于控制存储器装置1100的多个半导体存储器100的排队命令。而且，闪存控制电路1240可以通过保持与存储器装置1100的多个半导体存储器100之中的、已经发生编程失败的半导体存储器相对应的命令队列来停止输出用于控制该半导体存储器的命令，或者通过释放对命令队列的保持来重新开始被停止的排队命令输出。在示例中，闪存控制电路1240可以作为处理器1220的部件被包括在处理器1220中。
主机接口1250被配置成在处理器1220的控制下与图1的主机1400通信。主机接口1250可以被配置成使用诸如下列的各种通信协议中的至少一种与主机1400通信：通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互联(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)。
缓冲器控制电路1260被配置成在处理器1220的控制下控制存储器缓冲器1230。
缓冲存储器接口1270可以被配置成在处理器1220的控制下与图1的缓冲存储器1300通信。缓冲存储器接口1270可以通过信道与缓冲存储器1300通信命令、地址和数据。
ECC电路1280可以执行错误校正。ECC电路1280可以对将通过闪存接口1290被写入图1的存储器装置1100中的数据执行ECC编码。经ECC编码的数据可以通过闪存接口1290被传递至存储器装置1100。ECC电路1280可以对通过闪存接口1290从存储器装置1100接收的数据执行ECC解码。在示例中，ECC电路1280可以作为闪存接口1290的部件被包括在闪存接口1290中。
闪存接口1290被配置成在处理器1220的控制下与图1的存储器装置1100通信。闪存接口1290可以通过信道与存储器装置1100通信命令控制信号、地址和数据。而且，当存储器装置1100的操作被成功执行时或者当操作由于发生错误而失败时，闪存接口1290可以接收指示操作已经被成功执行或操作已经失败的报告信号。
图3是示出半导体存储器，例如图1的半导体存储器的框图。
参照图3，半导体存储器100包括：存储器单元阵列110，其包括多个存储块BLK1至BLKz；以及外围电路PERI，其被配置成对多个存储块BLK1至BLKz的所选择页面中的存储器单元执行编程操作、读取操作或擦除操作。外围电路PERI包括控制电路120、电压供应电路130、页面缓冲器组140、列解码器150以及输入/输出电路160。
存储器单元阵列包括多个存储器块BLK1至BLKz。多个存储块BLK1至BLKz中的每一个包括多个页面。多个页面中的每一个包括多个存储器单元。在实施例中，多个存储器单元可以是非易失性存储器单元。将参照图4和图5对此进行更详细地描述。
控制电路120响应于通过输入/输出电路160输入的命令CMD而输出用于生成执行读取操作、编程操作或擦除操作所需的电压的电压控制信号VCON，并且根据操作类型而输出用于控制页面缓冲器组140中的页面缓冲器PB1至PBk的PB控制信号PBCON。而且，控制电路120响应于通过输入/输出电路160从外部源输入的地址信号ADD而输出行地址信号RADD和列地址信号CADD。而且，当在编程操作期间发生编程失败时，控制电路120可以将此报告至图2的处理器1220。
电压供应电路130响应于控制电路120的电压控制信号VCON，将对存储器单元执行编程操作、读取操作和擦除操作所需的操作电压供应至所选择存储块的局部线，该局部线包括漏极选择线、字线WL和源极选择线。电压供应电路130包括电压产生电路和行解码器。
电压产生电路响应于控制电路120的电压控制信号VCON，将对存储器单元执行编程操作、读取操作和擦除操作所需的操作电压输出至全局线。
行解码器联接全局线和局部线，使得由电压产生电路输出至全局线的操作电压能够被传递至存储器单元阵列110中的所选择存储块的局部线。
页面缓冲器组140包括分别通过位线BL1至BLk联接至存储器单元阵列110的多个页面缓冲器PB1至PBk。页面缓冲器PB1至PBk响应于控制电路120的PB控制信号PBCON，根据输入的数据DATA来选择性地对位线BL1至BLk进行预充电，以便将数据DATA存储在存储器单元中，或者页面缓冲器PB1至PBk感测位线BL1至BLk的电压，以便从存储器单元读取数据DATA。
列解码器150响应于从控制电路120输出的列地址信号CADD，选择页面缓冲器组140中的页面缓冲器PB1至PBk。即，列解码器150响应于列地址信号CADD，将待被存储在存储器单元中的数据DATA顺序地传递至页面缓冲器PB1到PBk。而且，列解码器150响应于列地址信号CADD顺序地选择页面缓冲器PB1至PBk，使得能够向外输出在读取操作中被锁存至页面缓冲器PB1至PBk的存储器单元的数据DATA。
在编程操作中，为了将输入的待被存储在存储器单元中的数据DATA输入至页面缓冲器组140，输入/输出电路160在控制电路120的控制下将数据DATA传递至列解码器150。当列解码器150将从输入/输出电路160传递的数据DATA传递至页面缓冲器组140的页面缓冲器PB1至PBk时，页面缓冲器PB1至PBk将输入的数据DATA存储至在其中的锁存电路。而且，在读取操作中，输入/输出电路160向外输出通过列解码器150从页面缓冲器组140的页面缓冲器PB1至PBk传递的数据DATA。
图4是示出图3的存储器单元阵列的实施例的框图。
参照图4，存储器单元阵列110包括多个存储块BLK1至BLKz。每个存储块具有三维结构。每个存储块包括堆叠在衬底上方的多个存储器单元。多个存储器单元沿+X，+Y和+Z方向布置。将参照图5更详细地描述每个存储块的结构。
图5是示出图4中所示的存储器块的电路图。
参照图5，每个存储块包括联接在位线BL1至BLk与公共源极线CSL之间的多个串ST1至STk。即，串ST1至STk分别联接至相应的位线BL1至BLk，并且共同联接至公共源极线CSL。每个串ST1包括具有联接至公共源极线CSL的源极的源极选择晶体管SST、多个存储器单元C01至Cn1以及具有联接至位线BL1的漏极的漏极选择晶体管DST。存储器单元C01至Cn1串联地联接在选择晶体管SST和DST之间。源极选择晶体管SST的栅极联接至源极选择线SSL，存储器单元C01至Cn1的栅极分别联接至字线WL0至WLn，并且漏极选择晶体管DST的栅极联接至漏极选择线DSL。
可以物理页面或逻辑页面为单位划分存储块中的存储器单元。例如，联接至一个字线(例如，WL0)的存储器单元C01到C0k构成一个物理页面PAGE0。这样的页面成为编程操作或读取操作的基本单位。
图6是示出根据本公开的实施例的存储器系统1000的操作的流程图。
图7是示出根据本公开的实施例的命令队列的操作的示图。
下面参照图1至图7描述存储器系统的操作。
在步骤S610处，从主机1400输入多个命令。多个命令可以是编程命令、读取命令和擦除命令。
在步骤S620处，控制器1200的处理器1220通过根据从主机1400接收的命令的优先级顺序对这些命令进行排队来生成多个命令队列。多个命令队列可以分别对应于存储器装置1100的多个半导体存储器100。参照图7，在多个命令队列Q1至Qy中的每一个中，多个命令根据它们的优先级顺序被排队。例如，第一至第N命令CMD1_1至CMD1_N被顺序地排队在第一命令队列Q1中，第一至第N命令CMD2_1至CMD2_N被顺序地排队在第二命令队列Q2中，第一至第N命令CMDx_1至CMDx_N被顺序地排队在第x命令队列Qx中，并且第一至第N命令CMDy_1至CMDy_N被顺序地排队在第y命令队列Qy中。虽然图7示出相同数量的命令被排队在每个命令队列中，但是本发明不限于这种布置。在某些情况下，被排队在命令队列中的命令数量可能不同。
闪存控制电路1240输出用于控制存储器装置1100的多个半导体存储器100的排队命令。参照图7，多个命令队列Q1至Qy中的每一个可以根据被排队在其中的命令的优先级顺序来输出这些命令。作为示例，描述了首先输出第N命令CMD1_N、CMD2_N、......、CMDx_N和CMDy_N，然后顺序地输出被排队在左方的命令。
在步骤S630处，多个半导体存储器100响应于从闪存控制电路1240输出的命令来执行全部操作。当假设从第x命令队列Qx输出的第N命令CMDx_N是编程命令时，与第x命令队列Qx相对应的半导体存储器100响应于第N命令CMDx_N来执行编程操作。
在步骤S640处，处理器1220检测在存储器装置1100的操作期间是否已经发生编程失败。多个半导体存储器100可响应于从命令队列输出的相应的命令而执行操作。当在编程操作期间发生编程失败时，半导体存储器100可以将编程失败报告至控制器1200的处理器1220。处理器1220可以根据从半导体存储器100接收的报告来检测是否已经发生编程失败。
当在全部操作期间在多个半导体存储器100中未检测到编程失败时(步骤S640处为“否”)，多个半导体存储器100可以响应于连续接收的下一个命令来执行下一个全部操作。当响应于从多个命令队列Q1至Qy输出的所有命令，在没有编程失败的情况下完成所有操作时，进程可以结束。
当在编程操作期间，检测到在多个半导体存储器100中的至少一个半导体存储器中已经发生编程失败时(步骤S640处为“是”)，在步骤S650处，闪存控制电路1240在处理器1220的控制下，通过保持与已经发生编程失败的半导体存储器相对应的命令队列来停止输出用于控制已经发生编程失败的半导体存储器的命令。例如，当在与图7的第x命令队列Qx相对应的半导体存储器100正在执行与作为编程命令的第N命令CMDx_N相对应的编程操作时发生编程失败时，闪存控制电路1240保持第x命令队列Qx。
在步骤S660处，闪存控制电路1240输出被排队在除了被保持的第x命令队列Qx之外的其它命令队列Q1、Q2、......和Qy中的命令，并且除了已经发生编程失败的半导体存储器之外的其它半导体存储器响应于从其它命令队列输出的命令来连续地执行全部操作。
在步骤S670处，当除了已经发生编程失败的半导体存储器之外的其它半导体存储器响应于从除了被保持的第x命令队列Qx之外的其它命令队列Q1、Q2、......和Qy输出的命令而完成全部操作时，处理器1220对已经发生编程失败的半导体存储器执行编程失败恢复操作。
在编程失败恢复操作中，处理器1220控制闪存接口1290、缓冲器控制电路1260或缓冲存储器接口1270以从已经发生编程失败的半导体存储器的页面缓冲器组接收数据，并且将数据存储在存储器缓冲器1230或缓冲存储器1300中。而且，处理器1220改变被排队在与已经发生编程失败的半导体存储器相对应的命令队列中的编程命令的地址，并且将编程命令重新排队在命令队列中。而且，处理器1220在与已经发生编程失败的半导体存储器相对应的命令队列中搜索具有与编程操作已经失败的地址相同的地址的读取命令。当在与已经发生编程失败的半导体存储器相对应的命令队列中存在该读取命令时，处理器1220可以移除该命令，或者将该读取命令的地址校正成改变的地址，并且将包括校正的读取命令的命令重新排队。
参照图7，处理器1220通过改变被排队在与已经发生编程失败的半导体存储器相对应的第x命令队列Qx中的作为编程命令的第N命令CMDx_N的地址(例如，块地址)来生成新命令CMDx'_N，并且将新命令CMDx'_N排队在第x命令队列Qx中。而且，处理器1220在第x命令队列Qx中搜索具有与已经发生编程失败的地址(例如，块地址)相同的地址的读取命令。当在第x命令队列Qx中存在该读取命令(例如，CMDx_2)时，处理器1220通过移除读取命令CMDx_2或者将读取命令CMDx_2的地址校正成改变的地址来生成新读取命令CMDx'_2，并且将新读取命令CMDx'_2排队在第x命令队列Qx中。
在步骤S680处，闪存控制电路1240通过释放对第x命令队列Qx的保持来重新开始被停止的命令输出。
在步骤S690处，已经发生编程失败的半导体存储器执行与从闪存控制电路1240输出的命令相对应的操作。
图8是示出存储器系统的另一实施例的示图。
参照图8，存储器系统30000可以被实施为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可以包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可以在处理器3100的控制下来控制存储器装置1100的数据访问操作，例如编程操作、擦除操作、读取操作等。
可以在存储器控制器1200的控制下通过显示器3200输出被编程在存储器装置1100中的数据。
无线电收发器3300可以通过天线ANT传输/接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号转换为能够由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号并将处理后的信号传输至存储器控制器1200或显示器3200。存储器控制器1200可以将由处理器3100处理的信号传输至存储器装置1100。而且，无线电收发器3300可以将从处理器3100输出的信号转换为无线电信号，并通过天线ANT将转换后的无线电信号输出至外部装置。输入装置3400是能够输入用于控制处理器3100的操作的控制信号或者待由处理器3100处理的数据的装置，并且可以被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得能够通过显示器3200输出从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据。
在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以被实施为处理器3100的一部分，或者被实施为独立于处理器3100的芯片。而且，存储器控制器1200可以用图2中所示的控制器1200来实施。
图9是示出存储器系统的另一实施例的示图。
参照图9，存储器系统40000可以被实施为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可以包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储控制器1200。
处理器4100可以根据通过输入装置4200输入的数据，通过显示器4300来输出存储在存储器装置1100中的数据。例如，输入装置4200可以被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
处理器4100可以控制存储器系统40000的全部操作，并且控制存储器控制器1200的操作。在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以被实施为处理器4100的一部分，或者被实施为独立于处理器4100的芯片。而且，存储器控制器1200可以用图2所示的控制器1200来实施。
图10是示出存储器系统的另一实施例的示图。
参照图10，存储器系统50000可以被实施为图像处理装置，例如数码相机、附设有数码相机的移动终端、附设有数码相机的智能电话或者附设有数码相机的平板PC。
存储器系统50000可以包括存储器装置1100和能够控制存储器装置1100的数据处理操作，例如编程操作、擦除操作或读取操作的存储器控制器1200。
存储器系统50000的图像传感器5200可以将光学图像转换为数字信号，并且转换后的数字信号可以被传输至处理器5100或存储器控制器1200。在处理器5100的控制下，转换后的数字信号可以通过显示器5300输出，或者通过存储器控制器1200被存储在存储器装置1100中。另外，可以在处理器5100或存储器控制器1200的控制下通过显示器5300输出在存储器装置1100中存储的数据。
在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以被实施为处理器5100的一部分，或者被实施为独立于处理器5100的芯片。而且，存储器控制器1200可以用图2中所示的控制器1200来实施。
图11是示出存储器系统的另一实施例的示图。
参照图11，存储器系统70000可以被实施为存储卡或智能卡。存储器系统70000可以包括存储器装置1100、存储控制器1200和卡接口7100。
存储器控制器1200可以控制存储器装置1100和卡接口7100之间的数据交换。在一些实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本公开不限于此。而且，存储器控制器1200可以用图2中所示的控制器1200来实施。
卡接口7100可以根据主机60000的协议来接口连接主机60000和存储器控制器1200之间的数据交换。在一些实施例中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。卡接口7100可以表示能够支持主机60000使用的协议的硬件、嵌入在硬件中的软件或信号传输方案。
当存储器系统70000联接至诸如下列的主机60000的主机接口6200时：PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒，主机接口6200可以在微处理器6100的控制下通过卡接口7100和存储器控制器1200与存储器装置1100执行数据通信。
根据本公开的实施例，当在存储器系统的操作期间在多个半导体存储器之中的一个中发生编程失败时，处理与其它半导体存储器相对应的命令，然后处理这个半导体存储器的编程失败，使得可以减少将被排队的命令重新排队以处理编程失败的操作开销。
本文已经公开了各种实施例，并且虽然采用了特定术语，但是这些特定术语以一般性和描述性意义被使用和解释，而不是为了限制的目的。在某些情况下，如自提交本申请起对本领域技术人员显而易见的是，除非另有具体指示，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用结合。因此，本领域技术人员将理解的是，在不脱离所附权利要求中阐述的本公开的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (23)

1.一种存储器系统，包括：
存储器装置，包括多个半导体存储器；以及
控制器，通过将从主机接收的多个命令进行排队来生成分别与所述多个半导体存储器相对应的多个命令队列，并且通过输出被排队在所述多个命令队列中的多个命令来控制所述多个半导体存储器执行全部操作，
其中所述控制器保持所述多个命令队列之中的、与所述多个半导体存储器之中的第一半导体存储器相对应的第一命令队列，所述第一半导体存储器中已经发生编程失败。
2.根据权利要求1所述的存储器系统，其中所述控制器通过输出被排队在所述多个命令队列之中除所述第一命令队列之外的所有其它命令队列中的命令来控制所述多个半导体存储器之中除所述第一半导体存储器之外的所有其它半导体存储器执行全部操作。
3.根据权利要求2所述的存储器系统，其中在完成所述其它半导体存储器的全部操作之后，所述控制器对所述第一半导体存储器执行编程失败恢复操作。
4.根据权利要求3所述的存储器系统，其中所述控制器：
在所述编程失败恢复操作中，读取并存储所述第一半导体存储器的页面缓冲器组中存储的数据；
通过将被排队在与已经发生编程失败的所述第一半导体存储器相对应的所述第一命令队列中的编程命令的地址改变成新地址来生成新编程命令；并且
将所述第一命令队列进行重新排队以包括所述新编程命令。
5.根据权利要求4所述的存储器系统，其中所述控制器在所述第一命令队列中搜索具有与已经发生编程失败的所述编程命令的地址相同的地址的读取命令。
6.根据权利要求5所述的存储器系统，其中所述控制器通过将搜索到的读取命令的地址改变成所述新地址来生成新读取命令，并且将所述第一命令队列进行重新排队以包括所述新读取命令。
7.根据权利要求5所述的存储器系统，其中所述控制器通过移除搜索到的读取命令来将所述第一命令队列进行重新排队。
8.根据权利要求4所述的存储器系统，其中在所述编程失败恢复操作之后，所述控制器通过释放对被重新排队的所述第一命令队列的保持并且输出被排队在所述第一个命令队列中的命令来控制所述第一半导体存储器执行全部操作。
9.一种存储器系统，包括：
存储器装置，包括多个半导体存储器；
控制器，响应于从主机接收的多个命令来控制所述存储器装置，
其中所述控制器包括：
处理器，通过将所述多个命令进行排队来生成分别与所述多个半导体存储器相对应的多个命令队列；
闪存控制电路，通过输出被排队在所述多个命令队列中的多个命令来控制所述多个半导体存储器执行全部操作；以及
存储器缓冲器，临时存储从所述主机接收的第一数据，并且然后将所述第一数据输出至所述存储器装置，或者临时存储从所述存储器装置接收的第二数据，并且然后将所述第二数据输出至所述主机，
其中所述闪存控制电路保持所述多个命令队列之中的、与所述多个半导体存储器之中的第一半导体存储器相对应的第一命令队列，所述第一半导体存储器中已经发生编程失败。
10.根据权利要求9所述的存储器系统，其中所述闪存控制电路通过输出被排队在所述多个命令队列之中除所述第一命令队列之外的所有其它命令来控制所述多个半导体存储器之中除所述第一半导体存储器之外的所有其它半导体存储器执行全部操作。
11.根据权利要求10所述的存储器系统，其中在完成所述其它半导体存储器的全部操作之后，所述处理器对所述第一半导体存储器执行编程失败恢复操作。
12.根据权利要求11所述的存储器系统，其中所述处理器：
在所述编程失败恢复操作中，读取所述第一半导体存储器的页面缓冲器组中存储的数据并且将读取的数据存储在所述存储器缓冲器中；
通过将被排队在与已经发生编程失败的所述第一半导体存储器相对应的所述第一命令队列中的编程命令的地址改变成新地址来生成新编程命令；并且
将所述第一命令队列进行重新排队以包括所述新编程命令。
13.根据权利要求12所述的存储器系统，其中所述处理器在所述第一命令队列中搜索具有与已经发生所述编程失败的所述编程命令的地址相同的地址的读取命令。
14.根据权利要求13所述的存储器系统，其中所述处理器通过将搜索到的读取命令的地址改变成所述新地址来生成新读取命令，并且将所述第一命令队列进行重新排队以包括所述新读取命令。
15.根据权利要求13所述的存储器系统，其中所述处理器通过移除搜索到的读取命令来将所述第一命令队列进行重新排队。
16.根据权利要求12所述的存储器系统，其中，在所述编程失败恢复操作之后，所述处理器通过释放对被重新排队的所述第一命令队列的保持并且输出被排队在所述第一命令队列中的命令来控制所述第一半导体存储器执行全部操作。
17.一种操作存储器系统的方法，所述方法包括：
通过将从主机接收的多个命令进行排队来生成分别与多个半导体存储器相对应的多个命令队列，
通过输出被排队在所述多个命令队列中的多个命令来对所述多个半导体存储器执行全部操作；
保持所述多个命令队列之中的、与所述多个半导体存储器之中的第一半导体存储器相对应的第一命令队列，所述第一半导体存储器中已经发生编程失败，并且
当完成对所述多个半导体存储器之中除所述第一半导体存储器之外的所有其它半导体存储器的全部操作时，对所述第一半导体存储器执行编程失败恢复操作。
18.根据权利要求17所述的方法，其中在保持所述第一命令队列中，通过输出被排队在所述多个命令队列之中除所述第一命令队列之外的所有其它命令队列中的命令来控制所述其它半导体存储器执行所述全部操作。
19.根据权利要求17所述的方法，其中执行所述编程失败恢复操作包括：
读取所述第一半导体存储器的页面缓冲器组中存储的数据并且将所述数据存储在存储器缓冲器中；
通过将被排队在与已经发生编程失败的所述第一半导体存储器相对应的所述第一命令队列中的编程命令的地址改变成新地址来生成新编程命令；以及
将所述第一命令队列进行重新排队以包括所述新编程命令。
20.根据权利要求19所述的方法，进一步包括：在所述编程失败恢复操作之后，通过释放对被重新排队的所述第一命令队列的保持并且输出被排队在所述第一命令队列中的命令来控制所述第一半导体存储器执行所述全部操作。
21.根据权利要求19所述的方法，进一步包括：在生成所述新编程命令之后，在所述第一命令队列中搜索具有与已经发生编程失败的所述编程命令的地址相同的地址的读取命令。
22.根据权利要求21所述的方法，其中在将所述第一命令队列进行重新排队以包括所述新编程命令中，通过将搜索到的读取命令的地址改变成所述新地址来生成新读取命令，并且将所述第一命令队列进行重新排队以包括所述新读取命令。
23.根据权利要求21所述的方法，进一步包括：在搜索所述读取命令之后，移除搜索到的所述读取命令。
CN201811212582.4A 2018-03-02 2018-10-18 存储器系统以及存储器系统的操作方法 Active CN110221992B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180025316A KR102485411B1 (ko) 2018-03-02 2018-03-02 메모리 시스템 및 그것의 동작 방법
KR10-2018-0025316 2018-03-02

Publications (2)

Publication Number Publication Date
CN110221992A true CN110221992A (zh) 2019-09-10
CN110221992B CN110221992B (zh) 2023-06-13

Family

ID=67767689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811212582.4A Active CN110221992B (zh) 2018-03-02 2018-10-18 存储器系统以及存储器系统的操作方法

Country Status (3)

Country Link
US (1) US11086722B2 (zh)
KR (1) KR102485411B1 (zh)
CN (1) CN110221992B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112732171A (zh) * 2019-10-14 2021-04-30 爱思开海力士有限公司 控制器及其操作方法
CN116529710A (zh) * 2020-12-01 2023-08-01 美光科技公司 用于主机接口的队列配置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10534551B1 (en) * 2018-06-22 2020-01-14 Micron Technology, Inc. Managing write operations during a power loss
JP7258697B2 (ja) * 2019-09-02 2023-04-17 キオクシア株式会社 半導体記憶装置
KR20220025558A (ko) * 2020-08-24 2022-03-03 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
KR20220094726A (ko) * 2020-12-29 2022-07-06 삼성전자주식회사 메모리 컨트롤러, 비휘발성 메모리 장치 및 그 스토리지 장치
CN112732501B (zh) * 2021-01-07 2023-02-24 苏州浪潮智能科技有限公司 一种测试方法及多处理器soc芯片
KR102640910B1 (ko) * 2023-08-11 2024-02-23 리벨리온 주식회사 인공지능 연산과 연관된 데이터 복구 방법 및 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150039909A1 (en) * 2013-08-01 2015-02-05 Phison Electronics Corp. Command executing method, memory controller and memory storage apparatus
US20160117119A1 (en) * 2014-10-28 2016-04-28 Samsung Electronics Co., Ltd. Storage device and operating method of the same
US20170192719A1 (en) * 2015-12-31 2017-07-06 SK Hynix Inc. Controller coupled to semiconductor memory device and operating method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823175B1 (ko) 2007-02-27 2008-04-18 삼성전자주식회사 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것을 포함한 메모리 시스템
KR102312399B1 (ko) 2015-09-07 2021-10-15 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US11675659B2 (en) * 2016-07-15 2023-06-13 Advanced Micro Devices, Inc. DDR memory error recovery
TWI587218B (zh) * 2016-09-10 2017-06-11 財團法人工業技術研究院 記憶體事務層級模型模擬方法及系統
US10658056B2 (en) * 2017-12-22 2020-05-19 Intel Corporation Internal copy to handle NAND program fail

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150039909A1 (en) * 2013-08-01 2015-02-05 Phison Electronics Corp. Command executing method, memory controller and memory storage apparatus
US20160117119A1 (en) * 2014-10-28 2016-04-28 Samsung Electronics Co., Ltd. Storage device and operating method of the same
US20170192719A1 (en) * 2015-12-31 2017-07-06 SK Hynix Inc. Controller coupled to semiconductor memory device and operating method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112732171A (zh) * 2019-10-14 2021-04-30 爱思开海力士有限公司 控制器及其操作方法
CN112732171B (zh) * 2019-10-14 2024-03-19 爱思开海力士有限公司 控制器及其操作方法
CN116529710A (zh) * 2020-12-01 2023-08-01 美光科技公司 用于主机接口的队列配置

Also Published As

Publication number Publication date
CN110221992B (zh) 2023-06-13
KR102485411B1 (ko) 2023-01-06
US20190272217A1 (en) 2019-09-05
KR20190104784A (ko) 2019-09-11
US11086722B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
CN110221992A (zh) 存储器系统以及存储器系统的操作方法
US9256528B2 (en) Method for operating a memory controller and a system having the memory controller
CN110232035B (zh) 存储器系统以及存储器系统的操作方法
US10970230B2 (en) Memory system and operating method thereof
US11645010B2 (en) Solid state drive (SSD) memory system improving the speed of a read operation using parallel DMA data transfers
US20200201571A1 (en) Memory system and operating method thereof
US10705746B2 (en) Memory system and operating method thereof
CN110096222B (zh) 存储器系统及存储器系统的操作方法
US20210210148A1 (en) Memory system and operating method thereof
US11481122B2 (en) Memory system and operating method thereof
US11029886B2 (en) Memory system and method of operating memory system
CN111240585B (zh) 控制器、包括控制器的存储器系统及其操作方法
KR20210012329A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US20230130884A1 (en) Method of scheduling commands for memory device and memory system performing the same
US20190155700A1 (en) Memory system and method of operating the same
KR20200059774A (ko) 메모리 시스템 및 그것의 동작 방법
KR20190097712A (ko) 메모리 시스템 및 그것의 동작 방법
US11295830B2 (en) Memory system and operating method of the memory system
US20210134383A1 (en) Memory system and operating method of the memory system
US10969987B2 (en) Memory device, memory system including the memory device, and method of operating the memory system
CN109947356A (zh) 存储器控制器、存储器系统以及操作存储器控制器的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant