CN110349607A - 存储器装置及其操作方法和包括存储器装置的存储器系统 - Google Patents

存储器装置及其操作方法和包括存储器装置的存储器系统 Download PDF

Info

Publication number
CN110349607A
CN110349607A CN201811118970.6A CN201811118970A CN110349607A CN 110349607 A CN110349607 A CN 110349607A CN 201811118970 A CN201811118970 A CN 201811118970A CN 110349607 A CN110349607 A CN 110349607A
Authority
CN
China
Prior art keywords
data
programming
circuit
status
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811118970.6A
Other languages
English (en)
Other versions
CN110349607B (zh
Inventor
许民虎
金承日
金湧澔
李在珉
崔善煐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110349607A publication Critical patent/CN110349607A/zh
Application granted granted Critical
Publication of CN110349607B publication Critical patent/CN110349607B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

存储器装置及其操作方法和包括存储器装置的存储器系统。本文可提供一种存储器装置、具有该存储器装置的存储器系统以及操作该存储器装置的方法。该存储器装置可包括：存储器单元阵列，其被配置为存储数据；外围电路，其被配置为对存储器单元阵列执行编程操作；以及控制逻辑，其被配置为通过控制外围电路来执行编程操作并且在编程操作之后执行状态检查操作。这里，控制逻辑可被配置为基于确定状态检查操作已通过，通过将编程操作中所使用的编程脉冲数与第一预设范围进行比较来执行编程脉冲数比较操作。

Description

存储器装置及其操作方法和包括存储器装置的存储器系统
技术领域
本公开的各种实施方式总体上涉及一种存储器装置、具有该存储器装置的存储器系统以及操作该存储器装置的方法。
背景技术
最近，计算机环境的范式已转换为普适计算，以使得计算机系统可随时随地使用。因此，诸如移动电话、数字相机和笔记本计算机的便携式电子装置的使用快速增加。通常，这些便携式电子装置使用采用存储器装置的存储器系统，换言之，使用数据存储装置。数据存储装置用作便携式电子装置的主存储器装置或辅助存储器装置。
使用存储器装置的数据存储装置提供以下优点：由于不存在机械驱动部件，所以稳定性和耐久性优异，信息访问速度非常高，并且功耗低。作为具有这些优点的存储器系统的示例，数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、固态驱动器(SSD)等。
发明内容
本公开的实施方式可提供一种存储器装置。该存储器装置可包括：存储器单元阵列，其被配置为存储数据；外围电路，其被配置为对存储器单元阵列执行编程操作；以及控制逻辑，其被配置为通过控制外围电路来执行编程操作并在编程操作之后执行状态检查操作。这里，控制逻辑可被配置为基于确定状态检查操作已通过，通过将编程操作中所使用的编程脉冲数与第一预设范围进行比较来执行编程脉冲数比较操作。
本公开的实施方式可提供一种存储器系统。该存储器系统可包括被配置为执行编程操作的存储器装置。该存储器系统可包括存储控制器，该存储控制器被配置为控制存储器装置的编程操作并接收关于编程操作的状态信息。存储器装置可被配置为通过针对编程操作执行状态检查操作和编程脉冲数比较操作来生成状态信息。
本公开的实施方式可提供一种操作存储器装置的方法。该方法可包括以下步骤：执行编程操作；针对编程操作执行状态检查操作；以及执行当状态检查操作的结果被确定为通过时，确定编程操作中所使用的编程脉冲数在第一预设范围之内还是在第一预设范围之外的编程脉冲数比较操作。
附图说明
图1是示出根据本公开的实施方式的存储器系统的图。
图2是示出图1的存储器装置的图。
图3是示出图2的状态电路的图。
图4是示出图2的存储器单元阵列的实施方式的框图。
图5是示出图4的存储器块的电路图。
图6是示出根据本公开的实施方式的存储器系统的操作方法的流程图。
图7是示出根据本公开的实施方式的存储器系统的操作方法的流程图。
图8是示出存储器单元的阈值电压分布以用于说明设定的读电压的图。
图9是示出存储器系统的实施方式的图。
图10是示出存储器系统的实施方式的图。
图11是示出存储器系统的实施方式的图。
图12是示出存储器系统的实施方式的图。
具体实施方式
本公开的技术精神可按照各种方式改变，并且可被实现为具有各个方面的实施方式。以下，将通过一些实施方式描述本公开，以使得本领域技术人员可容易地实践本公开的实施方式。
将理解，尽管本文中可使用术语“第一”和/或“第二”来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一元件。例如，在不脱离本公开的教导的情况下，下面所讨论的第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
将理解，当元件被称为“联接”或“连接”到另一元件时，其可直接联接或连接到另一元件，或者它们之间可存在中间元件。相反，应该理解，当元件被称为“直接联接”或“直接连接”到另一元件时，不存在中间元件。说明元件之间的关系的其它表达，例如“在...之间”、“直接在...之间”、“与...相邻”或“与...直接相邻”应该以相同的方式解释。
本文所使用的术语仅是为了描述特定实施方式，而非旨在限制。在本公开中，除非上下文另外清楚地指示，否则单数形式也旨在包括复数形式。将进一步理解，当在本说明书中使用时，术语“包括”、“包含”、“具有”等指定所述特征、数字、步骤、操作、元件、组件和/或其组合的存在，但不排除一个或更多个其它特征、数字、步骤、操作、元件、组件和/或其组合的存在或添加。
本公开的各种实施方式可涉及一种存储器装置、具有该存储器装置的存储器系统以及该存储器装置的操作方法，其可利用存储器装置的编程操作中所使用的编程脉冲数来确定最终状态检查的结果。
图1是示出根据本公开的实施方式的存储器系统的图。
参照图1，存储器系统1000可包括存储数据的存储器装置1100以及在主机2000的控制下控制存储器装置1100的存储控制器1200。
主机2000能够使用诸如高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附接SCSI(SAS)的接口协议来与存储器系统1000通信。另外，主机2000与存储器系统1000之间的接口协议不限于上述示例，可以是诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和集成驱动电子设备(IDE)接口协议的各种接口协议中的一种。
存储器装置1100响应于存储控制器1200的控制而操作。在实施方式中，存储器装置1100可以是闪存装置。存储器装置1100可包括存储器单元阵列，该存储器单元阵列包括多个存储器块。
存储器装置1100可通过通道从存储控制器1200接收命令CMD和地址ADD，并且可访问存储器单元阵列中的通过地址ADD选择的区域。即，存储器装置1100对通过地址ADD选择的区域执行与命令CMD对应的内部操作。例如，存储器装置1100可响应于与编程操作对应的命令CMD、地址ADD和数据DATA对所选存储器块执行编程操作。此外，存储器装置1100可在编程操作已经完成之后执行状态检查操作，并且可将状态检查操作的结果作为状态信号输出到存储控制器1200。
存储控制器1200可控制存储器系统1000的总体操作，并且可控制主机2000与存储器装置1100之间的数据交换。例如，通过响应于从主机2000接收的请求而控制存储器装置1100，存储控制器1200可对数据进行编程，读取数据，或者擦除编程的数据。例如，存储控制器1200可响应于从主机2000接收的请求将与总体操作对应的命令CMD、地址ADD和数据DATA输出到存储器装置1100，并且可从存储器装置1100接收数据DATA并将数据输出到主机2000。此外，当从主机2000接收到与编程操作对应的命令CMD和数据DATA时，存储控制器1200可将数据DATA随机化，并且可将随机化的数据输出到存储器装置1100。例如，当存储器装置1100按照多级单元(MLC)型编程时，存储控制器1200可将从主机2000接收的数据DATA随机化，并且可将所接收的数据转换为随机数据，其中第一数据至第四数据(00,01,10,11)具有相等数量的比特。此外，当存储器装置1100按照三级单元(TLC)型编程时，存储控制器1200可将从主机2000接收的数据DATA随机化，并且可将所接收的数据转换为随机数据，其中第一数据至第八数据(000,001,010,011,100,101,110,111)具有相等数量的比特。
存储控制器1200可从存储器装置1100接收状态信号，并且可基于状态信号来确定并存储包括在存储器装置1100中的多个存储器块的状态。例如，存储控制器1200可基于状态信号来存储包括在存储器装置1100中的多个存储器块的状态信息，并且可根据状态信息确定各个存储器块是正常存储器块或坏块。被确定为坏块的各个存储器块很可能将在下一总体操作中发生错误，因此，在下一总体操作中可在选择中排除该存储器块。
存储控制器1200可被配置为包括纠错块1210。纠错块1210可检测并纠正从存储器装置1100接收的数据DATA中的错误。由纠错块1210执行的纠错功能受到从存储器装置1100接收的数据中所包含的错误比特数限制。当从存储器装置接收的数据中所包含的错误比特数小于特定值时，纠错块1210执行错误检测和纠正功能。当从存储器装置1100接收的数据中所包含的错误比特数大于特定值时，无法执行错误检测和纠正功能，并且存储器装置1100的总体操作可能失败。当在编程操作之后执行下一总体操作时上述错误比特数可增加，并且当在编程操作中的编程脉冲数落在预设范围之外的情况下执行下一总体操作时上述错误比特数可增加。其原因在于，当包括在存储器装置1100中的存储器单元是易损存储器单元时，存储器单元可由落在预设范围之外的编程脉冲数编程。
本文中针对参数使用的词语“预设”(例如，预设范围)意指在该参数用在处理或算法中之前确定该参数的值。对于一些实施方式，在处理或算法开始之前确定参数的值。在其它实施方式中，在处理或算法期间但在参数用在处理或算法中之前确定参数的值。
图2是示出图1的存储器装置的图。
参照图2，存储器装置1100可包括存储有数据的存储器单元阵列1110。存储器装置1100可包括外围电路1150，外围电路1150被配置为执行将数据存储在存储器单元阵列1110中的编程操作、输出所存储的数据的读操作、检查包括在存储器单元阵列1110中的存储器块BLK1至BLKz的状态的状态检查操作、以及擦除所存储的数据的擦除操作。此外，存储器装置1100可根据状态检查操作的结果执行比较编程脉冲数的操作和比较数据条数的操作。
存储器装置1100可包括控制逻辑1160，控制逻辑1160在存储控制器(例如，图1的1200)的控制下控制外围电路1150。
存储器单元阵列1110可包括多个存储器块BLK1至BLKz(其中z是正整数)。存储器块BLK1至BLKz通过字线WL联接到地址解码器1120。存储器块BLK1至BLKz通过位线BL1至BLm(其中m是正整数)联接到读写电路1130。存储器块BLK1至BLKz中的每一个包括多个存储器单元。在实施方式中，多个存储器单元可以是非易失性存储器单元。
在一些实施方式中，外围电路1150可包括地址解码器1120、读写电路1130和电压发生单元1140。在其它实施方式中，外围电路1150可包括地址解码器1120、读写电路1130和电压发生单元1140以及控制逻辑。
地址解码器1120通过字线WL联接到存储器单元阵列1110。可在控制逻辑1160的控制下操作地址解码器1120。地址解码器1120通过设置在存储器装置1100中的输入/输出缓冲器(未示出)接收地址ADD。从存储控制器(例如，图1的1200)提供地址ADD。
在编程操作期间，地址解码器1120可将所接收的地址ADD当中的行地址解码，将电压发生单元1140所生成的编程电压Vpgm施加到响应于解码的行地址从多条字线WL当中选择的字线，并将通过电压Vpass施加到剩余字线(即，未选字线)。此外，在读操作期间，地址解码器1120可将所接收的地址ADD当中的行地址解码，将电压发生单元1140所生成的读电压Vread施加到响应于解码的行地址从多条字线WL当中选择的字线，并将通过电压Vpass施加到剩余字线(即，未选字线)。
地址解码器1120可将所接收的地址ADD当中的列地址解码。地址解码器1120将解码的列地址Yi发送到读写电路1130。
存储器装置1100的编程操作和读操作各自基于页执行。当请求读操作和编程操作中的每一个时接收的地址ADD可包括块地址、行地址和列地址。地址解码器1120可根据块地址和行地址选择一个存储器块和一条字线。列地址可由地址解码器1120解码，然后可被提供给读写电路1130。
读写电路1130可包括多个页缓冲器PB1至PBm(其中m是正整数)。多个页缓冲器PB1至PBm分别通过位线BL1至BLm联接到存储器单元阵列1110。页缓冲器PB1至PBm中的每一个可在编程操作中暂时地存储要编程到存储器单元的数据DATA，并且可根据暂时地存储的数据来控制位线BL1至BLm中的对应一条的电位。页缓冲器PB1至PBm中的每一个可在读操作期间感测位线BL1至BLm中的对应一条的电位，然后可读取并输出数据DATA。读写电路1130可在编程操作之后执行的状态检查操作期间检查包括在所选存储器块的所选页中的存储器单元的编程状态，并且可将编程操作失败的存储器单元的数量作为失败比特输出到控制逻辑1160。在状态检查操作之后将编程操作已完成的所选存储器块的所选页中的第一数据和第二数据的条数彼此比较的数据条数比较操作期间，读写电路1130可感测对应位线BL1至BLm的电位，然后将第一数据(第1DATA)和第二数据(第2DATA)输出到控制逻辑1160。可响应于控制逻辑1160的控制而操作读写电路1130。
电压发生单元1140可生成编程操作所需的编程电压Vpgm和通过电压Vpass。另外，电压发生单元1140可生成读操作所需的读电压Vread和通过电压Vpass。编程电压Vpgm以按照阶跃电压逐渐增大的多个脉冲的形式输出。即，在编程操作期间，根据增量阶跃脉冲编程(ISPP)方案依次生成按照阶跃电压逐渐增大的多个编程电压。
控制逻辑1160联接到地址解码器1120、读写电路1130和电压发生单元1140。控制逻辑1160可响应于从存储控制器(例如，图1的1200)接收的命令CMD而控制存储器装置1100的总体操作。
控制逻辑1160可包括总体操作控制电路1170和状态电路1180。
总体操作控制电路1170可响应于从存储控制器(例如，图1的1200)接收的命令CMD而控制外围电路1150。例如，当接收到与编程操作对应的命令CMD时，总体操作控制电路1170可通过控制外围电路1150来对存储器单元阵列1110执行编程操作，而当接收到与读操作对应的命令CMD时，总体操作控制电路1170可通过控制外围电路1150来对存储器单元阵列1110执行读操作。
在编程操作已经完成之后，状态电路1180可对存储器单元阵列1110执行状态检查操作、比较脉冲数的操作(以下也称为“脉冲数比较操作”)以及比较数据条数的操作(以下也称为“数据条数比较操作”)，可生成所选存储器块的状态信号Status，并且可将状态信号Status输出到存储控制器(例如，图1的1200)。
图3是示出图2的状态电路的图。
参照图3，状态电路1180可包括内部控制电路1181、检查电路1182、编程脉冲比较电路1183、数据比较电路1184和状态信号发生电路1185。
内部控制电路1181可在编程操作已经完成之后输出用于控制检查电路1182的第一控制信号C1，然后可控制检查电路1182对编程操作已完成的所选存储器块的所选页执行状态检查操作。当基于从检查电路1182输出的第一子信号S1确定状态检查操作的结果是通过时，内部控制电路1181可输出用于控制编程脉冲比较电路1183的第二控制信号C2，然后可控制编程脉冲比较电路1183确定对所选页执行的编程操作中所使用的编程脉冲数是落在预设范围内还是落在预设范围之外。当基于从编程脉冲比较电路1183输出的第二子信号S2确定编程操作中所使用的编程脉冲数落在预设范围内时，内部控制电路1181可输出用于控制数据比较电路1184的第三控制信号C3，然后可控制数据比较电路1184确定使用设定的读电压从所选页读取的第一数据和第二数据之比是落在预设范围内还是落在预设范围之外。
检查电路1182可响应于从内部控制电路1181输出的第一控制信号C1而执行状态检查操作。执行状态检查操作，使得编程操作已完成的所选存储器块的所选页中的失败比特数(即，发生编程错误的存储器单元的数量)被计数，并且使得当所计数的失败比特数大于使用纠错块(例如，图1的1210)可纠正的错误检查和纠正或纠错码(ECC)的最大允许比特数时，状态检查操作被确定为已经失败，而当所计数的失败比特数小于或等于ECC的最大允许比特数时，状态检查操作被确定为已经通过。检查电路1182输出指示失败或通过结果的第一子信号S1。可响应于从主机(例如，图1的2000)接收的请求而设定ECC的最大允许比特数。
编程脉冲比较电路1183可响应于从内部控制电路1181输出的第二控制信号C2而执行比较编程脉冲数的操作。编程脉冲比较电路1183可确定对编程操作已完成的所选存储器块的所选页执行的编程操作中所使用的编程脉冲数是落在预设范围内还是预设范围之外，并且可根据确定的结果生成并输出第二子信号S2。预设范围可基于在正常编程操作中施加的编程脉冲数来设定，并且例如可以是从15至20的范围。
数据比较电路1184可响应于从内部控制电路1181输出的第三控制信号C3而执行将第一数据(第1DATA)的条数与第二数据(第2DATA)的条数进行比较的数据条数比较操作。数据比较电路1184可确定使用设定的读电压从编程操作已完成的所选存储器块的所选页读取的第一数据(第1DATA)与第二数据(第2DATA)之比是落在预设范围内还是预设范围之外，并且可根据确定的结果生成并输出第三子信号S3。例如，预设范围可以是第一数据与第二数据之比在从4:6至6:4的范围内的范围。
状态信号发生电路1185可基于从检查电路1182输出的第一子信号S1、从编程脉冲比较电路1183输出的第二子信号S2以及从数据比较电路1184输出的第三子信号S3生成状态信号Status(即，包括状态信息)，并且可将状态信号Status输出到存储控制器(例如，图1的1200)。例如，当分别基于第一子信号S1、第二子信号S2和第三子信号S3，确定状态检查操作已通过，并且作为编程脉冲数比较操作的结果确定编程脉冲数落在预设范围内并且作为数据条数比较操作的结果确定第一数据与第二数据之比落在预设范围内时，状态信号发生电路1185可确定发生状态通过，并且可生成并输出与状态通过对应的状态信号Status。当分别基于第一子信号S1、第二子信号S2和第三子信号S3，确定状态检查操作已失败，并且作为编程脉冲数比较操作的结果确定编程脉冲数落在预设范围之外或者作为数据条数比较操作的结果确定第一数据与第二数据之比落在预设范围之外时，状态信号发生电路1185可确定发生状态失败，并且可生成并输出与状态失败对应的状态信号Status。例如，当分别基于第一子信号S1和第二子信号S2，确定状态检查操作已通过并且作为编程脉冲数比较操作的结果确定编程脉冲数落在预设范围内时，状态信号发生电路1185可确定发生状态通过，并且可生成并输出与状态通过对应的状态信号Status。当分别基于第一子信号S1和第二子信号S2，确定状态检查操作已失败或者作为编程脉冲数比较操作的结果确定编程脉冲数落在预设范围之外时，状态信号发生电路1185可确定发生状态失败，并且可生成并输出与状态失败对应的状态信号Status。
图4是示出图2的存储器单元阵列的实施方式的框图。
参照图4，存储器单元阵列1110包括多个存储器块BLK1至BLKz。各个存储器块具有三维(3D)结构。各个存储器块可包括层叠在基板上的多个存储器单元。所述多个存储器单元布置在+X、+Y和+Z方向上。各个存储器块的结构将在下面参照图5描述。
图5是示出图4的存储器块的电路图。
尽管在图4中，存储器单元阵列可被配置为包括多个存储器块BLK1至BLKz，但为了例示和描述方便，图5中仅代表性地示出存储器块BLK1和存储器块BLK2。存储器块BLK1和存储器块BLK2具有共享位线BL1至BLm和公共源极线CSL的结构。
参照图5，存储器块BLK1和存储器块BLK2联接到位线BL1至BLm。
存储器块BLK1包括多个单元串ST1至STm。多个单元串ST1至STm分别联接在多条位线BL1至BLm与公共源极线CSL之间。单元串ST1至STm中的每一个包括源极选择晶体管SST、多个串联联接的存储器单元C0至Cn以及漏极选择晶体管DST。源极选择晶体管SST联接到源极选择线SSL1。多个存储器单元C0至Cn分别联接到字线WLs。漏极选择晶体管DST联接到漏极选择线DSL1。公共源极线CSL联接到源极选择晶体管SST的源极。位线BL1至BLm中的每一条联接到对应漏极选择晶体管DST的漏极。联接到同一字线的存储器单元被定义为一个页。
存储器块BLK2可被配置为具有与存储器块BLK1相同的结构。即，存储器块BLK2包括多个单元串ST1至STm，并且所述多个单元串ST1至STm分别联接在多条位线BL1至BLm与公共源极线CSL之间。单元串ST1至STm中的每一个包括源极选择晶体管SST、多个串联联接的存储器单元C0至Cn以及漏极选择晶体管DST。源极选择晶体管SST联接到源极选择线SSL2。多个存储器单元C0至Cn分别联接到字线WLs。漏极选择晶体管DST联接到漏极选择线DSL2。公共源极线CSL联接到源极选择晶体管SST的源极。位线BL1至BLm中的每一条联接到对应漏极选择晶体管DST的漏极。
如上所述，存储器块BLK1和存储器块BLK2可被配置为具有相似的结构，并且分别联接到存储器块BLK1和BLK2的漏极选择线DSL1和DSL2以及源极选择线SSL1和SSL2可被设计为彼此电隔离。
图6是示出根据本公开的实施方式的存储器系统的操作方法的流程图。
根据本公开的实施方式的存储器系统的操作方法将参照图1至图6描述。
当从主机2000接收到对编程操作的请求时，在步骤S610，存储控制器1200可响应于来自主机2000的请求将与编程操作对应的命令CMD、地址ADD和数据DATA输出到存储器装置1100。
在步骤S620，存储器装置1100可响应于从存储控制器1200接收的命令CMD、地址ADD和数据DATA执行编程操作。
例如，读写电路1130的多个页缓冲器PB1至PBm中的每一个可在编程操作期间暂时地存储要编程到存储器单元的数据DATA，并且可根据暂时地存储的数据来控制位线BL1至BLm中的对应一条的电位。电压发生单元1140可生成编程操作所需的编程电压Vpgm和通过电压Vpass。在编程操作期间，地址解码器1120可将所接收的地址ADD当中的行地址解码，将电压发生单元1140所生成的编程电压Vpgm施加到与响应于解码的行地址从多条字线WL当中选择的页对应的字线，并且将通过电压Vpass施加到剩余字线(即，未选字线)。此后，通过执行编程验证操作来确定对包括在所选页中的存储器单元执行的编程操作是否完成。编程禁止电压(例如，电源电压)可被施加到与编程操作已完成的存储器单元对应的位线。编程使能电压(例如，接地电压)可被施加到与编程操作未完成的存储器单元对应的位线，并且通过将先前编程电压Vpgm增大阶跃电压而生成的新的编程电压Vpgm可被施加到所选字线，因此可再次执行编程操作。编程操作中所使用的编程电压Vpgm的脉冲数可被存储在编程脉冲比较电路1183中。
在上述编程操作已经完成之后，在步骤S630，存储器装置1100可执行状态检查操作。
读写电路1130可在状态检查操作期间检查包括在所选存储器块的所选页中的存储器单元的编程状态，并且可将编程操作失败的存储器单元的数量作为失败比特输出到控制逻辑1160。
检查电路1182可响应于从内部控制电路1181输出的第一控制信号C1执行状态检查操作。检查电路1182可对从读写电路1130接收的失败比特进行计数，可确定所计数的失败比特数大于使用图1的纠错块1210可纠正的ECC的最大允许比特数的情况以及所计数的失败比特数小于或等于ECC的最大允许比特数的情况，然后可输出第一子信号S1。
在步骤S640，状态信号发生电路1185可基于从检查电路1182输出的第一子信号S1确定上述状态检查操作的结果。例如，当基于第一子信号S1，所计数的失败比特数大于ECC的最大允许比特数时(在“失败”的情况下)，状态信号发生电路1185可在步骤S650确定发生状态失败，并且可生成并输出与其对应的状态信号Status。
相反，当基于第一子信号S1，所计数的失败比特数小于或等于ECC的最大允许比特数时(在“通过”的情况下)，在步骤S660可执行比较编程脉冲数的操作。内部控制电路1181响应于从检查电路1182输出的第一子信号S1输出第二控制信号C2。编程脉冲比较电路1183可在步骤S670通过比较编程脉冲数来确定对编程操作已完成的所选存储器块的所选页执行的编程操作中所使用的编程脉冲数是落在预设范围(例如，从A至B的范围)内还是预设范围之外，并且可生成并输出确定的结果作为第二子信号S2。
在步骤S680，状态信号发生电路1185可基于从编程脉冲比较电路1183输出的第二子信号S2确定上述编程脉冲数比较操作的结果。例如，当基于第二子信号S2确定对所选页执行的编程操作中所使用的编程脉冲数落在预设范围(例如，从A至B的范围)之外时(在“否”的情况下)，状态信号发生电路1185可在步骤S650确定发生状态失败，并且可生成并输出与其对应的状态信号Status。
此外，当基于第二子信号S2确定对所选页执行的编程操作中所使用的编程脉冲数落在预设范围(例如，从A至B的范围)内时(在“是”的情况下)，状态信号发生电路1185可在步骤S690确定发生状态通过，并且可生成并输出与其对应的状态信号Status。
在步骤S700，存储控制器1200可响应于状态信号Status更新并注册所选存储器块的状态信息。状态信息可被存储在存储控制器1200的存储空间(例如，缓冲存储器)中，或者可被存储在存储器装置1100的任何存储器块中。
当对所选页完成编程操作、状态检查操作和编程脉冲数比较操作时，可选择下一页，然后可对下一页执行编程操作、状态检查操作和编程脉冲数比较操作。
如上所述，根据本公开的实施方式，当在执行编程操作之后状态检查操作的结果被确定为通过时，另外检查编程脉冲数是否落在预设范围内，因此可有效地搜索在编程操作之后执行的总体操作中可能发生错误的存储器块。
图7是示出根据本公开的实施方式的存储器系统的操作方法的流程图。
图8是示出存储器单元的阈值电压分布以用于说明设定的读电压的图。
根据本公开的本实施方式的存储器系统的操作方法将参照图1至图5、图7和图8描述。
当从主机2000接收到对编程操作的请求时，在步骤S710，存储控制器1200可响应于来自主机2000的请求将与编程操作对应的命令CMD、地址ADD和数据DATA输出到存储器装置1100。此外，存储控制器1200可将从主机2000接收的数据DATA随机化，并且可将随机化的数据输出到存储器装置1100。例如，当存储器装置1100按照MLC型编程时，存储控制器1200可将从主机2000接收的数据DATA随机化，然后将数据DATA转换为随机数据，其中第一数据至第四数据(00,01,10,11)具有相等数量的比特。如图8的(a)所示，第一数据至第四数据(00,01,10,11)可分别对应于第一编程状态PV0至第四编程状态PV3。例如，当存储器装置1100按照三级单元(TLC)型编程时，存储控制器1200可将从主机2000接收的数据DATA随机化，并且可将数据DATA转换为随机数据，其中第一数据至第八数据(000,001,010,011,100,101,110,111)具有相等数量的比特。如图8的(b)所示，第一数据至第八数据(000,001,010,011,100,101,110,111)可分别对应于第一编程状态PV0至第八编程状态PV7。
在步骤S720，存储器装置1100可响应于从存储控制器1200接收的命令CMD、地址ADD和数据DATA执行编程操作。编程操作类似于图6的步骤S620，因此这里将省略其详细描述。
在上述编程操作完成之后，在步骤S730，存储器装置1100可执行状态检查操作。读写电路1130可在状态检查操作期间检查包括在所选存储器块的所选页中的存储器单元的编程状态，并且可将编程操作已失败的存储器单元的数量作为失败比特输出到控制逻辑1160。检查电路1182可对从读写电路1130接收的失败比特进行计数，可确定所计数的失败比特数大于使用图1的纠错块1210可纠正的ECC的最大允许比特数的情况以及所计数的失败比特数小于或等于ECC的最大允许比特数的情况，然后可输出第一子信号S1。
在步骤S740，状态信号发生电路1185可基于从检查电路1182输出的第一子信号S1确定上述状态检查操作的结果。例如，当基于第一子信号S1，所计数的失败比特数大于ECC的最大允许比特数时(在“失败”的情况下)，状态信号发生电路1185可在步骤S750确定发生状态失败，并且可生成并输出与其对应的状态信号Status。
相反，当基于第一子信号S1，所计数的失败比特数小于或等于ECC的最大允许比特数时(在“通过”的情况下)，在步骤S760可执行比较编程脉冲数的操作。内部控制电路1181响应于从检查电路1182输出的第一子信号S1而输出第二控制信号C2。编程脉冲比较电路1183可在步骤S770通过比较编程脉冲数来确定对编程操作已完成的所选存储器块的所选页执行的编程操作中所使用的编程脉冲数是落在预设范围(例如，从A至B的范围)内还是预设范围之外，并且可生成并输出确定的结果作为第二子信号S2。
在步骤S780，状态信号发生电路1185可基于从编程脉冲比较电路1183输出的第二子信号S2确定上述编程脉冲数比较操作的结果。例如，当基于第二子信号S2确定对所选页执行的编程操作中所使用的编程脉冲数落在预设范围(例如，从A至B的范围)之外时(在“否”的情况下)，状态信号发生电路1185可在步骤S750确定发生状态失败，并且可生成并输出与其对应的状态信号Status。
相反，当基于第二子信号S2确定对所选页执行的编程操作中所使用的编程脉冲数落在预设范围(例如，从A至B的范围)内时(在“是”的情况下)，在步骤S790可执行比较数据条数的操作。
当在步骤S790执行比较数据条数的操作时，在步骤S800，存储器装置1100可使用设定的读电压Vread从所选页读取第一数据(第1DATA)和第二数据(第2DATA)。这里，如图8的(a)和图8的(b)所示，设定的读电压Vread可以是用于划分多个编程状态的电压。例如，当存储器装置1100按照MLC型编程时，设定的读电压Vread可以是介于第二编程状态PV1和第三编程状态PV2之间的电压。在读操作期间，可从处于存储器单元的阈值电压小于设定的读电压Vread的第一编程状态PV0和第二编程状态PV1的存储器单元读取第一数据(第1DATA)，并且可从处于存储器单元的阈值电压大于设定的读电压Vread的第三编程状态PV2和第四编程状态PV3的存储器单元读取第二数据(第2DATA)。此外，当存储器装置1100按照TLC型编程时，设定的读电压Vread可以是介于第四编程状态PV3和第五编程状态PV4之间的电压。在读操作期间，可从处于存储器单元的阈值电压小于设定的读电压Vread的第一编程状态PV0至第四编程状态PV3的存储器单元读取第一数据(第1DATA)，并且可从处于存储器单元的阈值电压大于设定的读电压Vread的第五编程状态PV4至第八编程状态PV7的存储器单元读取第二数据(第2DATA)。在一些实施方式中，设定的读电压Vread可以是用于将多个编程状态划分成相等的部分的电压。例如，设定的读电压Vread可以是用于将多个编程状态二等分的电压。
内部控制电路1181可响应于从编程脉冲比较电路1183输出的第二子信号S2输出第三控制信号C3。数据比较电路1184可在步骤S810通过响应于从内部控制电路1181输出的第三控制信号C3将第一数据的条数与第二数据的条数进行比较来确定第一数据(第1DATA)的条数是否等于第二数据(第2DATA)的条数，然后可生成并输出第三子信号S3。例如，可确定(第一数据(第1DATA)的条数/第二数据(第2DATA)的条数)的值C是落在预设范围(例如，从X至Y的范围)内(在“是”的情况下)还是落在预设范围之外(在“否”的情况下)，并且可生成并输出取决于确定的结果的第三子信号S3。例如，预设范围可以是从2/3至3/2的范围。
状态信号发生电路1185基于从数据比较电路1184输出的第三子信号S3确定上述数据条数比较操作的结果。例如，当基于第三子信号S3确定(第一数据(第1DATA)的条数/第二数据(第2DATA)的条数)的值C落在预设范围(例如，从X至Y的范围)之外时(在“否”的情况下)，状态信号发生电路1185可在步骤S750确定发生状态失败，并且可生成并输出与其对应的状态信号Status。
相反，当基于第三子信号S3确定(第一数据(第1DATA)的条数/第二数据(第2DATA)的条数)的值C落在预设范围(例如，从X至Y的范围)内时(在“是”的情况下)，状态信号发生电路1185可在步骤S820确定发生状态通过，并且可生成并输出与其对应的状态信号Status。
在步骤S830，存储控制器1200可响应于状态信号Status更新并注册所选存储器块的状态信息。状态信息可被存储在存储控制器1200的存储空间(例如，缓冲存储器)中，或者可被存储在存储器装置1100的任何存储器块中。
当对所选页完成编程操作、状态检查操作、编程脉冲数比较操作和数据条数比较操作时，可选择下一页，然后可对下一页执行编程操作、状态检查操作、编程脉冲数比较操作和数据条数比较操作。
如上所述，根据本公开的实施方式，当在执行编程操作之后状态检查操作的结果被确定为通过时，可另外检查编程脉冲数是否落在预设范围内以及编程数据是否均匀分布，因此可有效地搜索在编程操作之后执行的总体操作中可能发生错误的存储器块。
图9是示出存储器系统的实施方式的图。
参照图9，存储器系统30000可被具体实现在蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置中。存储器系统30000可包括存储器装置1100以及能够控制存储器装置1100的操作的存储控制器1200。存储控制器1200可在处理器3100的控制下控制存储器装置1100的数据存取操作(例如，编程操作、擦除操作或读操作)。
可在存储控制器1200的控制下通过显示器3200输出编程在存储器装置1100中的数据。
无线电收发器3300可通过天线ANT来发送和接收无线电信号。例如，无线电收发器3300可将通过天线ANT接收的无线电信号改变为可由处理器3100处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号，并将所处理的信号发送到存储控制器1200或显示器3200。存储控制器1200可将处理器3100所处理的信号编程到存储器装置1100。另外，无线电收发器3300可将从处理器3100输出的信号改变为无线电信号，并且通过天线ANT将所改变的无线电信号输出到外部装置。输入装置3400可用于输入用于控制处理器3100的操作的控制信号或者要由处理器3100处理的数据。输入装置3400可被实现为诸如触摸板或计算机鼠标的指点装置、键区或键盘。处理器3100可控制显示器3200的操作，使得通过显示器3200输出从存储控制器1200输出的数据、来自无线电收发器3300的数据或者来自输入装置3400的数据。
在实施方式中，能够控制存储器装置1100的操作的存储控制器1200可被实现为处理器3100的一部分或者与处理器3100分开提供的芯片。此外，存储控制器1200可通过图1所示的存储控制器的示例实现，并且存储器装置1100可通过图1所示的存储器装置的示例实现。
图10是示出存储器系统的实施方式的图。
参照图10，存储器系统40000可被具体实现在个人计算机、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器中。
存储器系统40000可包括存储器装置1100以及能够控制存储器装置1100的数据处理操作的存储控制器1200。
根据从输入装置4200输入的数据，处理器4100可通过显示器4300来输出存储在存储器装置1100中的数据。例如，输入装置4200可被实现为诸如触摸板或计算机鼠标的指点装置、键区或键盘。
处理器4100可控制存储器系统40000的总体操作并且控制存储控制器1200的操作。在实施方式中，能够控制存储器装置1100的操作的存储控制器1200可被实现为处理器4100的一部分或者与处理器4100分开提供的芯片。此外，存储控制器1200可通过图1所示的存储控制器的示例实现，并且存储器装置1100可通过图1所示的存储器装置的示例实现。
图11是示出存储器系统的实施方式的图。
参照图11，存储器系统50000可被具体实现在图像处理装置(例如数字相机、设置有数字相机的便携式电话、设置有数字相机的智能电话或者设置有数字相机的平板PC)中。
存储器系统50000可包括存储器装置1100以及能够控制存储器装置1100的数据处理操作(例如，编程操作、擦除操作或读操作)的存储控制器1200。
存储器系统50000的图像传感器5200可将光学图像转换为数字信号。所转换的数字信号可被发送到处理器5100或存储控制器1200。在处理器5100的控制下，所转换的数字信号可通过显示器5300输出或者通过存储控制器1200存储在存储器装置1100中。存储在存储器装置1100中的数据可在处理器5100或存储控制器1200的控制下通过显示器5300输出。
在实施方式中，能够控制存储器装置1100的操作的存储控制器1200可被实现为处理器5100的一部分或者与处理器5100分开提供的芯片。此外，存储控制器1200可通过图1所示的存储控制器的示例实现，并且存储器装置1100可通过图1所示的存储器装置的示例实现。
图12是示出存储器系统的实施方式的图。
参照图12，存储器系统70000可被具体实现在存储卡或智能卡中。存储器系统70000可包括存储器装置1100、存储控制器1200和卡接口7100。
存储控制器1200可控制存储器装置1100与卡接口7100之间的数据交换。在实施方式中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但不限于此。
卡接口7100可根据主机60000的协议对主机60000与存储控制器1200之间的数据交换进行接口。在实施方式中，卡接口7100可支持通用串行总线(USB)协议和芯片间(IC)USB协议。这里，卡接口可以指能够支持主机60000所使用的协议的硬件、安装在硬件中的软件或者信号传输方法。
当存储器系统70000联接到诸如PC、平板PC、数字相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可在微处理器6100的控制下通过卡接口7100和存储控制器1200来执行与存储器装置1100的数据通信。此外，存储控制器1200可通过图1所示的存储控制器的示例实现，并且存储器装置1100可通过图1所示的存储器装置的示例实现。
根据本公开，可使用编程操作中所使用的编程脉冲数来确定最终状态检查的结果，因此可抑制在编程操作之后的总体操作中可能发生的错误。
实施方式的上述示例仅是为了理解本公开的技术精神，本公开的范围不应限于实施方式的上述示例。对于本公开所属领域的技术人员而言将显而易见的是，除了实施方式的上述示例之外，还可进行基于本公开的技术精神的其它修改。
除非另外定义，否则本文所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。除非在本公开中另外定义，否则这些术语不应被解释为理想的或过于正式的。
相关申请的交叉引用
本申请要求2018年4月3日在韩国知识产权局提交的韩国专利申请号10-2018-0038859的优先权，其完整公开通过引用并入本文。

Claims (20)

1.一种存储器装置，该存储器装置包括：
存储器单元阵列，该存储器单元阵列被配置为存储数据；
外围电路，该外围电路被配置为对所述存储器单元阵列执行编程操作；以及
控制逻辑，该控制逻辑被配置为通过控制所述外围电路来执行所述编程操作并且在所述编程操作之后执行状态检查操作，
其中，所述控制逻辑被配置为基于确定所述状态检查操作已通过，通过将所述编程操作中所使用的编程脉冲数与第一预设范围进行比较来执行编程脉冲数比较操作。
2.根据权利要求1所述的存储器装置，其中，所述控制逻辑被配置为基于所述编程脉冲数比较操作的结果来生成并输出状态信号。
3.根据权利要求2所述的存储器装置，其中，所述控制逻辑被配置为当作为所述编程脉冲数比较操作的结果，所述编程脉冲数被确定为在所述第一预设范围内时，执行将第一数据的条数与第二数据的条数进行比较的数据条数比较操作，其中，所述第一数据和所述第二数据被编程到所述存储器单元阵列。
4.根据权利要求3所述的存储器装置，其中，
使用设定的读电压从所述存储器单元阵列读取所述第一数据和所述第二数据，并且
所述设定的读电压是用于对将数据编程到所述存储器单元阵列的多个编程状态进行划分的读电压。
5.根据权利要求3所述的存储器装置，其中，所述控制逻辑包括：
总体操作控制电路，该总体操作控制电路被配置为控制所述外围电路以使得所述编程操作被执行；以及
状态电路，该状态电路被配置为执行所述状态检查操作、所述编程脉冲数比较操作和所述数据条数比较操作。
6.根据权利要求5所述的存储器装置，其中，所述状态电路包括：
内部控制电路，该内部控制电路被配置为生成第一控制信号、第二控制信号和第三控制信号；
检查电路，该检查电路被配置为响应于所述第一控制信号对作为所述状态检查操作的结果获得的失败比特数进行计数，并且通过将所计数的失败比特数与错误检查和纠正或纠错码ECC的最大允许比特数进行比较来生成第一子信号；
编程脉冲比较电路，该编程脉冲比较电路被配置为响应于所述第二控制信号确定所述编程脉冲数是在所述第一预设范围内还是在所述第一预设范围之外，然后生成第二子信号；
数据比较电路，该数据比较电路被配置为响应于所述第三控制信号确定所述第一数据的条数与所述第二数据的条数之比是在第二预设范围内还是在第二预设范围之外，然后生成第三子信号；以及
状态信号发生电路，该状态信号发生电路被配置为基于所述第一子信号至所述第三子信号来生成并输出所述状态信号。
7.根据权利要求6所述的存储器装置，其中，所述外围电路被配置为在所述状态检查操作期间将包括在所述存储器单元阵列中的存储器单元当中的所述编程操作已经失败的存储器单元的数量作为失败比特输出到所述检查电路。
8.根据权利要求6所述的存储器装置，其中，所述状态信号发生电路被配置为：当所述状态检查操作的结果被确定为通过时，当作为所述编程脉冲数比较操作的结果，所述编程脉冲数被确定为在所述第一预设范围内时，并且当作为所述数据条数比较操作的结果，所述第一数据的条数与所述第二数据的条数之比被确定为在所述第二预设范围内时，生成并输出与状态通过对应的所述状态信号。
9.一种存储器系统，该存储器系统包括：
存储器装置，该存储器装置被配置为执行编程操作；以及
存储控制器，该存储控制器被配置为控制所述存储器装置的所述编程操作并且接收关于所述编程操作的状态信息，
其中，所述存储器装置被配置为通过针对所述编程操作执行状态检查操作和编程脉冲数比较操作来生成所述状态信息。
10.根据权利要求9所述的存储器系统，
其中，所述存储器装置在所述编程操作被执行之后生成并输出包括所述状态信息的状态信号，
其中，所述存储控制器接收所述状态信号，然后存储所述状态信息，并且
其中，所述存储器装置通过针对所述编程操作执行所述状态检查操作、所述编程脉冲数比较操作和数据条数比较操作来生成所述状态信号。
11.根据权利要求10所述的存储器系统，其中，所述存储器装置包括：
存储器单元阵列，该存储器单元阵列被配置为执行所述编程操作；
外围电路，该外围电路被配置为对所述存储器单元阵列执行所述编程操作；以及
控制逻辑，该控制逻辑被配置为通过控制所述外围电路来执行所述编程操作，此后通过执行所述状态检查操作、所述编程脉冲数比较操作和所述数据条数比较操作来生成并输出所述状态信号。
12.根据权利要求11所述的存储器系统，其中，所述控制逻辑包括：
总体操作控制电路，该总体操作控制电路被配置为控制所述外围电路，以使得所述编程操作被执行；以及
状态电路，该状态电路被配置为执行所述状态检查操作、所述编程脉冲数比较操作和所述数据条数比较操作。
13.根据权利要求12所述的存储器系统，其中，所述状态电路包括：
内部控制电路，该内部控制电路被配置为生成第一控制信号、第二控制信号和第三控制信号；
检查电路，该检查电路被配置为响应于所述第一控制信号对作为所述状态检查操作的结果获得的失败比特数进行计数，并且通过将所计数的失败比特数与错误检查和纠正或纠错码ECC的最大允许比特数进行比较来生成第一子信号；
编程脉冲比较电路，该编程脉冲比较电路被配置为响应于所述第二控制信号确定所述编程脉冲数是在第一预设范围内还是在第一预设范围之外，然后生成第二子信号；
数据比较电路，该数据比较电路被配置为响应于所述第三控制信号确定第一数据的条数与第二数据的条数之比是在第二预设范围内还是在第二预设范围之外，然后生成第三子信号；以及
状态信号发生电路，该状态信号发生电路被配置为基于所述第一子信号至所述第三子信号来生成并输出所述状态信号。
14.根据权利要求13所述的存储器系统，其中，所述状态信号发生电路被配置为：当所述状态检查操作的结果被确定为通过时，当作为所述编程脉冲数比较操作的结果，所述编程脉冲数被确定为在所述第一预设范围内时，并且当作为所述数据条数比较操作的结果，所述第一数据的条数与所述第二数据的条数之比被确定为在所述第二预设范围内时，生成并输出与状态通过对应的所述状态信号。
15.一种操作存储器装置的方法，该方法包括以下步骤：
执行编程操作；
针对所述编程操作执行状态检查操作；以及
执行当所述状态检查操作的结果被确定为通过时，确定所述编程操作中所使用的编程脉冲数是在第一预设范围内还是在第一预设范围之外的编程脉冲数比较操作。
16.根据权利要求15所述的方法，其中，当作为所述编程脉冲数比较操作的结果，所述编程脉冲数被确定为在所述第一预设范围内时，生成并输出与状态通过对应的状态信号，而当所述编程脉冲数在所述第一预设范围之外时，生成并输出与状态失败对应的状态信号。
17.根据权利要求15所述的方法，该方法还包括以下步骤：
当作为所述编程脉冲数比较操作的结果，所述编程脉冲数在所述第一预设范围内时，使用设定的电压执行读操作；以及
执行将第一数据的条数与第二数据的条数进行比较的数据条数比较操作，其中，读取所述第一数据和所述第二数据作为所述读操作的结果。
18.根据权利要求17所述的方法，其中，当所述第一数据的条数与所述第二数据的条数之比在第二预设范围内时，生成并输出与状态通过对应的状态信号，而当所述第一数据的条数与所述第二数据的条数之比在所述第二预设范围之外时，生成并输出与状态失败对应的状态信号。
19.根据权利要求17所述的方法，其中，所述设定的电压是用于对在所述编程操作期间数据被编程的多个编程状态进行划分的电压。
20.根据权利要求15所述的方法，其中，所述状态检查操作是将在所述编程操作之后被确定为已经失败的存储器单元的数量与错误检查和纠正或纠错码ECC的最大允许比特数进行比较的操作。
CN201811118970.6A 2018-04-03 2018-09-25 存储器装置及其操作方法和包括存储器装置的存储器系统 Active CN110349607B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180038859A KR102429458B1 (ko) 2018-04-03 2018-04-03 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 장치의 동작 방법
KR10-2018-0038859 2018-04-03

Publications (2)

Publication Number Publication Date
CN110349607A true CN110349607A (zh) 2019-10-18
CN110349607B CN110349607B (zh) 2023-06-13

Family

ID=68055371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811118970.6A Active CN110349607B (zh) 2018-04-03 2018-09-25 存储器装置及其操作方法和包括存储器装置的存储器系统

Country Status (3)

Country Link
US (1) US10790034B2 (zh)
KR (1) KR102429458B1 (zh)
CN (1) CN110349607B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110956994A (zh) * 2019-11-27 2020-04-03 西安紫光国芯半导体有限公司 编程结果检测电路、检测方法、快闪存储器及编程方法
CN112767986A (zh) * 2019-10-21 2021-05-07 爱思开海力士有限公司 存储器设备
WO2023028846A1 (zh) * 2021-08-31 2023-03-09 长江存储科技有限责任公司 存储器、存储器的编程方法及编程验证方法、存储器系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7258697B2 (ja) * 2019-09-02 2023-04-17 キオクシア株式会社 半導体記憶装置
CN115273932A (zh) 2020-04-06 2022-11-01 昕原半导体(上海)有限公司 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符
US12087397B1 (en) 2020-04-06 2024-09-10 Crossbar, Inc. Dynamic host allocation of physical unclonable feature operation for resistive switching memory
US11823739B2 (en) 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits
KR20220104954A (ko) 2021-01-19 2022-07-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782764A (zh) * 2009-09-11 2012-11-14 桑迪士克技术有限公司 识别非易失性存储装置中的有风险数据
CN103810055A (zh) * 2012-11-12 2014-05-21 飞思卡尔半导体公司 编程具有错误校正码（ecc）的非易失性存储器（nvm）系统
US20140198581A1 (en) * 2013-01-14 2014-07-17 Eun-Kyoung Kim Method of storing data in nonvolatile memory device and method of testing nonvolatile memory device
US20150117129A1 (en) * 2013-10-25 2015-04-30 SK Hynix Inc. Semiconductor memory device, memory system including the same and operating method thereof
US20160180956A1 (en) * 2014-12-19 2016-06-23 SK Hynix Inc. Semiconductor memory device with improved operating speed and method of operating the same
US20170062065A1 (en) * 2015-08-25 2017-03-02 Young-Seop Shim Nonvolatile memory devices, methods of operating the same and solid state drives including the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022882B1 (ko) * 2009-06-12 2011-03-16 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
KR20120030281A (ko) 2010-09-20 2012-03-28 삼성전자주식회사 플래시 메모리 장치, 및 그의 프로그램 검증 방법
KR20120098079A (ko) 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 프로그램 방법
KR20160060917A (ko) 2014-11-21 2016-05-31 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 이의 프로그래밍 방법
KR20160116913A (ko) * 2015-03-31 2016-10-10 에스케이하이닉스 주식회사 상태 페일 신호를 출력하는 반도체 메모리 장치 및 그것의 동작 방법
KR102626039B1 (ko) * 2016-12-02 2024-01-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20190018323A (ko) * 2017-08-14 2019-02-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US10249382B2 (en) * 2017-08-22 2019-04-02 Sandisk Technologies Llc Determination of fast to program word lines in non-volatile memory
KR102524916B1 (ko) * 2018-03-13 2023-04-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782764A (zh) * 2009-09-11 2012-11-14 桑迪士克技术有限公司 识别非易失性存储装置中的有风险数据
CN103810055A (zh) * 2012-11-12 2014-05-21 飞思卡尔半导体公司 编程具有错误校正码（ecc）的非易失性存储器（nvm）系统
US20140198581A1 (en) * 2013-01-14 2014-07-17 Eun-Kyoung Kim Method of storing data in nonvolatile memory device and method of testing nonvolatile memory device
US20150117129A1 (en) * 2013-10-25 2015-04-30 SK Hynix Inc. Semiconductor memory device, memory system including the same and operating method thereof
US20160180956A1 (en) * 2014-12-19 2016-06-23 SK Hynix Inc. Semiconductor memory device with improved operating speed and method of operating the same
US20170062065A1 (en) * 2015-08-25 2017-03-02 Young-Seop Shim Nonvolatile memory devices, methods of operating the same and solid state drives including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112767986A (zh) * 2019-10-21 2021-05-07 爱思开海力士有限公司 存储器设备
CN110956994A (zh) * 2019-11-27 2020-04-03 西安紫光国芯半导体有限公司 编程结果检测电路、检测方法、快闪存储器及编程方法
WO2023028846A1 (zh) * 2021-08-31 2023-03-09 长江存储科技有限责任公司 存储器、存储器的编程方法及编程验证方法、存储器系统

Also Published As

Publication number Publication date
KR102429458B1 (ko) 2022-08-05
KR20190115765A (ko) 2019-10-14
CN110349607B (zh) 2023-06-13
US10790034B2 (en) 2020-09-29
US20190304557A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
CN110349607A (zh) 存储器装置及其操作方法和包括存储器装置的存储器系统
TWI787388B (zh) 記憶體裝置以及記憶體裝置的操作方法
CN102592668B (zh) 非易失性存储设备和系统及编程非易失性存储设备的方法
US7827347B2 (en) Memory system, multi-bit flash memory device, and associated methods
CN110390970B (zh) 存储器装置及其操作方法
CN111091859B (zh) 存储器装置及其操作方法
CN108281166A (zh) 存储装置及其操作方法
CN110032531A (zh) 存储器控制器、存储器系统以及操作存储器控制器的方法
CN110444246A (zh) 用于存储器系统的相邻辅助校正错误恢复及其方法
CN101833996A (zh) 非易失性存储设备及其读取方法
CN101847443A (zh) 非易失性存储器器件和相关的编程方法
CN103680615A (zh) 半导体存储器件及其操作方法
CN109243508B (zh) 半导体存储器装置及其操作方法
CN110058799A (zh) 存储器装置及操作存储器装置的方法
CN108257640A (zh) 半导体存储装置及其操作方法
CN112435703A (zh) 存储装置及其操作方法
CN110277126A (zh) 存储器装置和具有存储器装置的存储器系统
CN109542394A (zh) 控制器、半导体存储器装置及具有它们的存储器系统
CN109426446A (zh) 存储器系统及其操作方法
KR20200116795A (ko) 메모리 장치 및 그것의 동작 방법
CN110175133A (zh) 存储装置及其操作方法
CN110120240A (zh) 存储器系统及其操作方法
CN109426620A (zh) 存储器系统以及存储器系统的操作方法
CN109388514A (zh) 存储器系统及其操作方法
CN115376596A (zh) 存储器设备和该存储器设备的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant