JP2009043286A

JP2009043286A - 記憶装置

Info

Publication number: JP2009043286A
Application number: JP2008268169A
Authority: JP
Inventors: Shuichiro Azuma; 修一郎東; Takayuki Okinaga; 隆幸沖永; Masahiro Matsumoto; 雅宏松本; Yasuyuki Koike; 康之小池; Shigeru Takemura; 茂竹村; Kazuki Makuni; 一起真国
Original assignee: Hitachi ULSI Systems Co Ltd
Current assignee: Hitachi Solutions Technology Ltd
Priority date: 2005-02-09
Filing date: 2008-10-17
Publication date: 2009-02-26

Abstract

【課題】半導体不揮発性メモリの書き換え耐性の向上と、書き込み・読み出しのデータ転送レートの向上を実現した記憶装置を提供する。
【解決手段】ファイル管理情報部とデータ部を備えた半導体不揮発性メモリと、それに対してメモリアクセスを行うコントローラとを有し、上記コントローラは、半導体揮発性メモリを備えており、電源起動時に上記半導体不揮発性メモリのファイル情報部の記憶データを読み出して上記半導体揮発性メモリに書き込み、上記半導体不揮発性メモリへの記憶データの書き込み動作と読み出し動作においては、上記半導体揮発性メモリを用いてそれに対応したファイル管理情報の読み出しや書き込みを行い、電源遮断時に上記半導体揮発性メモリの記憶データを読み出して上記半導体不揮発性メモリ部のファイル管理情報部に記憶させる。
【選択図】図１

Description

本発明は、記憶装置に関し、例えばフラッシュメモリを用いて構成され、ファイルメモリとして用いられる記憶装置に利用して有効な技術に関するものである。

フラッシュメモリを用いて複数ページ分の記憶容量を持つファイルメモリを構成するようにされた記憶装置が特開平７−４４４６８号公報において提案されている。
特開平７−４４４６８号公報

民生用機器、工業用途の組み込み機器の記憶デバイスとして使用されているハードディスクドライブ（以下：ＨＤＤ）の置き換え製品として、記憶媒体に半導体不揮発性メモリを使用したＦＭＤ（Flash Memory Drive）の製品化検討に際して、半導体不揮発性メモリの書き換え耐性に問題の生じることが判明した。つまり、フラッシュメモリのような半導体不揮発性メモリは、その書き換え回数には一定の制限があり、上記のようなファイルメモリに使用した場合において、書き換えの発生回数が特定の記憶エリアに頻繁に発生するアドレスを調査したところ、ファイル管理情報、例えばＰＢＲ(Partion Boot Record) ，ＦＡＴ(File Allocation Table)システムの場合、ＦＡＴ１，ＦＡＴ２，ＤＩＲ(Directory) に集中していることが判明した。同様に他の方式のOSにおいてもファイル管理情報に書き換えが集中していると判明した。

また、記憶装置において、ＨＤＤの磁気ヘッドのアクセス寿命が約３０万回、フラッシュメモリ（ＮＡＮＤ型、ＡＮＤ型）はブロック当たり１０万回〜３０万回と、どちらも有寿命部品である。そして、記憶装置の寿命は、記憶部の寿命に依存する。

このように、記憶装置の寿命は、記憶部のアクセスによる劣化が問題であり、記憶部の寿命の最大を決めている。特に、書き込みブロックサイズの大きいＮＡＮＤ型フラッシュメモリは、書き込みブロックサイズより小さいサイズのデータが複数あり、書き込みが頻繁に発生すると、短い期間で書き込み寿命に達してしまう。特に、ＯＳ上のファイル管理部は、書き換えが頻繁に発生し、最近のＯＳでは、障害が発生しても履歴が追えるように頻繁に位置情報を書き込むため、記憶装置の寿命が極端に短くなる。

そこで、本発明の目的は、不揮発性メモリの書き換え耐性の向上と、書き込み・読み出しのデータ転送レートの向上を実現した記憶装置を提供することにある。

また、本発明の他の目的は、有寿命部品の寿命を延ばすことにより、記憶装置全体の寿命を延ばすことを可能とする記憶装置を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。

ファイル管理情報部とデータ部を備えた半導体不揮発性メモリと、それに対してメモリアクセスを行うコントローラとを有し、上記コントローラは、半導体揮発性メモリを備えており、電源起動時に上記半導体不揮発性メモリのファイル情報部の記憶データを読み出して上記半導体揮発性メモリに書き込み、上記半導体不揮発性メモリへの記憶データの書き込み動作と読み出し動作においては、上記半導体揮発性メモリを用いてそれに対応したファイル管理情報の読み出しや書き込みを行い、電源遮断時に上記半導体揮発性メモリの記憶データを読み出して上記半導体不揮発性メモリ部のファイル管理情報部に記憶させる。

また、本発明による記憶装置は、不揮発性メモリと、前記不揮発性メモリ内のデータを一時的に記憶する揮発性メモリと、前記不揮発性メモリに対するアドレス毎のアクセス回数、及び／又はアクセス時刻を保持するカウンタと、前記不揮発性メモリ、前記揮発性メモリ及び前記カウンタの制御を行うＣＰＵとを備えるものである。そして、前記カウンタの値に基づいて判断して頻繁に書き換わるデータは前記揮発性メモリに置き、データの書き込み終了後、もしくは、電源を落とす時に前記不揮発性メモリに書き込む。そのため、逐一更新されていたデータの書き込みが減り、記憶装置としての寿命が延びる。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

（１）半導体不揮発性メモリの書き換え耐性の向上と、書き込み・読み出しのデータ転送レートの向上を実現した記憶装置を実現することができる。

（２）不揮発性メモリへのアクセス頻度が減り、記憶装置の寿命が延びる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１には、この発明に係る記憶装置の一実施例の概略ブロック図が示されている。この実施例のＨＤＤ互換記憶装置（Flash Memory Drive:FMD）は、特に制限されないが、５１２Ｍビットの記憶容量を持つ不揮発性メモリ（フラッシュメモリ）を例えば３２個又は６４個のように多数個を１つのパッケージの中に搭載して複数ページ分の記憶容量を持つようなファイルメモリを構成するようにされる。これらの不揮発性メモリは、不揮発性メモリＩＦ（インターフェイス）を通して内部バスＤＢに接続される。内部バスＤＢは、ＡＴＡ又はＳＣＳＩのようなインターフェイスＩＦから構成されるコントローラ部に接続される。

上記コントローラ部は、ＣＰＵで示したような１チップマイクロコンピュータ等のようなコントローラとＡＴＡ（AT Attachment）又はＳＣＳＩ(Small Computer System Interface) のようなインターフェイスＩＦとから構成される。したがって、コントローラ部は、インターフェイスＩＦに設けられたドライバと上記不揮発性メモリとの間でデータのやりとり、つまりはデータの書き込みや読み出しが行われる。

この実施例では、上記パッケージには、電源検出回路と電源遮断時の動作電圧を確保するためのコンデンサＣＰ及びスイッチＳＷ及び揮発性メモリを更に備えている。このコンデンサＣＰは、システム側において予期しない電源遮断が生じた場合でも、その蓄積電荷によって不揮発性メモリやコントローラ部及び揮発性メモリや電源検出回路に電圧を供給して、不揮発性メモリの正常終了可能な状態まで動作電圧を維持するように動作する。

なお、コンデンサＣＰの代わりに電池を用いてもよい。

上記不揮発性メモリにおいては、書き込み途中において停電や操作や取扱いミスによってシステム側の電源遮断が行われると、書き込み動作が中断されてしまう。一般にファイル形式の記憶装置に記憶するデータは、誤りビットの検出や修正を目的にエラー検出、修正用のコードをある１かたまりのデータの一部に付加して記憶しているため、書き込み途中で中断してしまうと、新、旧データの入り交じったデータとなってしまうために、エラー検出、修正用コードは新，旧いずれのものとも合わなくなり、これを読み出すと必ずエラーとなってしまい、データの破壊が行われる。消去動作中においても、消去が未完了のままにされると同様なエラーが発生してしまう。

更に、書き込み中に電源遮断に伴い動作電圧が低下して十分な書き込みが行われないとき、当該ページへの書き込み不能と誤判断して不良ページとして登録して、実質的にデバイス故障としてしまうなどの不都合が生じる。上記コンデンサは、上記のような誤動作を防止して、不揮発性メモリにおいて常に正常終了が行われるような動作電圧確保のために、例えば約０．１Ｆ程度の比較的大きな容量値を持つようにされる。

上記電源検出回路は、マイクロコンピュータ等のようなホスト側からの電源電圧ＶＣＣを受けて、その電源起動と遮断を検出する。この検出信号は、ゲート回路Ｇの一方の入力に供給される。このゲート回路Ｇの他方の入力にはコントロール線を通したコントロール信号が供給される。ゲート回路Ｇは、例えばナンド（ＮＡＮＤ）ゲート回路のような論理回路からなり、電源起動又は遮断に対応した信号、あるいはコントロール線から供給される制御信号に対応してスイッチＳＷの制御や後述するような不揮発性メモリと揮発性メモリとの間でのデータ転送動作の指示に用いられる。

スイッチＳＷは、ゲート回路Ｇの出力信号によって切り換えられ、コンデンサＣＰが電源ＶＣＣによる充電動作から、その保持電圧を記憶装置ＦＭＤの内部回路の動作電圧ＶＤＤとして供給する動作を行う。上記電源検出回路は、上記コンデンサＣＰの保持電圧が有効に利用できるようにするために、コンデンサＣＰで形成された動作電圧ＶＤＤがシステム側に逆流してしまうのを防止するような機能も持つものである。最も簡単な構成は、ダイオード等の一方向性素子を通してシステム側からの電源電圧ＶＣＣが、記憶装置の電源電圧ＶＤＤとして上記スイッチＳＷを通してコンデンサＣＰにチャージアップされるとともに、コントロール部ＣＯＮＴ、不揮発性メモリ、揮発性メモリ、インターフェイス回路ＩＦ及び電源検出回路に伝えられる。

システム側において予期しない電源遮断等が発生した場合、上記のように電圧検出回路によりコントローラ部及び不揮発性メモリにはコンデンサＣＰから動作電圧が維持される逆流防止が行われるとともに、インターフェイス回路ＩＦが上記システム側からの信号に応答しないように制御され、電源遮断直前の信号状態を維持するために、もしも書き込み動作中ならばそのままの書き込みが継続して行われるために書き込み動作を正常に終了させることができる。同様に、消去中でもそのまま消去動作が継続して行われて消去動作も正常に終了させられる。

上記記憶装置ＦＭＤは、例えば２．５インチのハードディスクドライブ装置と同様な外形サイズ（７０．０×１００．０×９．５ｍｍ）又は３．５インチのハードディスクドライブ装置と同様な外形サイズ（１０１．６×１４６．０×２５．４ｍｍ）のパッケージに搭載され、インターフェイス回路ＩＮＦに接続されるコネクタピンも上記２．５インチのハードディスクドライブ装置又は３．５インチのハードディスクドライブ装置と同様なものが用いられる。これにより、この実施例の記憶装置ＦＭＤは、ＨＤＤ（ハードディスクドライブ）互換性記憶装置とされる。

そして、この実施例では、フラッシュメモリのような半導体不揮発性メモリは、その書き換え回数には一定の制限があることに、上記のようなファイルメモリに使用した場合において、書き換えの発生回数が例えば前記のようなＰＢＲ，ＦＡＴシステムの場合のＦＡＴ１，ＦＡＴ２，ＤＩＲのようなファイル管理情報が割り当てられる領域に集中することに着目し、上記半導体不揮発性メモリにおける書き換え回数制限が特定のエリアで発生してしまうのを防止するために、揮発性メモリが利用される。

上記不揮発性メモリ上に展開されたホストから見えるアドレス上のデータを電源投入時に、揮発性メモリに先頭アドレスからあらかじめ決められたアドレスのエリア丸ごとを揮発性メモリにロードする。つまり、図２で示したような不揮発性メモリに割り当てられた０ｈからｘｘｘｈまでのようなＸＸＧＢ（ギガビット）のような記憶容量を持つ場合、０ｈのような先頭アドレスから２０ｈまでのエリア（１６ＫＢ）を上記ファイル管理情報が記録されるエリアとする。

そして、図３に示すように、電源投入が検知されると、上記不揮発性メモリの上記０ｈのような先頭アドレスから２０ｈまでのエリア（１６ＫＢ）のデータつまりはファイル管理情報（２）が読み出されて揮発性メモリの０ｈのような先頭アドレスから２０ｈまでのエリアに書き込まれる。上記揮発性メモリに書き込まれた先頭アドレスから２０ｈまでのエリア（１６ＫＢ）のデータ（１）は、上記のデータ（２）がそのまま投影されたいわばシャドー情報とされる。また、揮発性メモリのそれ以外２０ｈを越える記憶エリアはデータバッファエリアとして使用される。上記揮発性メモリは、スタティック型ＲＡＭ又はダイナミック型ＲＡＭを用いるようにすることができる。

そして、上記電源供給によって上記不揮発性メモリに対してホスト側から書き込み又は読み出しが行われる際において、データの書き込みや読み出しのために上記ファイル管理情報の読み出しや書き込みは、上記不揮発性メモリのファイル管理情報（２）が用いられるのではなく、揮発性メモリの上記シャドー情報（１）が用いられる。このとき、コントローラ部において、ホスト側から入力されるデータのアドレス（１）が（１）＞２０ｈならファイル管理情報と判定されると、揮発性メモリの上記先頭アドレスから２０ｈまでのエリアに対してメモリアクセスが行われてシャドー情報（１）の更新が行われる。

ここで、ファイルシステムは、記憶装置に記録されているデータを管理する方式であり、管理を行うソフトウェアや、記録媒体に設けられた管理領域な管理情報のこともファイルシステムという場合がある。記憶装置にファイルやフォルダ（ディレクトリ）を作成したり、移動や削除を行ったりする方法や、データを記録する方式、管理領域の場所や利用方法などが定められている。通常、ファイルシステムは、ＯＳ（オペレーティングシステム）の持つ機能の一つとして提供されて、ＯＳごとに異なるファイルシステムを用いる。例えばＦＡＴ（File Allocation Table)は、ＭＳ−ＤＯＳからウインドウズＭｅまでのＯＳにおいて、標準で使われたファイルシステムであり、ファイルを構成するクラスタのディスク上の物理的な配置を管理する。例えばＦＡＴ３２では、２ＧＢ以上のディスクを扱える。上記のようなハードディスクと互換性を持つようにするために、不揮発性メモリにおいても上記同様なファイシステムが適用される。

電源が遮断されると、上記揮発性メモリのデータ（１）が、不揮発性メモリへのファイル管理情報（２）として置き換えられる。つまり、不揮発性メモリのデータ（１）が読み出されて、それが不揮発性メモリのデータ（２）として書き換えられる。このような書き換えのために、不揮発性メモリでは、上記電源投入時に記録されていたデータがいったん消去されて、上記電源が遮断される前の揮発性メモリに保持されていたシャドー情報（１）が上記不揮発性メモリに対してファイル管理情報（１）として書き込まれる。このようなメモリアクセスを採用することによって、本願のファイルメモリにおけるファイル管理情報は、メモリアクセスの都度揮発性メモリを用いて更新が行われ、電源が遮断される前に、それが不揮発性メモリに転送されて不揮発性データとして保持される。

このようにして、揮発性メモリ内にファイル管理情報があるようにすれば、通常の読出し（リード時）や更新（ライト時）時には、不揮発性メモリに対してその都度ファイル管理情報の書き換え（消去、書き込み）が発生せず、上記のような書き換え回数の制限に達することがない。また、揮発性メモリを用いて管理情報の読み出しや書き換え（更新）を行うので、内部バスＤＢ及び不揮発性メモリインターフェイスを介して不揮発性メモリへのメモリアクスセス時間に比べて、読出し時間及び書き込みの短縮が図られて記憶装置としてのメモリアクセスの高速化が可能となる。そして、データ書き込み時には、不揮発性メモリに対する書き込み回数の低減ができ、あるいは書き込みによる待ち時間がなくなることによりシステムとしてのパフォーマンスが向上する。

基本的には、上記のように電源起動時と電源遮断時に不揮発性メモリと揮発性メモリとの間で上記ファイル管理情報の転送を行うようにすればよい。この他、ホスト側からコントロール線を通して入力された制御信号ＲＳによって、上記揮発性メモリの更新されたファイル管理情報を不揮発性メモリに転送するようにしてもよい。例えば、システムの電源遮断の時には、上記ファイル管理情報を揮発性メモリから不揮発性メモリに転送して、かかる情報を不揮発化してから電源を遮断するようにする場合に利用できる。あるいは、一定時間毎に上記制御信号ＲＳを発生させて上記ファイル管理情報を揮発性メモリから不揮発性メモリに転送して、かかる情報の更新を行うようしておいてもよい。この場合には、電源遮断時にファイル管理情報の更新が無いときには、そのまま電源を遮断することができる。

前記のように停電や操作や取扱いミスによってシステム側の電源遮断が行われたときに、上記電源検出回路とコンデンサＣＰによって安定的に不揮発性メモリを正常に終了させる動作の中、上記揮発性メモリの更新されたファイル管理情報を不揮発性メモリに転送して記録させる動作を含ませるようにする。これにより、不揮発性メモリとしての信頼性を確保することができる。また、上記コンデンサＣＰは省略してもよい。不揮発性メモリや揮発性メモリの動作電圧は、システムの中で低い電圧であるので、システムの電源が遮断されてから上記不揮発性メモリや揮発性メモリの動作下限電圧に至るまでに時間を利用して、上記不揮発性メモリを正常に終了させたり、ファイル管理情報を不揮発性メモリに転送させたりすることもできる。

頻繁に書き換えが起きるファイル管理情報を揮発性メモリに展開するため、不揮発性メモリの書き換え回数を低減でき、書き込み回数が減るので装置の寿命の延長が可能となる。そして、頻繁にアクセスが起きるファイル管理情報を揮発性メモリからやり取りする為にシステムパワオーマンスを向上できる。

なお、揮発性メモリに書き込む情報としては、ファイル管理情報に限らず、頻繁に書き換えが起きるデータであれば、どのようなデータであってもよい。

（実施の形態２）
図４は本発明の実施の形態２による記憶装置の構成を示すブロック図である。

本実施の形態２による記憶装置は、前記実施の形態１の図１に対して、コントローラ部内にカウンタＣＴを追加した構成となっている。

このカウンタは、不揮発性メモリに対するアドレス毎のアクセス回数、及び／又はアクセス時刻を保持するものである。すなわち、不揮発性メモリのアドレス情報とそのアドレスに対応するアクセス回数や、アクセス時刻（タイムスタンプ）などを保持し、不揮発性メモリに対するアクセス頻度や、揮発性メモリ内のデータが古いデータか新しいデータかなどが分るようになっている。

揮発性メモリは、不揮発性メモリ内のデータを一時的に記憶するためのＳＲＡＭ、ＤＲＡＭ等のメモリである。

ＣＰＵは、電源起動時に不揮発性メモリ内のデータを読み出して揮発性メモリに書き込む。書き込みの単位は、例えば不揮発性メモリの一括消去単位とする。また、ＣＰＵは、不揮発性メモリへの読み出し動作と書き込み動作においては、揮発性メモリを用いて読み出しと書き込みを行い、カウンタＣＴの値に基づいて判断して不揮発性メモリへの書き込みを行う。

そして、ＣＰＵは、電源遮断時又は電源が所定の電圧よりも下がった時に揮発性メモリ内のデータすべてを読み出して不揮発性メモリに書き込む。この時、電源電圧が下がっても、ＣＰＵ、不揮発性メモリ、揮発性メモリが正常に動作するように、コンデンサＣＰを用いて電圧を供給する。なお、コンデンサＣＰの代わりに電池を用いてもよい。

また、ＣＰＵは、不揮発性メモリへの読み出し及び書き込み動作時に、読み出し及び書き込み対象のデータの容量が大容量の場合、例えば不揮発性メモリの一括消去単位以上のときは、揮発性メモリを介さずに不揮発性メモリに対して直接読み出し及び書き込みを行う。

以下、具体的に、本実施の形態２による記憶装置の動作を説明する。

まず、不揮発性メモリに対する読み出し動作においては、外部のホストからの読み出し要求を受けて、読み出しアドレスに対応するデータが揮発性メモリ内に有る場合は、揮発性メモリ内の読み出しアドレスのデータをホストへ返す。そして、カウンタＣＴの値を更新する。

読み出しアドレスに対応するデータが揮発性メモリ内に無い場合は、カウンタＣＴの値を確認してＣＰＵが判断し、例えばアクセス頻度の少ないアドレスのデータを揮発性メモリから不揮発性メモリへ書き込む。そして、そのアクセス頻度の少ないアドレスに不揮発性メモリから揮発性メモリへ読み出しアドレスのデータを書き込む（ロードする）。そして、カウンタＣＴの値を更新する。そして、揮発性メモリからホストへ読み出しアドレスのデータを返す。

不揮発性メモリに対する書き込み動作においては、外部のホストからの書き込み要求を受けて、書き込みアドレスに対応するデータが揮発性メモリ内に有る場合は、揮発性メモリ内のその書き込みアドレスのデータを更新する。そして、カウンタＣＴの値を更新する。

書き込みアドレスに対応するデータが揮発性メモリ内に無い場合は、カウンタＣＴの値を確認してＣＰＵが判断し、例えばアクセス頻度の少ないアドレスのデータを揮発性メモリから不揮発性メモリへ書き込む。そして、そのアクセス頻度の少ないアドレスの位置に書き込みデータを書き込む。そして、カウンタＣＴの値を更新する。

電源遮断時においては、揮発性メモリ内のデータを不揮発性メモリへ書き込む。予期せぬ停電などにより電源が遮断された場合は、コンデンサＣＰで給電する。この時、電源検出回路で電源電圧Ｖｃｃを監視し、所定の電圧（例えば、動作電圧）以下になった場合に、スイッチＳＷにより、電源の供給源を電源ＶｃｃからコンデンサＣＰに切り換えるようにしてもよい。

不揮発性メモリに対する読み出し及び書き込み動作において、読み出し及び書き込みされるデータが連続した大きいサイズのデータの場合は、揮発性メモリを経由しないで、直接、不揮発性メモリに対して読み出し及び書き込みを行う。

したがって、本実施の形態２による記憶装置によれば、不揮発性メモリのアクセス頻度を減らすことが可能となり、記憶装置全体としての寿命を延ばすことが可能である。例えば、５１２バイトのアクセスが頻繁に発生する場合、従来の技術であると、１０回書き込みが発生すると、不揮発性メモリに１０回の書き込みが発生する。本実施の形態２による記憶装置では、電源を落とす時の１度のみまで減らすことが可能となり、寿命を１０倍に延ばすことが可能となる。

また、書き込み対象のアドレスが近い場合は、さらに寿命を延ばすことができる。例えば、フラッシュメモリでは、不揮発性メモリの書き換え最小ブロック単位が、１２８ＫＢ等大きくなりつつある。５１２バイトのアクセスが１２８ＫＢの中で２箇所あり、アクセスが各々１０回ある場合、書き換えは２０回となるが、本実施の形態２によれば、上記と同様に１度のみまで減らすことが可能となる。

また、不揮発性メモリへのアクセス回数が減るため、消費電力の低減が可能である。

また、頻繁にアクセスするアドレスが揮発性メモリにあるため、外部からアクセス要求があれば、揮発性メモリからデータを返すため、不揮発性メモリから読み出すよりも高速化が可能となる。

以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。

例えば、不揮発性メモリ素子としては、前記フラッシュメモリＦＬＡＳＨの他に、電気的に消去が可能な不揮発性メモリを用いることができる。起動時に先頭アドレス０ｈから一定量データを不揮発性メモリから揮発性メモリへロードする際のアドレスは、前記２０ｈの他に１００ｈ（１２８ＫＢ）等、そのファイルシステムに適合したものであればよい。電源検出回路は、ＭＯＳＦＥＴのようなスイッチにより内部回路への電源を供給し、ホスト（システム）側の電源遮断のときには、かかるＭＯＳＦＥＴをオフ状態にさせるようにするものであってもよい。パッケージは、前記ＨＤＤの外形サイズと同じものの他、より小型で薄いカード状態のものにも適用できる。

また、前記実施の形態においては、不揮発性メモリとして、フラッシュメモリ等の半導体不揮発性メモリを例に説明したが、ＨＤＤ等の磁気ディスクであってもよい。

本発明は、不揮発性メモリを用いたファイルシステムを採る記憶装置として広く利用することができる。

本発明の実施の形態１による記憶装置の概略構成を示すブロック図である。本発明の実施の形態１による記憶装置のアドレス空間を示すメモリマップ図である。本発明の実施の形態１による記憶装置のメモリ動作説明図である。本発明の実施の形態２による記憶装置の概略構成を示すブロック図である。

符号の説明

Ｇゲート回路
ＣＰコンデンサ
ＳＷスイッチ
ＩＦインターフェイス回路
ＤＢ内部バス
ＣＴカウンタ

Claims

ホストに接続して使用されるハードディスクドライブ互換記憶装置であって、
前記記憶装置は、
ホストとの間でハードディスクと互換性をもってデータの送受信を行うインターフェイスとＣＰＵとを含み、前記ホストとの間で実行されるデータの書き込み・読み出しの制御を行うコントローラ部と、
前記インターフェイスを介してホストとの間でデータの書き込み・読み出しが行われるように構成された少なくとも１６Ｇビットの記憶容量を有する半導体不揮発性メモリと、
前記インターフェイスを介してホストとの間でデータの書き込み・読み出しが行われるように構成されたＳＲＡＭまたはＤＲＡＭで構成される半導体揮発性メモリと、
を備え、前記ホストから供給される電源によって駆動されるように構成されてなり、
前記コントローラ部は、
（１）前記ホストとの間でのデータの書き込み・読み出しを管理する処理と、
（２）前記ホストからの書き込み動作において、頻繁に書き換えが起きるデータは前記半導体揮発性メモリに書き込む処理と、
（３）前記ホストからの前記半導体不揮発性メモリに対する書き込み動作において、前記半導体揮発性メモリ内に書き込みアドレスに対応するデータがあるときは、当該半導体揮発性メモリ内にあるデータを更新する処理と、
（４）前記ホストからの前記半導体不揮発性メモリに対する読み出し動作において、前記半導体揮発性メモリ内に読み出しアドレスに対応するデータがあるときは、当該半導体揮発性メモリ内にあるデータを読み出す処理と、
（５）前記ホストからの電源遮断時に、前記半導体揮発性メモリに記憶されているデータを読み出して前記半導体不揮発性メモリに記憶させる処理と、
を実行するように構成されていることを特徴とするハードディスクドライブ互換記憶装置。
前記ホストからの電源供給によりチャージアップされるコンデンサをさらに備えてなり、
前記ホストからの電源遮断時に、前記コントローラ部は前記コンデンサから供給される電力で前記（５）の処理を実行するように構成されてなることを特徴とする請求項１記載のハードディスクドライブ互換記憶装置。
前記記憶装置は、２．５インチ又は３．５インチのハードディスクドライブ装置に対応された外形サイズ及びコネクタピンを備えたパッケージに搭載され、前記２．５インチ又は３．５インチのハードディスクドライブ装置との互換性を持つことを特徴とする請求項１または２記載のハードディスクドライブ互換記憶装置。
ホストに接続して使用されるハードディスクドライブ互換記憶装置であって、
前記記憶装置は、
ホストとの間でハードディスクと互換性をもってデータの送受信を行うインターフェイスとＣＰＵとを含み、前記ホストとの間で実行されるデータの書き込み・読み出しの制御を行うコントローラ部と、
前記インターフェイスを介してホストとの間でデータの書き込み・読み出しが行われるように構成された少なくとも１６Ｇビットの記憶容量を有する半導体不揮発性メモリと、
前記インターフェイスを介してホストとの間でデータの書き込み・読み出しが行われるように構成されたＳＲＡＭまたはＤＲＡＭで構成される半導体揮発性メモリと、
を備え、前記ホストから供給される電源によって駆動されるように構成されてなり、
前記コントローラ部は、
（１）前記ホストとの間でのデータの書き込み・読み出しを管理する処理と、
（２）前記ホストからの書き込み動作において、頻繁に書き換えが起きるデータは前記半導体揮発性メモリに書き込む処理と、
（３）前記ホストからの前記半導体不揮発性メモリに対する書き込み動作において、前記半導体揮発性メモリ内に書き込みアドレスに対応するデータがあるときは、当該半導体揮発性メモリ内にあるデータを更新する処理と、
（４）前記ホストからの前記半導体不揮発性メモリに対する読み出し動作において、前記半導体揮発性メモリ内に読み出しアドレスに対応するデータがあるときは、当該半導体揮発性メモリ内にあるデータを読み出す処理と、
（５）前記ホストからの電源遮断時に、前記半導体揮発性メモリに記憶されているデータを読み出して前記半導体不揮発性メモリに記憶させる処理と、
を実行するように構成されてなり、
前記記憶装置は、さらに電源検出回路と、前記ホストからの電源供給によりチャージアップされるコンデンサと、スイッチ部とを備えてなり、前記電源検出回路でホストからの電源供給の遮断が検出されたときは、前記スイッチ部は前記コンデンサに蓄積された電力を前記コントローラ部に供給するように切り替えられ、前記インターフェイスは前記ホストからの信号に応答しないように制御され、前記コンデンサに蓄積された電力で前記（５）の処理が実行されるように構成されてなることを特徴とするハードディスクドライブ互換記憶装置。
ホストに接続して使用されるハードディスクドライブ互換記憶装置であって、
前記記憶装置は、
ホストとの間でハードディスクと互換性をもってデータの送受信を行うインターフェイスとＣＰＵとを含み、前記ホストとの間で実行されるデータの書き込み・読み出しの制御を行うコントローラ部と、
前記インターフェイスを介してホストとの間でデータの書き込み・読み出しが行われるように構成された少なくとも１６Ｇビットの記憶容量を有する半導体不揮発性メモリと、
前記インターフェイスを介してホストとの間でデータの書き込み・読み出しが行われるように構成されたＳＲＡＭまたはＤＲＡＭで構成される半導体揮発性メモリと、
を備え、前記ホストから供給される電源によって駆動されるように構成されてなり、
前記コントローラ部は、
（１）前記ホストとの間でのデータの書き込み・読み出しを管理する処理と、
（２）前記ホストからの書き込み動作において、頻繁に書き換えが起きるデータは前記半導体揮発性メモリに書き込む処理と、
（３）前記ホストからの電源遮断時に、前記半導体揮発性メモリに記憶されているデータを読み出して前記半導体不揮発性メモリに記憶させる処理と、
を実行するように構成されてなり、
前記記憶装置は、前記ホストからの電源供給によりチャージアップされるコンデンサをさらに有し、ホストからの電源供給の遮断が検出されたときは、前記コンデンサに蓄積された電力が前記コントローラ部に供給され、前記コンデンサに蓄積された電力で前記（３）の処理が実行されるように構成されてなることを特徴とするハードディスクドライブ互換記憶装置。