CN102290103A

CN102290103A - 可达到无穷次疲劳的相变存储器

Info

Publication number: CN102290103A
Application number: CN2011101065688A
Authority: CN
Inventors: 陈邦明; 钱晓州
Original assignee: Shanghai Xinchu Integrated Circuit Co Ltd
Current assignee: Shanghai Xinchu Integrated Circuit Co Ltd
Priority date: 2011-04-27
Filing date: 2011-04-27
Publication date: 2011-12-21

Abstract

本发明提供一种可达到无穷次疲劳的相变存储器，将Gain单元中的晶体管与相变存储器中的晶体管连接，并与有相变材料的电阻连接。本发明能够在增大驱动电流的同时大大减小串扰电流，达到无穷次的疲劳次数。

Description

可达到无穷次疲劳的相变存储器

技术领域

本发明涉及半导体存储器领域，具体涉及一种可达到无穷次疲劳的相变存储器。

背景技术

在1970年第一份产品问世以后的几年中，半导体制作工艺有了很大的进展，这促进了半导体相变存储器的发展。同时期，相变材料也愈加完善以满足在可重复写入的CD与DVD中的大量使用，相变存储器使用了硫属化物（Chalcogenides），这类材料包含元素周期表中的氧硫族元素，相变存储器使用一种含锗、锑、碲的合成材料（Ge2Sb2Te5），多被称为GST。现今大多数公司在研究和发展相变存储器时都使用GST或近似的相关合成材料，大部分DVD-RAM都是使用与含锗、锑、碲的合成材料（Ge2Sb2Te5）相同的这种相变存储器材料。

由于二极管在单元尺寸上的优势，被认为是高密度相变存储器中驱动管的不二之选。如果制备二极管的工艺参数不恰当，则大的漏电流会影响PCRAM存储数据的准确性和长久的疲劳次数。

本发明克服以上问题，提供了可达到无穷次疲劳的相变存储器，含两个晶体管，能够在增大驱动电流的同时大大减小串扰电流，并使得相变存储器的读写达到无穷次的疲劳次数。

发明内容

本发明提供一种可达到无穷次疲劳的相变存储器，能够在增大驱动电流的同时大大减小串扰电流，并使得相变存储器的读写达到无穷次的疲劳次数。

本发明提供了一种可达到无穷次疲劳的相变存储器，将Gain单元中的三极管与相变存储器中的晶体管连接，并与有相变材料的电阻连接，使相变存储器的读写达到无穷次数的疲劳。

其中，相变存储器是1T1R、1D1R、DRAM。

其中，相变存储器中的晶体管为二极管或三极管。

其中，将Gain单元中的三极管的源极与相变存储器的三极管的栅极连接，将相变存储器的三极管的漏极与电阻连接，构成阵列单元；将同一列阵列单元中Gain单元中的三极管的源极相连，将同一列阵列单元中的电阻相连，将同一行阵列单元中相变存储器的三极管的源极相连。

其中，将Gain单元中的三极管的漏极与相变存储器的三极管的源极、电阻连接，构成阵列单元；将同一列阵列单元中Gain单元中的三极管的源极相连，将同一列阵列单元中的电阻相连，将同一行阵列单元中相变存储器的三极管的漏极相连。

其中，将Gain单元中的三极管的漏极与相变存储器的二极管的低电平极、电阻连接，构成阵列单元；将同一行阵列单元中Gain单元中的三极管的源极相连，将同一列阵列单元中的电阻相连，将同一行阵列单元中相变存储器的二极管的高电平极相连。

本发明将相变存储器中的三极管与Gain单元的晶体管相连以达到无穷次数的疲劳，将相变存储器和Gain单元联合成一个存储器，即为Gain-Phase RAM（GPRAM），GPRAM的排列就像现在非常普遍的L2/L3/LCC缓冲器的排列一样。本发明作为不挥发存储器不用像DRAM一样一直需要供电，并达到无穷次数的疲劳。

附图说明：

图1是本发明可达到无穷次疲劳的相变存储器的电路图；

图2是本发明可达到无穷次疲劳的相变存储器另一种结构的电路图；

图3是本发明可达到无穷次疲劳的相变存储器另一种结构的电路图。

图4是本发明可达到无穷次疲劳的相变存储器的电路运作示意图；

图5是本发明可达到无穷次疲劳的相变存储器中有相变材料的电阻的结构示意图；

图6是Gain单元的电路图；

图7是一个三极管、一个电容和一个三极管构成的放大器的电路图；

图8是同一个位线连接的三极管的结构示意图；

图9是二极管开关单元的电路图；

图10是MOS管的结构示意图。

具体实施方式

以下结合附图和实施例进一步详细阐述本发明，但实施例并不是对本发明的限制。在不背离发明构思的精神和范围下，本领域技术人员能够想到的变化和优点都被包括在本发明中。

本发明可达到无穷次疲劳的相变存储器，含两个晶体管，将Gain单元中的三极管2与相变存储器中的晶体管3连接，并与有相变材料的电阻1连接，以使得本发明可以达到无穷次数的疲劳，即可以进行无数次的读写擦操作。将Gain单元和相变存储器（PCRAM）按照L2/L3/LLC缓冲的方式连接。其中，相变存储器可以是1T1R、1D1R、DRAM。T三极管，D二极管，R是相变材料锗、锑、碲的合成材料（Ge2Sb2Te5）。1T1R即一个三极管、一个有相变材料的电阻；1D1R即一个二极管、一个相变材料的电阻；DRAM是动态随机存储器。

如图1所示为本发明相变存储器的一种构成。如图1所示，将Gain单元中的三极管2的漏极与相变存储器的三极管3的栅极连接，将相变存储器的三极管3的漏极与电阻1连接，构成一个阵列单元4。将同一列阵列单元4中Gain单元中的三极管2的源极相连，将同一列阵列单元4中的电阻1相连，将同一行阵列单元4中相变存储器的三极管3的源极相连。

用图1所示的结构构成的相变存储器，不但具有相变存储器的特征，即写操作（set）比擦操作（reset）更加稳定，而且能够完成大量、快速的记录（recall），当所有的PCSL、BL至低电平，所有的GWL至高电平时，使相变存储器单元处于持续的记录状态；另外，本发明还容许0延时的记录（recall）信息，直接读相变存储器的信息，对相变存储器进行写操作；本发明有更好的逻辑兼容性。

如图2所示为本发明可达到无穷次疲劳的相变存储器的另一种构成。如图2所示，将Gain单元中的三极管2的漏极与相变存储器的三极管3的源极以及电阻1连接，构成一个阵列单元4。将同一列阵列单元4中Gain单元中的三极管2的源极相连，将同一列阵列单元4中的电阻1相连，将同一行阵列单元4中相变存储器的三极管3的漏极相连。

用图2所示的结构构成的可达到无穷次疲劳的相变存储器，除了具备上述结构的特点以外，还能够分开相变存储器的写操作和gain单元的写操作，更利于设计和工艺的调整和更改。

如图3所示为本发明可达到无穷次疲劳的相变存储器的另一种构成。如图3所示，将Gain单元中的三极管2的漏极与相变存储器的二极管5的低电平、电阻1连接，构成阵列单元4。将同一行阵列单元4中Gain单元中的三极管2的源极相连，将同一列阵列单元4中的电阻1相连，将同一行阵列单元4中相变存储器的二极管5的高电平极相连。

图3所示结构构成的可达到无穷次疲劳的相变存储器相较于上述两个结构，其芯片尺寸更小。

本发明阵列单元的数量是根据容量大小来决定的。

图4是本发明可达到无穷次疲劳的相变存储器的运作示意图，当存储器关电源时，本发明变成不挥发存储器，具有低传导性，经过初始化和读写操作，原先存储的数据能很好的保存，当存储器开启电源时，高电荷会像低电荷流动进行初始化，进行不同操作所带来的读写擦操作。

图5是本发明可达到无穷次疲劳的相变存储器中有相变材料的电阻1的结构示意图。其中，6是顶电极，7是多晶态（硫族化材料），8是非晶无形态，9是电阻，10是低电极。其中，非晶无形态8可以是相变材料GST或SST；电阻9作为加热器。

图6是Gain单元的电路图，Gain单元可以不断刷新，进行读写擦操作。其中，11是列线，12是行线，13是三极管，14是电容。

图7是一个三极管、一个电容和一个三极管构成的放大器的电路图。其中，15是指写位线，16是指读字线，17是指写字线，18是指读位线， 19是指通道三极管，用来读和存储数据，20是PMOS管，21是电容，该结构的放大器可以对本发明的读写擦电流进放大便于存储。

图8是同一个位线连接的三极管的结构示意图。其中，23是指STI，24是指P衬底（GND），25是指深的N阱，26是指金属层，27是指金属层1，28是N⁺，29是指绝缘P阱。将图8所示的三极管作为浮动栅设置在巨大的衬底上面，就形成了一个高速的、高精确性的灵敏放大器，巨大的衬底就能很好的保持数据，本结构是实现电荷信号转换成电压信号，并具备电压信号放大功能，以满足本发明中的偏置电流的要求。

图9是二极管开关单元的电路图。其中，虚线箭头为电流流通方向，30是位线，31是字线，32是电阻，33是二极管。就同等尺寸的而言，相变存储器二极管开关单元在相变存储器中性能是最优越的，本结构的二极管开关单元可以对本发明的不同操作进行控制。

图10是MOS管的结构示意图。41是金属层，42是电压层（V₀），43是金属层，44是连接层，45是源极，46是漏极，47是栅极。相变存储器对于90nm的嵌入式的解决，把两个三极管并联通过漏极进行连接，这样既不需要增加混合氧层也不需要增加很高的电压，是很好的解决办法，本结构的MOS管用来存储本发明可达到无穷次疲劳的相变存储器中的电荷。

相变存储器是一种新型非易失性存储器，是建立在相变材料(如GST和SST)物理状态改变的基础上，通过利用加热效应实现在晶态和非晶态之间进行转换来存储信息。利用可逆的相变现象，通过两相间的阻抗差异来存储信息，相变存储器集NOR闪存、NAND闪存、EEPROM和RAM的特性于一体，这些功能连同存储系统低耗用的潜能，将能够在广泛地创造出新的应用和存储架构。其主要特点是“没有电子”，但是它在进行一定次数的读写擦操作之后，即发生“疲劳”现象，就无法对它进行操作了。1T1R或者1D1R的相变存储器优点在于不挥发的RAM，不用像DRAM一样一直要刷新。

下表所示为相变存储器与不同类型存储器的对比，从中可以看出，相变存储器的读时间为100ns，擦时间为300ns，读擦速度比电可擦可编程只读存储器、闪存快。另外，相变存储器的疲劳次数为1M，大于电可擦可编程只读存储器和闪存。

Gain单元与嵌入式逻辑基本元件DRAM即动态随机存储器一样，是一种易失性存储器，具有无限的忍耐力、高速的读能力（<10纳秒）。DRAM 只能将数据保持很短的时间，为了保持数据，DRAM使用电容存储，所以必须隔一段时间刷新（refresh）一次以确保存储的数据不会被丢失，所以它可以进行无数次的读写擦操作，疲劳次数为无穷。但是关机就会使DRAM丢失数据。

本发明可达到无穷次疲劳的相变存储器具有动态随机存储器（DRAM）可以不断刷新、进行读写擦操作，以及相变存储器（PCM）掉电后数据不丢失的优点，以用来解决相变存储器疲劳次数问题，实现无穷次数的疲劳。在图1、图9、图10中，当GWL打开时，Gain单元开始工作， Gain单元中的电容会进行不断的充放电，当电容放电时，会被积累高电荷，BLn和PWLn被打开时，相变材料的电阻会被至高阻，进行读写操作（存储大量电荷）；当GWL关闭时，存储的电荷也不会丢失，因此本发明相变存储器具有非易失性。

本发明中使用的相变存储器是指1T1R和1D1R相变存储器。Gain像DRAM一样的嵌入式不挥发随机存储器，优点就是作为CPU中L2/L3缓冲器有无限大的疲劳能力和非常快的读速度（<10纳秒）。将和G联合存储器，即为Gain-Phase RAM（GPRAM）。

本发明的实验数据（图1、图2、图3）：擦时间280ns、读时间100ns、读电压0.1V、写电流300uA、疲劳无数次、保持力85C；本发明中使用的相变存储器包含1T1R、1D1R结构。

综上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围。即凡依本发明申请专利范围的内容所作的等效变化与修饰，都应属于本发明的技术范畴。

Claims

1.一种可达到无穷次疲劳的相变存储器，其特征在于，将Gain单元中的三极管（2）与相变存储器中的晶体管（3）连接，并与有相变材料的电阻（1）连接，使相变存储器的读写达到无穷次数的疲劳。

2.如权利要求1所述可达到无穷次疲劳的相变存储器，其特征在于，所述相变存储器是1T1R、1D1R、DRAM。

3.如权利要求1所述可达到无穷次疲劳的相变存储器，其特征在于，所述相变存储器中的晶体管（3）为二极管或三极管。

4.如权利要求3所述可达到无穷次疲劳的相变存储器，其特征在于，将所述Gain单元中的三极管（2）的漏极与所述相变存储器的三极管（3）的栅极连接，将相变存储器的三极管（3）的漏极与电阻（1）连接，构成阵列单元（4）；将同一列所述阵列单元（4）中Gain单元中的三极管（2）的源极相连，将同一列所述阵列单元（4）中的电阻（1）相连，将同一行所述阵列单元（4）中相变存储器的三极管（3）的源极相连。

5.如权利要求3所述可达到无穷次疲劳的相变存储器，其特征在于，将Gain单元中的三极管（2）的漏极与相变存储器的三极管（3）的源极、电阻（1）连接，构成阵列单元（4）；将同一列所述阵列单元（4）中Gain单元中的三极管（2）源极相连，将同一列所述阵列单元（4）中的电阻（1）相连，将同一行所述阵列单元（4）中相变存储器的三极管（3）的漏极相连。

6.如权利要求3所述可达到无穷次疲劳的相变存储器，其特征在于，将Gain单元中的三极管（2）的漏极与相变存储器的二极管（5）的低电极、电阻（1）连接，构成阵列单元（4）；将同一行所述阵列单元（4）中Gain单元中的三极管（2）的源极相连，将同一列所述阵列单元（4）中的电阻（1）相连，将同一行所述阵列单元（4）中相变存储器的二极管（5）的高电极相连。