CN101627444A - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN101627444A
CN101627444A CN200880004858A CN200880004858A CN101627444A CN 101627444 A CN101627444 A CN 101627444A CN 200880004858 A CN200880004858 A CN 200880004858A CN 200880004858 A CN200880004858 A CN 200880004858A CN 101627444 A CN101627444 A CN 101627444A
Authority
CN
China
Prior art keywords
data
read
counting
storage
memory block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880004858A
Other languages
English (en)
Inventor
长富靖
高岛大三郎
初田幸辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101627444A publication Critical patent/CN101627444A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Memory System (AREA)

Abstract

本发明涉及存储器，该存储器包括：第一存储区，所述存储区包括多个存储组，所述存储组包括多个存储单元，为存储组分别分配地址，存储组分别为数据擦除操作的单位；第二存储区，暂时地在其中存储从第一存储区读取的数据，或暂时地在其中存储要写入第一存储区的数据；读取计数器，在其中存储每一个存储组的数据读取计数；纠错电路，计算读取的数据的错误位计数；以及控制器，执行刷新操作，其中当错误位计数超过第一阈值时，或当数据读取计数超过第二阈值时，存储在存储组之一中的读取的数据被暂时地存储在第二存储区中，并且将读取的数据写回同一个存储组。

Description

半导体存储装置
技术领域
本发明涉及半导体存储装置，例如NAND闪速存储装置。
背景技术
半导体存储装置广泛用于计算机、家用电器、便携电话等。以NAND闪速存储器为代表的EEPROM(电可擦写可编程只读存储器)型非易失性存储装置已被广泛地用作个人计算机、数码照相机、数码摄影机、数字电视、MP3或便携装置的存储介质。
此外，由于其大容量和高集成度(high integration)的优点，NAND闪速存储器现在用于替代硬盘驱动器(HDD)。如果NAND闪速存储器被用于替代硬盘驱动器，则会出现由读取干扰引起的数据劣化、和由重复擦除和写入引起的栅极介电膜的物理劣化这样的问题。
栅极介电膜中的物理劣化引起了保持失效(retention failure)。即，在短时间内从浮栅发射电荷(例如电子)并破坏数据。向NAND闪速存储器写入的次数(在下文中称为“写入计数”)最高达约105。为了处理该有限的写入计数，执行刷新操作和损耗平均(wearleveling)。刷新操作是用于一次从存储单元读取数据并将与读取的数据相同的数据重新存储在存储单元中的操作。损耗平均是用于通过交换具有高擦除计数的块的物理地址与具有低擦除计数的块的物理地址，而使得擦除的次数(以下简称“擦除计数”)均衡的操作。
此外，在NAND存储器中，通过向未选择的存储单元(包括在除了读取的目标页面以外的页面处的未选择存储单元)的栅极施加高压来从选择的存储单元读取数据。因为只要执行数据读取操作就向未选择的存储单元重复地施加高压，所以电荷进入浮栅。其结果是，破坏了存储单元中存储的数据。这种现象被称为“读取干扰”。
通常，使用ECC(纠错代码)来进行纠错以防止读取干扰。然而，为了校正许多错误位，需要大容量的ECC电路。此外，因为存储装置的小型化和在一个单元中存储两位或更多的信息的水平的倍增，需要大容量ECC电路。
发明内容
根据本发明的一个实施例的半导体存储装置包括：第一存储区，所述第一存储区包括多个存储组，所述存储组包括多个存储单元，为存储组分别分配地址，存储组分别作为数据擦除操作的单位；第二存储区，暂时地在其中存储从第一存储区读取的数据，或暂时地在其中存储要写入第一存储区的数据；读取计数器，在其中存储每一个存储组的数据读取计数；纠错电路，计算读取的数据的错误位计数；以及控制器，执行刷新操作，其中当错误位计数超过第一阈值时，或当数据读取计数超过第二阈值时，存储在存储组之一中的读取的数据被暂时地存储在第二存储区中，并且将读取数据写回同一个存储组。
根据本发明的实施例的半导体存储装置包括：第一存储区，所述第一存储区包括多个存储组，所述存储组包括多个存储单元，为存储组分别分配地址，存储组分别为数据擦除操作的单位；第二存储区，暂时地在其中存储从第一存储区读取的数据，或暂时地在其中存储要写入第一存储区的数据；纠错电路，计算读取的数据的错误位计数；控制器，执行刷新操作，其中存储在存储组之一中的读取的数据被暂时地存储在第二存储区中，并且将读取数据写回同一个存储组；最大值寄存器，在从某个刷新操作到下一刷新操作期间，保持错误位计数中的最大错误位计数；以及标志寄存器，在其中存储存储块的标志，当停止供电之后重新开始供电时，其中一个标志指示在重新开始向第一存储区供电之后对相应的存储块的第一读取操作，其中当自重新开始向第一存储区供电起第一读取操作中的错误位计数高于重新开始供电之前的最大错误位计数时，控制器执行刷新操作。
附图说明
图1是示出了根据本发明的第一实施例的存储系统20的配置的框图；
图2是示出了读取计数器24的配置的概念图；
图3是示出了由根据第一实施例的存储系统20执行的操作的流程图；
图4是示出了刷新操作的流程图；
图5是示出了根据本发明的第二实施例的存储系统20的配置的框图；
图6是示出了读取计数器24、写入计数器25和第二阈值寄存器26的配置的概念图；
图7是示出了读取计数和写入计数之间的关系的图；
图8是示出了根据本发明的第三实施例的存储系统20的配置的框图；
图9是示出了读取计数器24和第二阈值寄存器26的概念图；
图10是示出了由存储系统20执行的操作的流程图；
图11和图12是根据本发明的第三实施例的修改的存储系统的配置图；
图13是示出了根据本发明的第四实施例的存储系统20的配置的框图；
图14是示出了最大值寄存器27和标志寄存器28的概念图；以及
图15是示出了根据本发明的第四实施例的修改的存储系统20的配置的框图。
具体实施方式
下面将参照附图详细描述本发明的实施例。请注意本发明不限于此。
(第一实施例)
图1是示出了根据本发明的第一实施例的存储系统20的配置的框图。存储系统20可通信地连接至主机PC 10。响应于来自主机PC 10的读取命令或写入命令，存储系统20根据命令执行数据读取操作或数据写入操作。
存储系统20包括用作控制单元的控制器21、用作第一存储装置的NAND闪速存储器(在下文中为“NAND”存储器)22、和用作第二存储装置的铁电存储器(在下文中为“RAM”)23。
NAND存储器22是例如EEPROM型非易失性存储器并且用作主存储器。NAND存储器22被配置为包括各自包括多个页面的块，并且每一个页面都包括存储在多个存储单元中的多个位(即，包括多个存储单元)。通常在一个页面上执行数据写入操作或数据读取操作。通常在用作存储组的一个块上执行数据擦除或重写操作。由此，地址被分别分配给页面和块。在第一实施例中，数据写入的单位、数据重写的单位或数据擦除的单位不限于一个页面或一个块，而是可以是另一个存储组。存储组被定义为包括多个存储单元的存储器的单位(aunit of memory)。
RAM 23用作高速缓冲存储器，如果数据要被刷新，则所述高速缓冲存储器暂时地在其中存储NAND存储器22中存储的数据；如果从NAND存储器22读取或向其写入数据，则所述高速缓冲存储器暂时地在其中存储该从NAND存储器22读取或向其写入的数据。控制器21控制NAND存储器22和RAM 23。控制器21包括用于执行例如计算已进行了纠错的错误位的数量(在下文中为“错误位计数”)(错误单元的数量(在下文中为“错误单元计数”))的算术运算的ECC电路。
NAND存储器22的优点为其高集成度。RAM 23可以高速执行数据读取或写入操作。RAM 23包括读取计数器24。读取计数器24在其中存储每个块的数据读取的次数(“数据读取计数”)。
图2是示出了读取计数器24的配置的概念图。读取计数器24在其中存储对于每个块在页面上执行数据读取操作的页面的总数。例如，如果读取了块1中的两个页面，则向块1的读取计数添加‘2’，并且在读取计数器24中存储结果值作为块1的读取计数。读取计数器24包括在非易失性RAM 23中，所以即使在瞬间中断期间也不会出现有关读取计数的信息的丢失。
图3是示出了由根据第一实施例的存储系统20执行的操作的流程图。首先，存储系统20从主机PC 10接收读取或写入命令。控制器21基于传送开始地址、传送容量等确定是否出现对NAND存储器22的读取访问(S10)。即，控制器21确定是否要执行用于从NAND存储器22读取数据的读取操作。
如果要从NAND存储器读取数据(S10；是)，则控制器21将数据从NAND存储器22传送至RAM 23(S20)。在每个页面上执行数据读取操作。控制器21向主机PC10传送数据(S30)。如果要将数据传送至RAM 23，则ECC电路计算读取数据的错误位计数(S40)。如果错误位计数大于第一阈值(S40；是)，则控制器21对读取的目标块执行刷新操作(S70)。这是因为如果错误位计数高于第一阈值，则可以确定读取数据中的很多位数据都被保持失效或读取干扰的影响破坏。在刷新操作期间，将错误位经校正的数据(errorbit-correcteddata)重写入NAND存储器22。
第一阈值是基于可由ECC电路校正的位的最大错误位计数决定的。例如，可将第一阈值设定为每页最大错误位计数的80％。在该情况下，如果实际的每页错误位计数超过了最大错误位计数的80％，则执行刷新操作。第一阈值可存储在ECC电路中包括的寄存器(未示出)中。如果刷新操作结束了，则读取的目标块的读取计数器24中存储的读取计数被重置为零。
如果错误位计数等于或低于第一阈值(S40；否)，则控制器21将读取的目标块数据的读取计数器24中存储的读取计数增加被传送的页面的数量(S50)。例如，如果在数据读取操作期间，控制器21从NAND存储器22的块1传送了对应于两个页面的数据，则控制器21将块1的读取计数器24中存储的读取计数增加2。
下面，控制器21确定读取目标块的读取计数器24中存储的读取计数是否超过了第二阈值(S60)。如果读取目标块的读取计数器24中存储的读取计数超过了第二阈值(S60；是)，则控制器21对读取的目标块执行刷新操作(S70)。如果读取的目标块的读取计数等于或低于第二阈值(S60；否)，则控制器21结束数据读取操作。执行步骤S70处的刷新操作以防止读取干扰。因此，优选地将第二阈值设定为等于或低于将出现读取干扰的读取计数。例如，可将第二阈值设定为将出现读取干扰的读取计数的80％。将出现读取干扰的读取计数是统计上可从制造条件等预测的数值。
如果不从NAND存储器读取数据(S10；否)，则控制器21将数据传送至主机PC 10(S80)并结束数据读取操作。
图4是示出了刷新操作的流程图。如果出现了数据擦除块(S71；是)，则执行损耗平均(S72，S73)。更具体地讲，控制器21从刷新目标块读取所有数据，并将数据写入数据擦除块(S72)。此处假设块2是数据擦除块，并且块1是刷新目标块。在该情况下，控制器21从块1读取数据，一次将读取的数据存储在RAM 23中，并将该数据写入块2。擦除存储在块1中的数据。由此，控制器21将数据传送至未被使用的块2(使用频率低)。其结果是，可防止保持失效。如果NAND存储器22包括NAND内复制功能，则控制器21可使用NAND内复制功能将刷新目标块中存储的数据复制到数据擦除块，而无需使用RAM 23。
在传送了数据之后，控制器21执行逻辑地址和物理地址变换(S73)。例如，如果块1中存储的数据被传送至块2，则块1的逻辑地址被交换为块2的逻辑地址。通过这样做，将对应于传送至块2的数据的逻辑地址分配给块2。此后，控制器21将刷新目标块的读取计数器24中存储的读取计数重置为零(S74)。
如果在NAND存储器22的所有块中存储了数据，而不存在数据擦除块(S71；否)，则控制器21读取刷新目标块中存储的所有数据，将读取的数据存储在RAM中(S75)，擦除刷新目标块中存储的数据(S76)，并且将RAM 23中存储的数据重新存储(写回)到刷新目标块中(S77)。在刷新操作之后，控制器21将刷新目标块的读取计数器24中存储的读取计数重置为零(S74)。
根据第一实施例，如果错误位计数超过了第一阈值，或如果数据读取计数超过了第二阈值，则在读取目标块上执行刷新操作。这可以防止读取干扰，而不仅依赖于ECC。此外，在第一实施例中，根据ECC计数的错误位计数执行刷新操作。因此，不仅可以防止读取干扰，还可以校正数据保持错误。
一般来说，在刷新操作中，从NAND存储器22的刷新目标块读取该刷新目标块中存储的所有数据，将其一次存储在RAM 23中，并将其重新存储(写回)到刷新目标块中。然而，如果RAM 23中存在写入数据(更新的数据)，则无需读取属于刷新目标块的更新目标页面。在该情况下，因此，读取刷新目标块中的除了更新目标页面以外的页面，并将其存储在RAM 23中，并且可从RAM 23读取读取的页面以及更新目标页面，并将其写入刷新目标块。
(第二实施例)
图5是示出了根据本发明的第二实施例的存储系统20的配置的框图。第二实施例与第一实施例不同在于RAM 23包括写入计数器25和第二阈值寄存器26。根据第二实施例的其它配置可以与根据第一实施例的配置相同。
图6是示出了读取计数器24、写入计数器25和第二阈值寄存器26的配置的概念图。写入计数器25在其中存储每个块的写入目标块的擦除的次数(写入的次数)。即，因为在数据被写入NAND闪速存储器22中的特定块之前，从该特定块擦除数据，所以写入计数器25为该特定块计算擦除计数(写入计数)。写入计数器25包括在非易失性RAM 23中，所以即使在瞬间中断期间也不出现有关擦除计数(写入计数)的信息的丢失。
第二阈值寄存器26在其中存储每个块的第二阈值。这是因为第二阈值通常根据每一个块的写入计数而不同。即使在瞬间中断期间也不出现有关第二阈值的信息的丢失。
存储在写入计数器25中的擦除计数或写入计数被用于根据数据写入计数改变第二阈值。如图7所示，出现读取干扰的读取计数通常根据写入计数的升高而降低。这是因为如果写入计数升高，则每一个存储单元的栅极介电膜物理地劣化，并且易于出现读取干扰。因此，在第二实施例中，如果写入计数较高，则将第二阈值设定得较低。
例如，如图7所示，如果写入计数等于或低于104，则将第二阈值设定为在写入计数等于或低于104的范围内出现读取干扰的最小读取计数104的80％。如果写入计数为从104到105，则将第二阈值设定为在写入计数为从104到105的范围内出现读取干扰的最小读取计数103的80％。如果写入计数等于或高于105，则将第二阈值设定为最小读取计数102的80％。数据写入计数和第二阈值之间的对应关系可与块的第二阈值一起分别存储在RAM 23中。
由根据第二实施例的存储系统20执行的操作与根据第一实施例的操作的相似之处在于：刷新操作是基于由ECC电路检测的错误位计数和读取计数执行的。因此，图3和图4所示的操作可应用于根据第二实施例的操作中。然而，与第一实施例不同，第二阈值根据写入计数改变，并因此是一个变量。可见，通过根据写入计数改变第二阈值，可考虑到每一个存储单元的栅极介电膜的劣化而改变刷新操作频率。
例如，如图6所示，分别关于块0至2的读取计数，块2的读取计数(5124)高于块1的读取计数(1000)。然而，分别关于块0至2的写入计数，块1的写入计数(10001)高于块2的写入计数(1000)。由此，块1的第二阈值为103×0.8而块2的第二阈值为104×0.8。因此，如果从块1读取数据，则块1成为了刷新目标块。然而，如果从块2读取数据，则块2不成为刷新目标块。
在第二实施例中，第二阈值根据写入计数逐步地改变。可供替换地，可将改变第二阈值的频率设定得高于如图7所示的频率。可供替换地，只要更新写入计数就可改变第二阈值。
根据第二实施例，通过根据写入计数改变第二阈值，可基于读取干扰的出现程度改变第二阈值。此外，第二实施例可展示与第一实施例相同的优点。
(第三实施例)
图8是示出了根据本发明的第三实施例的存储系统20的配置的框图。图9是示出了读取计数器24和第二阈值寄存器26的概念图。图10是示出了由存储系统20执行的操作的流程图。在第三实施例中，第二阈值根据由ECC电路检测的错误位计数和数据错误方向而改变。因此，第三实施例与第二实施例不同在于包括第二阈值寄存器26。根据第三实施例的其它配置可以与根据第一实施例的配置相同。
数据错误方向指示了其中逻辑值从0变为1的情况(错误方向1)，或者逻辑值从1变为0的情况(错误方向2)。例如，限定了其中在存储单元的浮栅中累积许多电子的状态为“1”，并且其中不在存储单元的浮栅中累积电子的状态为“0”。在该情况下，可确定错误方向1是由读取干扰导致的，而错误方向2是由保持失效导致的。因此，如果更多的错误位在错误方向1，则读取干扰的影响较大；如果更多的错误位在错误方向2，则保持失效的影响较大。
在第三实施例中，如图10所示，如果错误位计数超过了第一阈值，并且大多数错误位在错误方向1(S90)，则第二阈值寄存器26将读取目标块的读取计数存储为读取目标块的第二阈值(S100)。因为图8所示的步骤S10至S80与第一实施例中的相同，所以省略对其的说明。
此处假设读取块1中的数据。如果读取的数据的错误位计数超过了第一阈值，则控制器21还确定数据的错误方向。可从错误位的逻辑值确定错误方向。此时，如果大多数(例如，80％)的错误位在错误方向1，则块1的第二阈值(10000)因此被设定为读取计数(1000)。即，块1的第二阈值从10000变为1000。此后，因为块1的第二阈值为1000，如果读取计数超过了1000，则在块1上执行刷新操作。
以该方式，如果数据毁坏的主要原因是读取干扰，则数据读取操作期间的读取计数被设定为第二阈值。通过这样设定，即使第二阈值过多地高于由于每一个存储单元的栅极介电膜的劣化而实际出现读取干扰的读取计数，也可恰当地改变第二阈值。
(第三实施例的修改)
图11是根据本发明的第三实施例的修改的存储系统20的配置的框图，并且图12是示出了读取计数器24、第二阈值寄存器26和写入计数器25的概念图。第三实施例的修改是其中向根据第三实施例的存储系统20添加了写入计数器25的实施例。写入计数器25可以被配置为与根据第二实施例的相似。在第三实施例的修改中，控制器21将根据写入计数的第二阈值与根据错误位计数和错误方向的第二阈值相比较，并选择较低的作为第二阈值。根据写入计数的第二阈值被用于防止保持失效。根据错误位计数和错误方向的第二阈值被用于防止读取干扰。因此，第三实施例的修改可处理保持失效和读取干扰这两者。
(第四实施例)
图13是示出了根据本发明的第四实施例的存储系统20的配置的框图。图14是示出了最大值寄存器27和标志寄存器28的概念图。第四实施例与第一实施例不同在于包括最大值寄存器27和标志寄存器28。根据第四实施例的其它配置与根据第一实施例的相同。
最大值寄存器27在某个刷新操作和下一刷新操作之间的期间保持由ECC电路检测的错误位计数中的最大错误位计数。该最大错误位计数是每个读取目标单位的最大错误位计数。例如，如果读取目标单位为页面，则页面的位计数等于最大错误位计数的最大值。无需解释，最大错误位计数的最小值为零。例如，在图14中，在从某个刷新操作到下一刷新操作的时间段期间，块0的最大错误位计数为5，而块1的最大错误位计数为30。
标志寄存器28对于每个块包括一位的数据。即，标志寄存器28在其中存储对应于块的数量的位数据。如果在向存储系统20供电停止之后重新开始供电，标志指示自重新开始供电起的第一个读取操作。例如，具有标志0的块为其中在打开存储系统20之后没有执行数据读取操作的块。具有标志1的块是其中在打开存储系统20之后执行了至少一次数据读取操作的块。如果关闭了存储系统20，则标志寄存器28将对应于所有块的标志设定为零。由标志确认是否读取的目标块是自打开存储系统20之后第一次在其上执行数据读取操作的块。
如果自重新开始向存储系统20供电起第一次执行的数据读取操作中的块的错误位计数高于重新开始供电之前的最大错误位计数，则控制器21在该块上执行刷新操作。如果在关闭存储系统20的同时出现保持失效，则在打开存储系统20之后的错误位计数被认为超过了存储系统20被关闭之前的最大错误位计数。因此，通过在包括由保持失效引起的更多错误位的块上执行刷新操作，校正错误位。
此处假设从块1读取数据。因为对应于块1的标志为标志0，这指示自打开存储系统20起，块1第一次成为读取目标块。如果读取目标页面的错误位计数为50，则第一数据读取操作中的错误位计数高于关闭存储系统20之前的最大位计数30。即，在关闭存储系统20的同时块1包括许多出现了保持失效的位。因此，在该情况下，控制器21对块1执行刷新操作。通过这样做，根据第四实施例的存储系统20可校正由于保持失效导致的错误位。
(第四实施例的修改)
图15是示出了根据本发明的第四实施例的修改的存储系统20的配置的框图。根据第四实施例的修改的存储系统20还包括读取计数器24、写入计数器25和第二阈值寄存器26。即，第四实施例的修改是第二实施例与第四实施例的组合。最大值寄存器27和标志寄存器28可独立于读取计数器24、写入计数器25和第二阈值寄存器26操作。由此，可以防止根据写入计数和读取计数的读取干扰，并且可以校正由于保持失效导致的错误位。
无需说明，第四实施例可与第一或第三实施例相组合。
在第一至第四实施例中，RAM 23是非易失性存储器，并且可以是例如，MRAM(磁RAM)、PRAM(相变RAM)或RRAM(电阻式RAM)。
读取计数器24、写入计数器25、第二阈值寄存器26、最大值寄存器27和/或标志寄存器28可如第一至第四实施例中所描述的作为RAM 23的一部分并入RAM 23。可供替换地，可与RAM 23分离地设置读取计数器24、写入计数器25、第二阈值寄存器26、最大值寄存器27、和/或标志寄存器28，或将其并入主机PC 10。
在第一至第四实施例中，ECC电路并入控制器21。可供替换地，可与控制器21分离地设置ECC电路。

Claims (10)

1.一种半导体存储装置，包括：
第一存储区，所述第一存储区包括多个存储组，所述存储组包括多个存储单元，为存储组分别分配地址，存储组分别为数据擦除操作的单位；
第二存储区，暂时地在其中存储从第一存储区读取的数据，或暂时地在其中存储要写入第一存储区的数据；
读取计数器，在其中存储每一个存储组的数据读取计数；
纠错电路，计算读取的数据的错误位计数；以及
控制器，执行刷新操作，其中当错误位计数超过第一阈值时，或当数据读取计数超过第二阈值时，存储在存储组之一中的读取的数据被暂时地存储在第二存储区中，并且将读取的数据写回同一个存储组。
2、根据权利要求1所述的半导体存储器，其中在包括多个存储单元的一个页面上执行数据读取操作，在包括多个页面的一个块上执行数据擦除操作，并且读取计数器在其中存储每一个块的数据读取计数。
3、根据权利要求1所述的半导体存储装置，还包括写入计数器，该写入计数器在其中存储每一个存储组的数据写入计数，其中，
控制单元根据数据写入计数改变第二阈值。
4、根据权利要求2所述的半导体存储装置，还包括写入计数器，该写入计数器在其中存储每一个存储组的数据写入计数，其中，
控制单元根据数据写入计数改变第二阈值。
5、根据权利要求1所述的半导体存储装置，其中当错误位计数超过第一阈值，并且大多数错误位从第一逻辑值变为第二逻辑值时，将第二阈值设定为存储在读取计数器中的数据读取计数。
6、根据权利要求2所述的半导体存储装置，其中当错误位计数超过第一阈值，并且大多数错误位从第一逻辑值变为第二逻辑值时，将第二阈值设定为存储在读取计数器中的数据读取计数。
7、根据权利要求3所述的半导体存储装置，其中当错误位计数超过第一阈值，并且大多数错误位从第一逻辑值变为第二逻辑值时，将第二阈值设定为存储在读取计数器中的数据读取计数。
8、根据权利要求1所述的半导体存储装置，其中第一存储区和第二存储区包括铁电RAM、MRAM、PRAM或RRAM。
9、一种半导体存储装置，包括：
第一存储区，所述第一存储区包括多个存储组，所述存储组包括多个存储单元，为存储组分别分配地址，存储组分别为数据擦除操作的单位；
第二存储区，暂时地在其中存储从第一存储区读取的数据，或暂时地在其中存储要写入第一存储区的数据；
纠错电路，计算读取的数据的错误位计数；
控制器，执行刷新操作，其中存储在存储组之一中的读取的数据被暂时地存储在第二存储区中，并且将读取的数据写回同一个存储组；
最大值寄存器，在从某个刷新操作到下一刷新操作期间，保持错误位计数中的最大错误位计数；以及
标志寄存器，在其中存储存储块的标志，当停止供电之后重新开始供电时，标志之一指示在重新开始向第一存储区供电之后对相应的存储块的第一读取操作，其中
当自重新开始向第一存储区供电起的第一读取操作中的错误位计数高于重新开始供电之前的最大错误位计数时，控制器执行刷新操作。
10、根据权利要求9所述的半导体存储装置，其中第一存储区和第二存储区包括铁电RAM、MRAM、PRAM或RRAM。
CN200880004858A 2007-10-03 2008-09-30 半导体存储装置 Pending CN101627444A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP259818/2007 2007-10-03
JP2007259818A JP2009087509A (ja) 2007-10-03 2007-10-03 半導体記憶装置

Publications (1)

Publication Number Publication Date
CN101627444A true CN101627444A (zh) 2010-01-13

Family

ID=40526804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880004858A Pending CN101627444A (zh) 2007-10-03 2008-09-30 半导体存储装置

Country Status (7)

Country Link
US (2) US8078923B2 (zh)
EP (1) EP2108182A2 (zh)
JP (1) JP2009087509A (zh)
KR (1) KR101089414B1 (zh)
CN (1) CN101627444A (zh)
TW (1) TWI402848B (zh)
WO (1) WO2009044904A2 (zh)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163456A (zh) * 2010-02-17 2011-08-24 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
CN103197984A (zh) * 2012-01-10 2013-07-10 炬力集成电路设计有限公司 一种对数据进行查错的方法和装置
CN103984506A (zh) * 2014-04-30 2014-08-13 深圳市江波龙电子有限公司 闪存存储设备数据写的方法和系统
CN103995756A (zh) * 2013-02-14 2014-08-20 索尼公司 存储控制器、存储设备、信息处理系统和存储控制方法
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US8923060B2 (en) 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
US8929145B2 (en) 2010-02-18 2015-01-06 Samsung Electronics Co., Ltd. Nonvolatile memory device, programming method thereof and memory system including the same
US8964476B2 (en) 2010-02-17 2015-02-24 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
CN104714896A (zh) * 2013-12-17 2015-06-17 慧荣科技股份有限公司 数据储存装置及其数据维护方法
CN104881370A (zh) * 2015-05-11 2015-09-02 中国人民解放军国防科学技术大学 协同使用纠删码和纠错码的可靠闪存存储系统构建方法
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9330769B2 (en) 2010-02-09 2016-05-03 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
CN106688042A (zh) * 2014-12-05 2017-05-17 桑迪士克科技有限责任公司 用于数据刷新的部分块擦除
US9741438B2 (en) 2013-09-16 2017-08-22 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
US9881685B2 (en) 2010-08-26 2018-01-30 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
CN107678976A (zh) * 2016-08-02 2018-02-09 爱思开海力士有限公司 数据存储装置及其操作方法
CN108427536A (zh) * 2017-02-15 2018-08-21 爱思开海力士有限公司 存储器系统及其操作方法
CN108628545A (zh) * 2017-03-23 2018-10-09 爱思开海力士有限公司 数据存储装置及其操作方法
CN110660436A (zh) * 2014-03-17 2020-01-07 东芝存储器株式会社 半导体存储装置及存储器控制器
CN110942798A (zh) * 2018-09-25 2020-03-31 三星电子株式会社 半导体存储器件、存储系统及操作半导体存储器件的方法
CN111223514A (zh) * 2018-11-23 2020-06-02 爱思开海力士有限公司 具有数据保持保护的电子设备及其操作方法
CN112740331A (zh) * 2018-08-21 2021-04-30 美光科技公司 基于存储器组件特性组件刷新存储在存储器组件处的数据
WO2022141522A1 (zh) * 2020-12-31 2022-07-07 华为技术有限公司 一种存储器和计算机

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8291295B2 (en) 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US20100195393A1 (en) * 2009-01-30 2010-08-05 Unity Semiconductor Corporation Data storage system with refresh in place
KR20100102925A (ko) * 2009-03-12 2010-09-27 삼성전자주식회사 리드 리클레임 신호를 발생하는 불휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US8719652B2 (en) * 2009-05-12 2014-05-06 Stec, Inc. Flash storage device with read disturb mitigation
US20100332922A1 (en) * 2009-06-30 2010-12-30 Mediatek Inc. Method for managing device and solid state disk drive utilizing the same
CN102473140B (zh) * 2009-07-17 2015-05-13 株式会社东芝 存储器管理装置
US20110041039A1 (en) * 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
US7856528B1 (en) 2009-08-11 2010-12-21 Texas Memory Systems, Inc. Method and apparatus for protecting data using variable size page stripes in a FLASH-based storage system
US7941696B2 (en) * 2009-08-11 2011-05-10 Texas Memory Systems, Inc. Flash-based memory system with static or variable length page stripes including data protection information and auxiliary protection stripes
US8930622B2 (en) 2009-08-11 2015-01-06 International Business Machines Corporation Multi-level data protection for flash memory system
US7818525B1 (en) 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
US8189379B2 (en) 2009-08-12 2012-05-29 Texas Memory Systems, Inc. Reduction of read disturb errors in NAND FLASH memory
US8243525B1 (en) * 2009-09-30 2012-08-14 Western Digital Technologies, Inc. Refreshing non-volatile semiconductor memory by reading without rewriting
KR101649395B1 (ko) * 2009-12-02 2016-08-19 마이크론 테크놀로지, 인크. 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘
JP2012063871A (ja) * 2010-09-14 2012-03-29 Univ Of Tokyo 制御装置およびデータ記憶装置
JP2012155818A (ja) * 2011-01-28 2012-08-16 Toshiba Corp 半導体集積回路
US8756474B2 (en) * 2011-03-21 2014-06-17 Denso International America, Inc. Method for initiating a refresh operation in a solid-state nonvolatile memory device
JP5857519B2 (ja) * 2011-08-11 2016-02-10 富士通株式会社 試験プログラム、試験装置、および試験方法
US9176800B2 (en) * 2011-08-31 2015-11-03 Micron Technology, Inc. Memory refresh methods and apparatuses
JP5740296B2 (ja) * 2011-12-16 2015-06-24 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム
JP2013137848A (ja) * 2011-12-28 2013-07-11 Univ Of Tokyo メモリコントローラ，フラッシュメモリシステムおよびフラッシュメモリの制御方法
US8862952B1 (en) * 2012-03-16 2014-10-14 Western Digital Technologies, Inc. Prioritized memory scanning for data storage systems
WO2013145024A1 (en) 2012-03-30 2013-10-03 Hitachi, Ltd. Storage system with flash memory, and storage control method
US8838883B2 (en) * 2012-04-13 2014-09-16 Sandisk Technologies Inc. System and method of adjusting a programming step size for a block of a memory
US9053808B2 (en) * 2012-06-21 2015-06-09 Sandisk Technologies Inc. Flash memory with targeted read scrub algorithm
US20140013028A1 (en) * 2012-07-09 2014-01-09 Hamilton Sundstrand Corporation Hardware flash memory wear monitoring
JP5631938B2 (ja) 2012-07-19 2014-11-26 株式会社東芝 半導体記憶装置
US9189313B2 (en) 2012-08-27 2015-11-17 Kabushiki Kaisha Toshiba Memory system having NAND-type flash memory and memory controller with shift read controller and threshold voltage comparison module
KR101431215B1 (ko) * 2012-12-04 2014-08-19 성균관대학교산학협력단 반도체 메모리 장치, 리프레쉬 방법 및 시스템
US9141534B2 (en) 2012-12-14 2015-09-22 Sandisk Technologies Inc. Tracking read accesses to regions of non-volatile memory
CN103096162A (zh) * 2013-02-05 2013-05-08 北京赛科世纪数码科技有限公司 一种数字机顶盒的Flash存储器的存储方法及系统
KR102089532B1 (ko) * 2013-02-06 2020-03-16 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
US10372551B2 (en) * 2013-03-15 2019-08-06 Netlist, Inc. Hybrid memory system with configurable error thresholds and failure analysis capability
JP6167646B2 (ja) * 2013-04-30 2017-07-26 富士通株式会社 情報処理装置、制御回路、制御プログラム、および制御方法
KR20140144989A (ko) * 2013-06-12 2014-12-22 에스케이하이닉스 주식회사 메모리 시스템, 반도체 메모리 장치 및 그것들의 동작 방법
US20160132388A1 (en) * 2013-06-14 2016-05-12 Samsung Electronics Co., Ltd Semiconductor memory device and ecc method thereof
KR101529652B1 (ko) * 2013-06-25 2015-06-19 포항공과대학교 산학협력단 선택적 리프레시를 이용한 메모리 장치, 제어 방법 및 시스템
US8929146B1 (en) * 2013-07-26 2015-01-06 Avalanche Technology, Inc. Controller management of memory array of storage device using magnetic random access memory (MRAM)
JP6149598B2 (ja) * 2013-08-19 2017-06-21 ソニー株式会社 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
US9348697B2 (en) 2013-09-10 2016-05-24 Kabushiki Kaisha Toshiba Magnetic random access memory
US9257175B2 (en) * 2013-09-26 2016-02-09 Intel Corporation Refresh of data stored in a cross-point non-volatile memory
CN104572489B (zh) * 2013-10-23 2019-12-24 深圳市腾讯计算机系统有限公司 磨损均衡方法及装置
KR102211220B1 (ko) * 2013-11-12 2021-02-03 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
JP5981906B2 (ja) * 2013-12-17 2016-08-31 京セラドキュメントソリューションズ株式会社 画像形成装置
US9305663B2 (en) * 2013-12-20 2016-04-05 Netapp, Inc. Techniques for assessing pass/fail status of non-volatile memory
KR102110767B1 (ko) 2013-12-24 2020-06-09 삼성전자 주식회사 메모리 컨트롤러 구동방법 및 메모리 컨트롤러
KR102069274B1 (ko) * 2014-02-05 2020-01-22 삼성전자주식회사 메모리 제어 방법
CN104934066B (zh) 2014-03-19 2018-03-27 安华高科技通用Ip(新加坡)公司 Nand闪存中的读取干扰处理
DE102014104717B4 (de) * 2014-04-03 2019-08-01 Hyperstone Gmbh Verfahren und Vorrichtung zur Datenerneuerung für eine Erhöhung der Zuverlässigkeit von Flashspeichern
WO2016004388A1 (en) * 2014-07-03 2016-01-07 Yale University Circuitry for ferroelectric fet-based dynamic random access memory and non-volatile memory
KR102318561B1 (ko) * 2014-08-19 2021-11-01 삼성전자주식회사 스토리지 장치, 스토리지 장치의 동작 방법
DE102014115885B4 (de) * 2014-10-31 2018-03-08 Infineon Technologies Ag Funktionstüchtigkeitszustand von nicht-flüchtigem Speicher
KR102250423B1 (ko) 2015-01-13 2021-05-12 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
US20160306569A1 (en) * 2015-02-25 2016-10-20 Kabushiki Kaisha Toshiba Memory system
KR20170122771A (ko) * 2015-02-26 2017-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 시스템 및 정보 처리 시스템
JP6901831B2 (ja) 2015-05-26 2021-07-14 株式会社半導体エネルギー研究所 メモリシステム、及び情報処理システム
US10665305B2 (en) * 2015-09-09 2020-05-26 Toshiba Memory Corporation Host device connectable to memory device performing patrol read and memory device performing patrol read
JP6466295B2 (ja) * 2015-09-09 2019-02-06 株式会社東芝 映像収録再生装置、制御方法及びコンピュータプログラム
KR101654709B1 (ko) * 2015-11-02 2016-09-06 재단법인대구경북과학기술원 플래시 메모리의 데이터 기록 및 판독을 제어하는 제어장치 및 제어방법
US9812215B2 (en) 2016-03-25 2017-11-07 Toshiba Memory Corporation Memory device that executes an erase operation for a nonvolatile memory
US10078458B1 (en) * 2016-03-31 2018-09-18 EMC IP Holding Company LLC Method and system for adaptively migrating data in solid state memory
JP6697360B2 (ja) 2016-09-20 2020-05-20 キオクシア株式会社 メモリシステムおよびプロセッサシステム
KR20180059208A (ko) 2016-11-25 2018-06-04 삼성전자주식회사 리클레임 제어부를 갖는 메모리 콘트롤러 및 그에 따른 동작 제어 방법
CN108877856B (zh) 2017-05-10 2021-02-19 慧荣科技股份有限公司 储存装置、记录方法以及预载方法
CN108877858B (zh) * 2017-05-10 2021-02-19 慧荣科技股份有限公司 储存装置以及刷新方法
KR20190038049A (ko) * 2017-09-29 2019-04-08 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
JP2019160197A (ja) * 2018-03-16 2019-09-19 富士通株式会社 ストレージ装置，制御プログラムおよび制御方法
US10949293B2 (en) 2018-07-24 2021-03-16 Micron Technology Inc. Erroneous bit discovery in memory system
CN109656748B (zh) * 2018-12-10 2020-05-19 华中科技大学 一种通过数据模式重布局降低mlc nand闪存误码率的方法
KR20200114216A (ko) * 2019-03-28 2020-10-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법
CN110570892A (zh) * 2019-07-31 2019-12-13 联芸科技（杭州）有限公司 控制存储器刷新的方法、装置以及控制器
WO2022027610A1 (en) 2020-08-07 2022-02-10 Micron Technology, Inc. Balanced three-level read distrub management in a memory device
JP6975296B1 (ja) 2020-08-17 2021-12-01 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および動作方法
US11687407B2 (en) 2020-08-27 2023-06-27 Micron Technologies, Inc. Shared error correction code (ECC) circuitry
US11907544B2 (en) 2020-08-31 2024-02-20 Micron Technology, Inc. Automated error correction with memory refresh

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134793A (ja) * 1984-07-27 1986-02-19 Hitachi Ltd ダイナミツクメモリ装置における診断及びエラ−訂正装置
US5224105A (en) * 1990-09-25 1993-06-29 Atlantic Richfield Company Transfer of data without loss over a noisy channel
US5504760A (en) * 1991-03-15 1996-04-02 Sandisk Corporation Mixed data encoding EEPROM system
JP3360922B2 (ja) * 1994-04-11 2003-01-07 株式会社日立製作所 動画像通信システム及びその画像復元装置並びにその画像復元方法
JPH08139613A (ja) * 1994-11-15 1996-05-31 Nec Corp 符号一致検出方式
JP3176019B2 (ja) * 1995-04-05 2001-06-11 株式会社東芝 不揮発性半導体記憶部を含む記憶システム
US5970022A (en) * 1997-03-21 1999-10-19 Winbond Electronics Corporation Semiconductor memory device with reduced read disturbance
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
WO2001022232A1 (fr) * 1999-09-17 2001-03-29 Hitachi, Ltd. Memoire dans laquelle le nombre de corrections d'erreurs est enregistre
JP4059472B2 (ja) * 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
US20030235249A1 (en) * 2002-06-25 2003-12-25 Chengji Zhao Video encoder and method for encoding video frames
TW567500B (en) * 2002-07-09 2003-12-21 Spirox Corp Diagonal test method of flash memory
JP4073799B2 (ja) * 2003-02-07 2008-04-09 株式会社ルネサステクノロジ メモリシステム
JP4256198B2 (ja) * 2003-04-22 2009-04-22 株式会社東芝 データ記憶システム
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
US9092361B2 (en) * 2005-07-15 2015-07-28 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile storage device, memory controller, and defective region detection method
US7706183B2 (en) * 2005-07-27 2010-04-27 Spansion Llc Read mode for flash memory
JP4528242B2 (ja) * 2005-10-20 2010-08-18 富士通セミコンダクター株式会社 メモリシステムおよびメモリシステムの動作方法
US7631228B2 (en) * 2006-09-12 2009-12-08 International Business Machines Corporation Using bit errors from memory to alter memory command stream
US7793172B2 (en) * 2006-09-28 2010-09-07 Freescale Semiconductor, Inc. Controlled reliability in an integrated circuit
US8560760B2 (en) * 2007-01-31 2013-10-15 Microsoft Corporation Extending flash drive lifespan
US7535787B2 (en) * 2007-06-06 2009-05-19 Daniel Elmhurst Methods and apparatuses for refreshing non-volatile memory
US7818525B1 (en) * 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217516B2 (en) 2010-02-09 2019-02-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9378833B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9330769B2 (en) 2010-02-09 2016-05-03 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US9147492B2 (en) 2010-02-17 2015-09-29 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US11062784B2 (en) 2010-02-17 2021-07-13 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US8964476B2 (en) 2010-02-17 2015-02-24 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US10650903B2 (en) 2010-02-17 2020-05-12 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US11715537B2 (en) 2010-02-17 2023-08-01 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US8923060B2 (en) 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
CN102163456A (zh) * 2010-02-17 2011-08-24 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
US9330770B2 (en) 2010-02-17 2016-05-03 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
CN106169304B (zh) * 2010-02-17 2019-11-05 三星电子株式会社 擦除和刷新非易失性存储器件的方法
US9747995B2 (en) 2010-02-17 2017-08-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US8923053B2 (en) 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof, and memory system including the same
US10199116B2 (en) 2010-02-17 2019-02-05 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US9390803B2 (en) 2010-02-17 2016-07-12 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
CN102163456B (zh) * 2010-02-17 2016-08-24 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
CN106169304A (zh) * 2010-02-17 2016-11-30 三星电子株式会社 擦除和刷新非易失性存储器件的方法
US8929145B2 (en) 2010-02-18 2015-01-06 Samsung Electronics Co., Ltd. Nonvolatile memory device, programming method thereof and memory system including the same
US9947416B2 (en) 2010-08-26 2018-04-17 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
US9881685B2 (en) 2010-08-26 2018-01-30 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
CN103197984A (zh) * 2012-01-10 2013-07-10 炬力集成电路设计有限公司 一种对数据进行查错的方法和装置
CN103197984B (zh) * 2012-01-10 2016-03-09 炬芯（珠海）科技有限公司 一种对数据进行查错的方法和装置
CN103995756A (zh) * 2013-02-14 2014-08-20 索尼公司 存储控制器、存储设备、信息处理系统和存储控制方法
CN103995756B (zh) * 2013-02-14 2018-05-11 索尼公司 存储控制器、存储设备、信息处理系统和存储控制方法
US9741438B2 (en) 2013-09-16 2017-08-22 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
CN104714896A (zh) * 2013-12-17 2015-06-17 慧荣科技股份有限公司 数据储存装置及其数据维护方法
CN104714896B (zh) * 2013-12-17 2018-03-16 慧荣科技股份有限公司 数据储存装置及其数据维护方法
US10379924B2 (en) 2013-12-17 2019-08-13 Silicon Motion, Inc. Data storage device and data maintenance method thereof
CN110660436B (zh) * 2014-03-17 2023-07-07 铠侠股份有限公司 半导体存储装置及存储器控制器
CN110660436A (zh) * 2014-03-17 2020-01-07 东芝存储器株式会社 半导体存储装置及存储器控制器
CN103984506B (zh) * 2014-04-30 2017-06-30 深圳市江波龙电子有限公司 闪存存储设备数据写的方法和系统
CN103984506A (zh) * 2014-04-30 2014-08-13 深圳市江波龙电子有限公司 闪存存储设备数据写的方法和系统
CN106688042B (zh) * 2014-12-05 2020-06-30 桑迪士克科技有限责任公司 用于数据刷新的部分块擦除
CN106688042A (zh) * 2014-12-05 2017-05-17 桑迪士克科技有限责任公司 用于数据刷新的部分块擦除
CN104881370B (zh) * 2015-05-11 2018-01-12 中国人民解放军国防科学技术大学 协同使用纠删码和纠错码的可靠闪存存储系统构建方法
CN104881370A (zh) * 2015-05-11 2015-09-02 中国人民解放军国防科学技术大学 协同使用纠删码和纠错码的可靠闪存存储系统构建方法
CN107678976B (zh) * 2016-08-02 2021-09-24 爱思开海力士有限公司 数据存储装置及其操作方法
CN107678976A (zh) * 2016-08-02 2018-02-09 爱思开海力士有限公司 数据存储装置及其操作方法
CN108427536A (zh) * 2017-02-15 2018-08-21 爱思开海力士有限公司 存储器系统及其操作方法
CN108427536B (zh) * 2017-02-15 2023-10-10 爱思开海力士有限公司 存储器系统及其操作方法
CN108628545A (zh) * 2017-03-23 2018-10-09 爱思开海力士有限公司 数据存储装置及其操作方法
CN108628545B (zh) * 2017-03-23 2021-05-07 爱思开海力士有限公司 数据存储装置及其操作方法
CN112740331A (zh) * 2018-08-21 2021-04-30 美光科技公司 基于存储器组件特性组件刷新存储在存储器组件处的数据
CN112740331B (zh) * 2018-08-21 2024-03-29 美光科技公司 基于存储器组件特性组件刷新存储在存储器组件处的数据
CN110942798A (zh) * 2018-09-25 2020-03-31 三星电子株式会社 半导体存储器件、存储系统及操作半导体存储器件的方法
CN110942798B (zh) * 2018-09-25 2024-06-11 三星电子株式会社 半导体存储器件、存储系统及操作半导体存储器件的方法
CN111223514A (zh) * 2018-11-23 2020-06-02 爱思开海力士有限公司 具有数据保持保护的电子设备及其操作方法
WO2022141522A1 (zh) * 2020-12-31 2022-07-07 华为技术有限公司 一种存储器和计算机

Also Published As

Publication number Publication date
TWI402848B (zh) 2013-07-21
KR101089414B1 (ko) 2011-12-07
TW200939228A (en) 2009-09-16
WO2009044904A3 (en) 2009-06-18
EP2108182A2 (en) 2009-10-14
US8255762B2 (en) 2012-08-28
US8078923B2 (en) 2011-12-13
WO2009044904A2 (en) 2009-04-09
US20120060066A1 (en) 2012-03-08
US20100107021A1 (en) 2010-04-29
JP2009087509A (ja) 2009-04-23
KR20090106614A (ko) 2009-10-09

Similar Documents

Publication Publication Date Title
CN101627444A (zh) 半导体存储装置
CN113196226B (zh) 固态驱动器中的分区命名空间
US11416161B2 (en) Zone formation for zoned namespaces
CN101373449B (zh) Ecc控制电路、多通道存储器系统以及相关操作方法
KR102174293B1 (ko) 확률론적 데이터 구조에 기초한 메모리 내의 사전적인 교정 조치
CN114730604A (zh) 动态zns开放分区活动限制
EP2395513A1 (en) Memory device, memory management device, and memory management method
CN113302699B (zh) 存储器中的单调计数器
KR102574354B1 (ko) 비정상적 셧다운과 연관된 효율적인 데이터 저장 이용
CN114730282A (zh) Zns奇偶校验交换到dram
CN114746834A (zh) 基于分区状态的分区附加命令调度
CN114730290A (zh) 将变化日志表移动至与分区对准
US20210373802A1 (en) Data Integrity Protection Of ZNS Needs
KR20230142795A (ko) Zns 디바이스들에서의 상이한 기입 우선순위화
CN109727630A (zh) 存储系统及其操作方法
CN114664342A (zh) Ufs装置及其操作方法
CN114730250A (zh) 根据存储设备中的分区对读取命令加权
CN114730247A (zh) 具有数据的最小写入大小的存储设备
US11656984B2 (en) Keeping zones open with intermediate padding
WO2023101719A1 (en) Full die recovery in zns ssd
CN116897341A (zh) 隐含流
CN114730605A (zh) 用于存储设备的加权读取命令和开放块定时器
JP2007048191A (ja) メモリカード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100113