JP6975296B1 - 半導体記憶装置および動作方法 - Google Patents

半導体記憶装置および動作方法 Download PDF

Info

Publication number
JP6975296B1
JP6975296B1 JP2020137324A JP2020137324A JP6975296B1 JP 6975296 B1 JP6975296 B1 JP 6975296B1 JP 2020137324 A JP2020137324 A JP 2020137324A JP 2020137324 A JP2020137324 A JP 2020137324A JP 6975296 B1 JP6975296 B1 JP 6975296B1
Authority
JP
Japan
Prior art keywords
read
setting information
power
reading
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020137324A
Other languages
English (en)
Other versions
JP2022033438A (ja
Inventor
直昭 須藤
Original Assignee
ウィンボンド エレクトロニクス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウィンボンド エレクトロニクス コーポレーション filed Critical ウィンボンド エレクトロニクス コーポレーション
Priority to JP2020137324A priority Critical patent/JP6975296B1/ja
Priority to TW110127175A priority patent/TWI782636B/zh
Priority to KR1020210107653A priority patent/KR102620349B1/ko
Priority to US17/401,401 priority patent/US11705213B2/en
Priority to CN202110936019.7A priority patent/CN114078511A/zh
Application granted granted Critical
Publication of JP6975296B1 publication Critical patent/JP6975296B1/ja
Publication of JP2022033438A publication Critical patent/JP2022033438A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Abstract

【課題】 パワーオン動作時に設定情報の読出しが正しく行われたか否かを知ることができる半導体記憶装置を提供する。【解決手段】 本発明のフラッシュメモリは、電源電圧がパワーオン検出レベルになったことを検出したとき（Ｓ２００）、フューズメモリの読出しを行い（Ｓ２１０）、フューズメモリの読出しが正しく行われたか否かを判定し（Ｓ２２０）、読出しが正しく行われなかったと判定した場合には、規定回数の範囲内でフューズメモリの再度読出を行い、フューズメモリから読み出した設定情報をＣＦレジスタにセットする（Ｓ２４０、Ｓ２７０）。さらに、フューズメモリの読出しが規定回数まで行われたか否かを識別する識別情報（ＰＯＦＡＩ＝０、ＰＯＦＡＩＬ＝１）をステータスレジスタに格納する。【選択図】 図４

Description

本発明は、フラッシュメモリ等の半導体記憶装置に関し、特に、電源投入時のパワーオン動作に関する。
ＮＡＮＤ型フラッシュメモリは、読出し、プログラム、消去等のための動作電圧、タイミング、内部電圧などを設定するためのパラメータなお（以下、このような動作の設定に関する情報を設定情報という）を格納するためフューズメモリを使用している。フューズメモリは、例えば、メモリセルアレイ内のユーザーによってアクセスすることができない領域に設けられる。フラッシュメモリは、電源投入時、パワーオン動作として、フューズメモリに格納された設定情報を読み出し、これを周辺回路のレジスタ（以下、このような設定情報をセットするレジスタを便宜上コンフィギュレーション（ＣＦ）レジスタという）にロードする。パワーオン動作後、コントローラは、ＣＦレジスタに保持された設定情報に基づき種々の動作を制御する（例えば、特許文献１）。
特許第６４９４１３９号公報
図１は、フラッシュメモリに電源が投入されたときのパワーオン動作を説明する図である。一例として、外部から供給される電源電圧ＶＣＣが３．０Ｖ、内部回路の動作保証電圧が２．７〜３．３Ｖ、パワーオン検出レベルが２．２Ｖとする。電源投入後の時刻ｔ１で、電源電圧ＶＣＣがパワーオン検出レベルまで上昇すると、コントローラは、パワーオン検出に応答してフューズメモリから設定情報を読出し、読出した設定情報をＣＦレジスタにロードする。その後、時刻ｔ２で電源電圧ＶＣＣが動作保証電圧まで上昇すると、通常動作が開始可能になる。
通常動作を行う前に設定情報をＣＦレジスタにセットする必要があるため、パワーオン検出レベルは、動作保証電圧よりも低く設定される。このことは、フューズメモリからの設定情報の読出しが、より低い電圧レベルで行われるためフューズメモリの読出しが不安定になることを意味する。もし、ユーザー側の電力供給能力が乏しかったりすると、電源電圧の変動やノイズによりフューズメモリの読出しが正しく行われず、間違った設定情報がＣＦレジスタにセットされるおそれがある。
そこで、パワーオン動作時のフューズメモリの読出しでは、信頼性を向上させるためフューズメモリの読出しが正しく行われたか否かを判定し、正しく読み出されなかった場合には、フューズメモリの再読出しを行っている。
図２は、従来のパワーオン動作時のフューズメモリの読出し動作を示すフローチャートである。電源電圧ＶＣＣがパワーオン検出レベルになると、パワーオンが検出され（Ｓ１００）、内部のコントローラは、フューズメモリの読出しを行う（Ｓ１１０）。フューズメモリには、設定情報に加えて特定のアドレスにシグネチャーデータが記憶されており、これらの情報が読み出される。
コントローラは、シグネチャーデータが正しいか否かをチェックする（Ｓ１２０）。シグネチャーデータは、例えば、「ＡＡｈ」または「５５ｈ」のような「０」と「１」のデータパターンである。コントローラは、シグネチャーデータが正しいなら、フューズメモリの読出しが正しく行われたと判定し、設定情報をＣＦレジスタにセットし、合格の状態でフューズメモリの読出しを終了する（Ｓ１３０）。
他方、シグネチャーデータが間違っていれば、コントローラは、フューズメモリの読出しをリトライする（Ｓ１４０）。リトライ回数には最大値が設定されており、最大値に達するまでリトライを行ってもシグネチャーデータが正しくない場合は、コントローラは、設定情報をＣＦレジスタにセットし、不合格の状態でフューズメモリの読出しを終了する（Ｓ１５０）。
従来のフューズメモリの読出し方法の場合、もし、リトライ回数が最大値に達して終了した場合には、ＣＦレジスタには、間違った設定情報がセットされている可能性がある。設定情報が間違っている場合には、読出し動作、プログラム動作、消去動作等において、異常な電圧レベルが印加され、あるいは不適切なタイミングで電圧が印加されると、誤動作を引き起こすおそれがある。また、誤動作の原因を解析するに際し、設定情報が誤動作の原因であることがわからずに、原因究明のために無駄なリソースを費やさなければならない。
本発明は、このような従来の課題を解決し、パワーオン動作時に設定情報の読出しが正しく行われたか否かを知ることができる半導体記憶装置を提供することを目的とする。
さらに本発明は、パワーオン動作後に設定情報の再読出しを行う機能を備えた半導体記憶装置を提供することを目的とする。
本発明に係る半導体記憶装置は、メモリセルアレイと、動作の設定に関する設定情報を不揮発性の記憶領域に記憶する記憶手段と、電源電圧がパワーオン検出レベルになったことを検出したとき、前記記憶手段から前記設定情報を読出し、読出した設定情報をデータ保持部にセットし、かつ前記設定情報の読出しが正しく行われたか否かを識別する識別情報を、外部からのコマンドに応じて読出し可能なレジスタに格納するパワーオン動作手段とを含む。
ある実施態様では、前記パワーオン動作手段は、前記設定情報が正しく読み出されたか否かを判定し、読出しが正しく行われなかったと判定した場合には前記設定情報の再読出しを行い、前記識別情報は、前記設定情報の読出し回数に基づき決定される。ある実施態様では、半導体記憶装置はさらに、外部からのコマンドに応じて前記レジスタから識別情報を読出し、読み出した識別情報を外部に出力する出力手段を含む。ある実施態様では、半導体記憶手段はさらに、外部からのリセットコマンドに応じてリセットを行うリセット手段を含み、前記リセット手段は、前記識別情報が前記規定回数の読出しを示す場合には、前記記憶手段から前記設定情報を読出し、読み出した設定情報を前記データ保持部にセットする。ある実施態様では、半導体記憶装置はさらに、前記パワーオン動作手段の実施後に内部リセットコマンドに応じてリセットを行うリセット手段を含み、前記リセット手段は、前記識別情報が前記規定回数の読出しを示す場合には、前記記憶手段から前記設定情報を読出し、読み出した設定情報を前記データ保持部にセットする。ある実施態様では、半導体記憶装置はさらに、外部からの特定のコマンドが入力されたとき、前記識別情報が前記規定回数の読出しを示す場合には、前記記憶手段から前記設定情報を読出し、読み出した設定情報を前記データ保持部にセットする再読出し手段を含む。ある実施態様では、半導体記憶装置はさらに、外部からの読出しコマンドに応じて前記メモリセルアレイの選択されたメモリセルのデータを読み出す読出し手段を含み、前記読出し手段は、読出し動作を実行する前に、前記識別情報が前記規定回数の読出しを示す場合には、前記記憶手段から前記設定情報を読出し、読み出した設定情報を前記データ保持部にセットする。ある実施態様では、半導体記憶装置はさらに、外部からのプログラムコマンドに応じて前記メモリセルアレイの選択されたメモリセルにデータをプログラムするプログラム手段を含み、前記プログラム手段は、プログラム動作を実行する前に、前記識別情報が前記規定回数の読出しを示す場合には、前記記憶手段から前記設定情報を読出し、読み出した設定情報を前記データ保持部にセットする。ある実施態様では、半導体記憶装置はさらに、外部からのプログラムコマンドに応じて前記メモリセルアレイの選択されたメモリセルのデータを消去する消去手段を含み、前記消去手段は、消去動作を実行する前に、前記識別情報が前記規定回数の読出しを示す場合には、前記記憶手段から前記設定情報を読出し、読み出した設定情報を前記データ保持部にセットする。ある実施態様では、前記パワーオン検出レベルは、コマンドを実行するときの動作電圧より低い。
本発明に係る半導体記憶装置の動作方法は、動作の設定に関する設定情報を不揮発性の記憶領域に予め記憶するステップ、電源電圧がパワーオン検出レベルになったことを検出したとき、前記記憶領域から前記設定情報を読出し、前記設定情報の読出しが正しく行われたか否かを判定し、読出しが正しく行われなかったと判定した場合には、規定回数の範囲内で前記設定情報を再度読出を行い、前記記憶領域から読み出した設定情報をデータ保持部にセットするステップと、前記設定情報の読出しが前記規定回数まで行われたか否かを識別する識別情報を、外部からのコマンドに応じて読出し可能なレジスタに格納するステップと。
ある実施態様では、外部からのコマンドに応じて前記レジスタから識別情報を読出し、読み出した識別情報を外部に出力するステップを含む。ある実施態様では、リセットコマンドに応答して、前記識別情報が前記規定回数の読出しを示す場合には、前記記憶領域から設定情報を読出し、読み出した設定情報を前記データ保持部にセットする。
本発明によれば、設定情報の読出しが規定回数まで行われたか否かを識別する識別情報を外部からのコマンドに応じて読出し可能なレジスタに格納するようにしたので、ユーザーは、パワーオン動作時に設定情報の読出しが正しく行われたか否かを知ることができる。さらに、コマンド動作を行うとき、設定情報の読出しが正しく行われない状態で設定情報がセットされた場合には、設定情報の再読出しを行い、再読出しされた設定情報をレジスタにセットするようにしたので設定情報の間違いによる誤動作を防止することができる。
フラッシュメモリのパワーオン動作を説明する図である。 従来のパワーオン動作時のフューズメモリの読出し動作を示すフローチャートである。 本発明の実施例に係るフラッシュメモリの構成を示すブロック図である。 本発明の実施例に係るパワーオン動作時のフューズメモリの読出し動作を示すフローチャートである。 従来のフラッシュメモリのリセット動作を示すフローチャートである。 本発明の第２の実施例に係るフラッシュメモリのリセット動作を示すフローチャートである。 本発明の第３の実施例に係るフラッシュメモリのフューズメモリの読出し動作を示すフローチャートである。 本発明の第４の実施例に係るフラッシュメモリのフューズメモリの読出し動作を示すフローチャートである。 本発明の第５の実施例に係るフラッシュメモリのフューズメモリの読出し動作を示すフローチャートである。
次に、本発明に係る半導体記憶装置について説明する。半導体記憶装置の実施態様としてＮＡＮＤ型フラッシュメモリを例示するが、これは一例であり、半導体記憶装置は、パワーオン動作において設定情報を不揮発性メモリから読み出すスキームを備えたメモリデバイスであってもよい。
図３は、本発明の実施例に係るＮＡＮＤ型フラッシュメモリの構成を示すブロック図である。同図に示すように、本実施例のフラッシュメモリ１００は、複数のメモリセルが形成されたメモリセルアレイ１１０と、外部入出力端子Ｉ／Ｏに接続された入出力バッファ１２０と、入出力バッファ１２０からアドレスデータを受け取るアドレスレジスタ１３０と、入出力バッファ１２０からコマンドデータ等を受け取り、各部を制御するコントローラ１４０と、アドレスレジスタ１３０からの行アドレス情報Ａｘに基づきブロックの選択およびワード線の選択等を行うワード線選択回路１５０と、ワード線選択回路１５０によって選択されたページの読出しデータを保持したり、選択されたページにプログラムすべきプログラムデータを保持するページバッファ／センス回路１６０と、アドレスレジスタ１３０からの列アドレス情報Ａｙに基づきページバッファ／センス回路１６０の列等を選択する列選択回路１７０と、揮発性のステータスレジスタ１８０と、外部端子から供給された電源電圧ＶＣＣがパワーオン検出レベルに到達したことを検出し、その検出信号ＤＥＴをコントローラ１４０等に供給する電圧検出部１９０と、読出し、プログラムおよび消去等のために必要な種々の電圧（プログラム電圧Ｖｐｇｍ、読出し電圧Ｖｒｅａｄ、消去電圧Ｖｅｒｓ、パス電圧Ｖｐａｓｓなど）を生成する内部電圧発生回路２００とを含んで構成される。
メモリアレイ１１０は、ｍのブロックＢＬＫ（０）、ＢＬＫ（１）、・・・、ＢＬＫ（ｍ−１）を有し、１つのブロックには複数のＮＡＮＤストリングが形成され、１つのＮＡＮＤストリングには複数のメモリセルが直列に接続される。また、メモリセルアレイ１１０には、ユーザーによって使用されない領域（またはアクセスできない領域）にフラッシュメモリの動作電圧やタイミングなどを設定するための設定情報を格納するフューズメモリが含まれている。また、フューズメモリには、このような設定情報に加えて特定のアドレスにシグネチャーデータも格納される。シグネチャーデータは、パワーオン動作時にフューズメモリが正しく読み出されたか否かを検証するためのデータであり、例えば、「ＡＡｈ」または「５５ｈ」等のデータパターンである。
ステータスレジスタ１８０は、フラッシュメモリ１００の種々の状態を示すデータを記憶する。本実施例では、ステータスレジスタ１８０の一部には、パワーオン動作時にフューズメモリが正しく読み出されたか否かを識別するためのデータが格納される。コントローラ１４０は、外部からステータスレジスタ１８０を読み出すためのコマンドを受け取ると、ステータスレジスタ１８０に格納されたデータを読出し、読み出したデータを外部に出力する。
電圧検出部１９０は、電源電圧ＶＣＣがパワーオン検出レベルになったことを検出する。電源電圧ＶＣＣは、例えば、３．０Ｖであり、電源投入時に電源電圧ＶＣＣがパワーオン検出レベル（例えば、２．２Ｖ）に到達したとき、電圧検出部１９０は、検出信号ＤＥＴをコントローラ１４０へ出力する。パワーオン検出レベルは、フラッシュメモリの通常動作時の動作保証電圧（例えば、２．７Ｖ〜３．３Ｖ）よりも低い。
コントローラ１４０は、例えば、ＣＰＵやＲＯＭ／ＲＡＭなどのマイクロコントローラあるいはステートマシンを含んで構成される。例えば、ＲＯＭには、パワーオン動作、読出し動作、プログラム動作、消去動作等を実行するためのプログラムが格納され、コントローラ１４０は、それらのプログラムを実行することで各動作を制御する。
コントローラ１４０は、電圧検出部１９０からパワーオン検出を示す検出信号ＤＥＴを受け取ると、パワーオン動作を実行する。また、コントローラ１４０は、外部から読出しコマンド、プログラムコマンドまたは消去コマンドを受け取ると、それらの動作を実行する。読出し動作では、ビット線に正の電圧を印加し、選択ワード線に例えば０Ｖを印加し、非選択ワード線にパス電圧を印加し、ビット線側選択トランジスタおよびソース線側選択トランジスタをオンし、共通ソース線に０Ｖを印加する。プログラム動作では、選択ワード線に高電圧のプログラム電圧Ｖｐｇｍを印加し、非選択のワード線に中間電位を印加し、ビット線側選択トランジスタをオンさせ、ソース線側選択トランジスタをオフさせ、「０」または「１」のデータに応じた電圧をビット線に供給する。消去動作では、ブロック内の選択されたワード線に０Ｖを印加し、Ｐウエルに高電圧を印加し、ブロック単位でデータを消去する。
次に、本実施例のパワーオン動作について説明する。図４は、本実施例のパワーオン動作を示すフローチャートである。電源が投入されたとき、電圧検出部１９０は、電源電圧ＶＣＣのパワーオン検出レベル（２．２Ｖ）を検出し、検出信号ＤＥＴをコントローラ１４０へ提供する（Ｓ２００）。コントローラ１４０は、検出信号ＤＥＴに応答してパワーオン動作を開始する。コントローラ１４０は、メモリセルアレイ内のフューズメモリをアクセスし、そこに格納された設定情報およびシグネチャーデータを読出す（Ｓ２１０）。
コントローラ１４０は、読み出されたシグネチャーデータと予め用意された期待値（例えば、ＲＯＭに格納）とを比較し、シグネチャーデータが期待値と一致しているか否かを判定する（Ｓ２２０）。シグネチャーデータが期待値と一致するとき、すなわちシグネチャーデータが正しいとき、コントローラ１４０は、フューズメモリの読出しが正しく行われた判定し、ステータスレジスタ１８０の割り当てられた領域にＰＯＦＡＩＬ＝０を書込み（Ｓ２３０）、読み出された設定情報をＣＦレジスタにセットする。こうして、フューズメモリの読出しが合格した状態でパワーオン動作が終了する（Ｓ２４０）。
他方、シグネチャーデータが期待値と一致しないとき、すなわちシグネチャーデータが正しくないとき、コントローラ１４０は、フューズメモリの読出しが正しく行われなかったと判定し、フューズメモリの再読出しを行う。シグネチャーデータが正しければ、コントローラ１４０は、ステータスレジスタ１８０にＰＯＦＡＩＬ＝０を書込み、合格した状態でパワーオン動作が終了するが（Ｓ２４０）、シグネチャーデータが正しくない場合には、フューズメモリの読出しとシグネチャーデータの判定が繰り返される。コントローラ１４０は、フューズメモリの読出しが予め決められた回数つまり最大値に達してもシグネチャーデータが正しくない場合には、フューズメモリの再読出しを終了し、ステータスレジスタ１８０にＦＯＦＡＩＬ＝１を書込み（Ｓ２６０）、読み出した設定情報をＣＦレジスタにセットする。こうして、フューズメモリの読出しが不合格の状態でパワーオン動作が終了する（Ｓ２７０）。不合格の状態でパワーオン動作が終了した場合には、設定情報に誤りが含まれている可能性がある。
パワーオン動作後し、電源電圧ＶＣＣが動作保証電圧になると、フラッシュメモリ１００は、外部からのコマンドに応答して動作を行うことができるレディ状態になる。ユーザーは、任意のタイミングで、ステータスレジスタ１８０を読み出すコマンドを入力すると、コントローラ１４０は、当該読出しコマンドに応答してステータスレジスタ１８０のデータを読出し、読み出したデータを外部端子から出力させる。ユーザーは、ステータスレジスタ１８０に割り当てられたデータをチェックすることで（ＰＯＦＡＩＬ＝０、１）パワーオン動作時にフューズメモリの読出しが正しく行われたか否かを知ることができる。ＰＯＦＡＩＬ１であれば、ＣＦレジスタにセットされた設定情報の信頼性が良くないので、ユーザーは、電源再投入などを実施することができる。
このように本実施例によれば、フューズメモリの読出しが正しく行われたか否かを識別するデータをステータスレジスタに格納し、そのステータスをユーザーが任意に読み出すことができるようにしたので、例えば、設定情報が正しくＣＦレジスタにセットされていないことが原因でフラッシュメモリに誤動作が発生した場合に、ユーザーは、誤動作の原因を容易に知ることができる。
次に、本発明の第２の実施例について説明する。第２の実施例は、パワーオン動作後のリセット動作において、フューズメモリの読出しが不合格の状態で終了した場合には、フューズメモリの再読出しを自動的に実施するものである。図５は、従来のリセット動作を示すフローチャートである。外部からリセットコマンドが入力されると（Ｓ３００）、コントローラ１４０は、動作中か否かつまりビジー状態か否かをチェックし（Ｓ３１０）、動作中であればその動作を取り止め（Ｓ３２０）、ステータスレジスタ等を含む内部回路をリセットする（Ｓ３３０）。
図６は、本実施例のリセット動作を示すフローチャートである。同図において、ステップＳ４００〜Ｓ４２０は、図５のステップＳ３００〜Ｓ３２０と同じである。本実施例ではさらに、コントローラ１４０は、ステータスレジスタ１８０のＰＯＦＡＩＬの値をチェックし、ＰＯＦＡＩＬ＝１であれば（つまり、パワーオン動作時にフューズメモリの読出しが正しく終了しなかった場合）、フューズメモリの再読出しを行い（Ｓ４６０）、読み出した設定情報をＣＦレジスタにセットする。その後、コントローラ１４０は、内部回路をリセットする（Ｓ４４０）。
ここで留意すべきは、リセットコマンドを実施するとき、フラッシュメモリには、動作保証電圧の電源電圧ＶＣＣが供給されているため、リセット動作時のフューズメモリの読出しは、パワーオン動作時のフューズメモリの読出しよりも安定しており、信頼性の高い読出しを行うことができることである。パワーオン動作時にＣＦレジスタにセットされた設定情報に誤りがあったとしても、その設定情報をリセット動作時に読み出された設定情報で書換えることで、フラッシュメモリの誤動作を防止することができる。
次に、本発明の第３の実施例について説明する。第２の実施例は、ユーザーからのリセットコマンドに応答してフューズメモリの再読出しを行うものであるが、第３の実施例は、パワーオン動作後に内部リセットコマンドに応答してフューズメモリの再読出しを行うものである。図７は、第３の実施例の動作を示すフローチャートである。
コントローラ１４０は、パワーオン動作の終了後（Ｓ５００）、フラッシュメモリ１００の電源電圧ＶＣＣが動作保証電圧になると、内部リセットコマンドを実施する（Ｓ５１０）。内部リセットコマンドは、例えば、パワーオン動作から予め決められた時間後に自動的に実施されるようにしてもよい。
コントローラ１４０は、ステータスレジスタ１８０のＰＯＦＡＩＬのデータをチェックし（Ｓ５２０）、ＰＯＦＡＩＬ＝１であれば（つまり、パワーオン動作時にフューズメモリの読出しが正しく終了しなかった場合）、フューズメモリの再読出しを行い（Ｓ５３０）、読み出した設定情報をＣＦレジスタにセットし、動作を終了する。
本実施例によれば、パワーオン動作後に自動的に内部リセット動作を行うことで、パワーオン動作時にフューズメモリの読出しが正しく終了しなかった場合であっても、電源電圧ＶＣＣが安定している状態でフューズメモリの再読出しを行うことで、信頼性の高い設定情報をＣＦレジスタセットし、フラッシュメモリの誤動作を防止することができる。
次に、本発明の第４の実施例について説明する。第２および第３の実施例では、リセット動作中にフューズメモリの再読出しを行う例を示したが、本実施例は、リセットコマンドとは別に用意されたユーザーコマンドによってフューズメモリの再読出しを行う。図８は、本実施例のフューズメモリの再読出しの動作を示すフローチャートである。外部からパワーオンリトライコマンドが入力されると（Ｓ６００）、コントローラ１４０は、パワーオンリトライコマンドに基づきステータスレジスタ１８０のＰＯＦＡＩＬのデータをチェックし（Ｓ６１０）、ＰＯＦＡＩＬ＝１であれば（つまり、パワーオン動作時にフューズ読出しが正しく行われなかった場合）、フューズメモリの再読出しを行い（Ｓ６２０）、読み出した設定情報をＣＦレジスタにセットし、動作を終了する。
ユーザーは、ステータスレジスタの読出しによりフューズメモリの読出しが正しく行われなかったことを知った場合に、パワーオンリトライコマンドを入力し、フューズメモリの再読出しを実施させることができる。パワーオンリトライコマンドの動作中もまた、フラッシュメモリ１００は動作保証電圧で動作するため、フューズメモリの読出しは、パワーオン動作時よりも信頼性が高く、正しい設定情報をＣＦレジスタにセットすることができる。
次に、本発明の第５の実施例について説明する。図９は、第５の実施例の動作を示すフローチャートである。コントローラ１４０は、読出し、プログラムまたは消去のコマンドを外部から受け取ると（Ｓ７００）、それらの動作を開始する前に、ステータスレジスタ１８０のＰＯＦＡＩＬのデータをチェックし（Ｓ７１０）、ＰＯＦＡＩＬ＝１であれば（つまり、パワーオン動作時にフューズ読出しが正しく行われなかった場合）、フューズメモリの再読出しを行い（Ｓ７２０）、読み出した設定情報をＣＦレジスタにセットし、その後、読出し、プログラムまたは消去動作を実施する（Ｓ７３０）。
本実施例によれば、読出し、プログラムまたは消去動作を実施する前にフューズメモリの再読出しを行うようにしたので、読出し、プログラムまたは消去動作の動作電圧や動作タイミング等を正しい設定情報に基づき設定することができ、結果としてフラッシュメモリの誤動作を防ぎ、信頼性の向上を図ることができる。なお、フューズメモリの再読出しを行うため、その分だけ動作時間が長くなるが、プログラムや消去に要する時間は比較的長いので、フューズメモリの読出し時間の増加はそれほど大きなペナルティにはならない。
上記実施例では、ＮＡＮＤ型フラッシュメモリを例示したが、本発明は、ＮＡＮＤフラッシュメモリ以外のパワーオン動作を行う半導体記憶装置にも適用可能である。また、上記実施例では、フューズメモリをメモリセルアレイ内に設けたが、これに限らず、メモリセルアレイとは別の不揮発性の記憶領域に設けるようにしてもよい。
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された発明の要旨の範囲内において、種々の変形・変更が可能である。
１００：フラッシュメモリ １１０：メモリセルアレイ
１２０：入出力バッファ １３０：アドレスレジスタ
１４０：コントローラ １５０：ワード線選択回路
１６０：ページバッファ／センス回路 １７０：列選択回路
１８０：ステータスレジスタ １９０：電圧検出部
２００：内部電圧発生回路

Claims (14)

  1. メモリセルアレイと、
    動作の設定に関する設定情報を不揮発性の記憶領域に記憶する記憶手段と、
    電源電圧がパワーオン検出レベルになったことを検出したとき、前記記憶手段から前記設定情報を読出し、読出した設定情報をデータ保持部にセットし、かつ前記設定情報の読出しが正しく行われたか否かを識別する識別情報を、外部からのコマンドに応じて読出し可能なレジスタに格納するパワーオン動作手段と、
    外部からのリセットコマンドに応じてリセットを行うリセット手段とを含み、
    前記リセット手段は、前記識別情報が前記設定情報の読出しが正しくないことを示す場合には、前記記憶手段から設定情報を読出し、読み出した設定情報を前記データ保持部にセットする、半導体記憶装置。
  2. メモリセルアレイと、
    動作の設定に関する設定情報を不揮発性の記憶領域に記憶する記憶手段と、
    電源電圧がパワーオン検出レベルになったことを検出したとき、前記記憶手段から前記設定情報を読出し、読出した設定情報をデータ保持部にセットし、かつ前記設定情報の読出しが正しく行われたか否かを識別する識別情報を、外部からのコマンドに応じて読出し可能なレジスタに格納するパワーオン動作手段と、
    前記パワーオン動作手段の実施後に内部リセットコマンドに応じてリセットを行うリセット手段とを含み、
    前記リセット手段は、前記識別情報が前記設定情報の読出しが正しくないことを示す場合には、前記記憶手段から設定情報を読出し、読み出した設定情報を前記データ保持部にセットする、半導体記憶装置。
  3. メモリセルアレイと、
    動作の設定に関する設定情報を不揮発性の記憶領域に記憶する記憶手段と、
    電源電圧がパワーオン検出レベルになったことを検出したとき、前記記憶手段から前記設定情報を読出し、読出した設定情報をデータ保持部にセットし、かつ前記設定情報の読出しが正しく行われたか否かを識別する識別情報を、外部からのコマンドに応じて読出し可能なレジスタに格納するパワーオン動作手段と、
    外部からの特定のコマンドが入力されたとき、前記識別情報が前記設定情報の読出しが正しくないことを示す場合には、前記記憶手段から設定情報を読出し、読み出した設定情報を前記データ保持部にセットする再読出し手段と、
    を含む半導体記憶装置。
  4. メモリセルアレイと、
    動作の設定に関する設定情報を不揮発性の記憶領域に記憶する記憶手段と、
    電源電圧がパワーオン検出レベルになったことを検出したとき、前記記憶手段から前記設定情報を読出し、読出した設定情報をデータ保持部にセットし、かつ前記設定情報の読出しが正しく行われたか否かを識別する識別情報を、外部からのコマンドに応じて読出し可能なレジスタに格納するパワーオン動作手段と、
    外部からの読出しコマンドに応じて前記メモリセルアレイの選択されたメモリセルのデータを読み出す読出し手段とを含み、
    前記読出し手段は、読出し動作を実行する前に、前記識別情報が前記設定情報の読出しが正しくないことを示す場合には、前記記憶手段から設定情報を読出し、読み出した設定情報を前記データ保持部にセットする、半導体記憶装置。
  5. メモリセルアレイと、
    動作の設定に関する設定情報を不揮発性の記憶領域に記憶する記憶手段と、
    電源電圧がパワーオン検出レベルになったことを検出したとき、前記記憶手段から前記設定情報を読出し、読出した設定情報をデータ保持部にセットし、かつ前記設定情報の読出しが正しく行われたか否かを識別する識別情報を、外部からのコマンドに応じて読出し可能なレジスタに格納するパワーオン動作手段と、
    外部からのプログラムコマンドに応じて前記メモリセルアレイの選択されたメモリセルにデータをプログラムするプログラム手段とを含み、
    前記プログラム手段は、プログラム動作を実行する前に、前記識別情報が前記設定情報の読出しが正しくないことを示す場合には、前記記憶手段から設定情報を読出し、読み出した設定情報を前記データ保持部にセットする、半導体記憶装置。
  6. メモリセルアレイと、
    動作の設定に関する設定情報を不揮発性の記憶領域に記憶する記憶手段と、
    電源電圧がパワーオン検出レベルになったことを検出したとき、前記記憶手段から前記設定情報を読出し、読出した設定情報をデータ保持部にセットし、かつ前記設定情報の読出しが正しく行われたか否かを識別する識別情報を、外部からのコマンドに応じて読出し可能なレジスタに格納するパワーオン動作手段と、
    外部からのプログラムコマンドに応じて前記メモリセルアレイの選択されたメモリセルのデータを消去する消去手段とを含み、
    前記消去手段は、消去動作を実行する前に、前記識別情報が前記設定情報の読出しが正しくないことを示す場合には、前記記憶手段から設定情報を読出し、読み出した設定情報を前記データ保持部にセットする、半導体記憶装置。
  7. 前記パワーオン動作手段は、前記設定情報が正しく読み出されたか否かを判定し、読出しが正しく行われなかったと判定した場合には前記設定情報の再読出しを行い、前記識別情報は、前記設定情報の読出し回数に基づき決定される、請求項１ないし６いずれか１つに記載の半導体記憶装置。
  8. 半導体記憶装置はさらに、外部からのコマンドに応じて前記レジスタから識別情報を読出し、読み出した識別情報を外部に出力する出力手段を含む、請求項１ないし６いずれか１つに記載の半導体記憶装置。
  9. 前記パワーオン検出レベルは、コマンドを実行するときの動作電圧より低い、請求項１ないし６いずれか１つに記載の半導体記憶装置。
  10. 前記メモリセルアレイは、ＮＡＮＤ型の不揮発性メモリセルアレイである、請求項１ないし６いずれか１つに記載の半導体記憶装置。
  11. 半導体記憶装置の動作方法であって、
    動作の設定に関する設定情報を不揮発性の記憶領域に予め記憶するステップ、
    電源電圧がパワーオン検出レベルになったことを検出したとき、前記記憶領域から前記設定情報を読出し、前記設定情報の読出しが正しく行われたか否かを判定し、読出しが正しく行われなかったと判定した場合には、規定回数の範囲内で前記設定情報を再度読出を行い、前記記憶領域から読み出した設定情報をデータ保持部にセットするステップと、
    前記設定情報の読出しが前記規定回数まで行われたか否かを識別する識別情報を、外部からのコマンドに応じて読出し可能なレジスタに格納するステップと、
    リセットコマンドに応答して、前記識別情報が前記規定回数の読出しを示す場合には、前記記憶領域から設定情報を読出し、読み出した設定情報を前記データ保持部にセットするステップと、を含む動作方法。
  12. 外部からのコマンドに応じて前記レジスタから識別情報を読出し、読み出した識別情報を外部に出力するステップを含む、請求項１１に記載の動作方法。
  13. 半導体記憶装置の動作方法であって、
    動作の設定に関する設定情報を不揮発性の記憶領域に予め記憶するステップ、
    電源電圧がパワーオン検出レベルになったことを検出したとき、前記記憶領域から前記設定情報を読出し、前記設定情報の読出しが正しく行われたか否かを判定し、読出しが正しく行われなかったと判定した場合には、規定回数の範囲内で前記設定情報を再度読出を行い、前記記憶領域から読み出した設定情報をデータ保持部にセットするステップと、
    前記設定情報の読出しが前記規定回数まで行われたか否かを識別する識別情報を、外部からのコマンドに応じて読出し可能なレジスタに格納するステップと、
    外部からの特定のコマンドに応答して、前記識別情報が前記規定回数の読出しを示す場合には、前記記憶領域から設定情報を読出し、読み出した設定情報を前記データ保持部にセットするステップと、を含む動作方法。
  14. 半導体記憶装置の動作方法であって、
    動作の設定に関する設定情報を不揮発性の記憶領域に予め記憶するステップ、
    電源電圧がパワーオン検出レベルになったことを検出したとき、前記記憶領域から前記設定情報を読出し、前記設定情報の読出しが正しく行われたか否かを判定し、読出しが正しく行われなかったと判定した場合には、規定回数の範囲内で前記設定情報を再度読出を行い、前記記憶領域から読み出した設定情報をデータ保持部にセットするステップと、
    前記設定情報の読出しが前記規定回数まで行われたか否かを識別する識別情報を、外部からのコマンドに応じて読出し可能なレジスタに格納するステップと、
    外部からの読出し、プログラムまたは消去のコマンドに応答して、前記識別情報が前記規定回数の読出しを示す場合には、前記記憶領域から設定情報を読出し、読み出した設定情報を前記データ保持部にセットするステップと、を含む動作方法。
JP2020137324A 2020-08-17 2020-08-17 半導体記憶装置および動作方法 Active JP6975296B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020137324A JP6975296B1 (ja) 2020-08-17 2020-08-17 半導体記憶装置および動作方法
TW110127175A TWI782636B (zh) 2020-08-17 2021-07-23 半導體記憶裝置及其動作方法
KR1020210107653A KR102620349B1 (ko) 2020-08-17 2021-08-13 반도체 기억장치 및 이의 동작 방법
US17/401,401 US11705213B2 (en) 2020-08-17 2021-08-13 Semiconductor memory device capable of re-reading the setting information after power-on operation and operation method thereof
CN202110936019.7A CN114078511A (zh) 2020-08-17 2021-08-16 半导体存储装置及其动作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020137324A JP6975296B1 (ja) 2020-08-17 2020-08-17 半導体記憶装置および動作方法

Publications (2)

Publication Number Publication Date
JP6975296B1 true JP6975296B1 (ja) 2021-12-01
JP2022033438A JP2022033438A (ja) 2022-03-02

Family

ID=78766811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020137324A Active JP6975296B1 (ja) 2020-08-17 2020-08-17 半導体記憶装置および動作方法

Country Status (5)

Country Link
US (1) US11705213B2 (ja)
JP (1) JP6975296B1 (ja)
KR (1) KR102620349B1 (ja)
CN (1) CN114078511A (ja)
TW (1) TWI782636B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240062833A1 (en) * 2022-08-19 2024-02-22 Macronix International Co., Ltd. Page buffer counting for in-memory search
CN115312104B (zh) * 2022-09-30 2022-12-13 芯天下技术股份有限公司 闪存芯片配置信息读取方法、装置、电子设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002157169A (ja) * 2000-11-21 2002-05-31 Funai Electric Co Ltd Ｅｅｐｒｏｍアクセス装置、不揮発性メモリアクセス装置および不揮発性メモリアクセス方法
JP2008269769A (ja) * 2007-04-16 2008-11-06 Samsung Electronics Co Ltd 信頼性の高い初期化データを提供するフラッシュメモリ装置及びその初期化方法
JP2013206510A (ja) * 2012-03-29 2013-10-07 Toshiba Corp 不揮発性半導体記憶装置
JP2019121414A (ja) * 2018-01-11 2019-07-22 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3875621B2 (ja) 2002-10-30 2007-01-31 株式会社東芝 不揮発性半導体記憶装置
US7577030B2 (en) 2007-01-17 2009-08-18 Kabushiki Kaisha Toshiba Semiconductor storage device
KR100895065B1 (ko) * 2007-03-26 2009-05-04 삼성전자주식회사 리페어 데이터의 신뢰성을 높일 수 있는 플래시 메모리장치 및 그것의 리페어 방법
JP2009087509A (ja) 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
TWI507843B (zh) * 2012-04-27 2015-11-11 Winbond Electronics Corp 控制方法及運用該控制方法之電子裝置
JP5667143B2 (ja) * 2012-10-11 2015-02-12 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
KR102160290B1 (ko) * 2013-02-28 2020-09-25 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리의 읽기 방법
JP6182473B2 (ja) * 2013-09-25 2017-08-16 日本電信電話株式会社 データ分析装置及び方法及びプログラム
JP5905547B1 (ja) * 2014-09-05 2016-04-20 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP2017224370A (ja) * 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US10360989B2 (en) 2017-12-04 2019-07-23 Micron Technology, Inc. Electronic device with a fuse-read trigger mechanism

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002157169A (ja) * 2000-11-21 2002-05-31 Funai Electric Co Ltd Ｅｅｐｒｏｍアクセス装置、不揮発性メモリアクセス装置および不揮発性メモリアクセス方法
JP2008269769A (ja) * 2007-04-16 2008-11-06 Samsung Electronics Co Ltd 信頼性の高い初期化データを提供するフラッシュメモリ装置及びその初期化方法
JP2013206510A (ja) * 2012-03-29 2013-10-07 Toshiba Corp 不揮発性半導体記憶装置
JP2019121414A (ja) * 2018-01-11 2019-07-22 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Also Published As

Publication number Publication date
TWI782636B (zh) 2022-11-01
KR20220022104A (ko) 2022-02-24
US20220051740A1 (en) 2022-02-17
CN114078511A (zh) 2022-02-22
JP2022033438A (ja) 2022-03-02
US11705213B2 (en) 2023-07-18
KR102620349B1 (ko) 2024-01-02
TW202221718A (zh) 2022-06-01

Similar Documents

Publication Publication Date Title
US6967867B2 (en) Semiconductor memory device and method for correcting memory cell data
JP6494139B1 (ja) 半導体記憶装置
JP2013125527A (ja) 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム
JP2000228094A (ja) 不揮発性半導体記憶装置
JP6975296B1 (ja) 半導体記憶装置および動作方法
JP6453492B1 (ja) 半導体記憶装置
KR100590219B1 (ko) 프로그램 시간을 줄일 수 있는 불 휘발성 메모리 장치
CN114758689A (zh) 用于非易失性存储器的擦除方法和上电修复方法
KR102019567B1 (ko) 반도체 기억장치 및 이의 동작 설정 방법
US8359427B2 (en) Semiconductor device
KR20120013841A (ko) 비휘발성 메모리 장치의 데이터 판독 방법
EP0680050B1 (en) Flash EEPROM with auto-function for automatically writing or erasing data
KR970017698A (ko) 반도체 기억장치 및 그 용장 메모리셀부의 치환방법
JP2010033637A (ja) 不揮発性半導体記憶装置
CN111933209B (zh) 半导体装置
JP7422149B2 (ja) 不揮発性記憶装置
JP6708762B1 (ja) 半導体記憶装置
TWI762278B (zh) 非揮發性記憶體裝置及其程式化驗證電壓的設定方法
JP2009015977A (ja) 不揮発性半導体メモリとそれを用いた記憶装置
KR20090096877A (ko) 불휘발성 메모리 소자의 동작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211105

R150 Certificate of patent or registration of utility model

Ref document number: 6975296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150