KR20120013841A - 비휘발성 메모리 장치의 데이터 판독 방법 - Google Patents

비휘발성 메모리 장치의 데이터 판독 방법 Download PDF

Info

Publication number
KR20120013841A
KR20120013841A KR1020100076112A KR20100076112A KR20120013841A KR 20120013841 A KR20120013841 A KR 20120013841A KR 1020100076112 A KR1020100076112 A KR 1020100076112A KR 20100076112 A KR20100076112 A KR 20100076112A KR 20120013841 A KR20120013841 A KR 20120013841A
Authority
KR
South Korea
Prior art keywords
page
memory cells
state
memory
read
Prior art date
Application number
KR1020100076112A
Other languages
English (en)
Other versions
KR101678888B1 (ko
Inventor
은희석
유한웅
김재홍
조경래
송승환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100076112A priority Critical patent/KR101678888B1/ko
Priority to US13/198,750 priority patent/US8547752B2/en
Publication of KR20120013841A publication Critical patent/KR20120013841A/ko
Application granted granted Critical
Publication of KR101678888B1 publication Critical patent/KR101678888B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 비휘발성 메모리 장치의 데이터 판독 방법은 메모리 셀 어레이 내의 제1페이지의 복수의 메모리 셀의 제1 독출 레벨에 의해 판독되는 단계; 상기 제1페이지의 복수의 메모리 셀에 인접한 제2페이지의 복수의 메모리 셀의 제2 독출 레벨에 의해 판독되는 단계; 상기 판독된 제2 독출 레벨에 따른 제2페이지의 복수의 메모리 셀의 문턱 전압 값을 검증하기 위하여 상기 제1 독출 레벨에 따라 상기 제1페이지의 메모리 셀의 상태 변화가 판단되는 단계; 및 상기 판단된 제1페이지의 메모리 셀의 상태 변화를 통하여 상기 제2페이지의 메모리 셀들의 상태가 보정되는 단계를 포함한다.

Description

비휘발성 메모리 장치의 데이터 판독 방법{READ METHOD OF DATA IN NON-VOLATILE MEMORY DEVICE}
본 발명은 비휘발성 메모리 장치의 데이터 판독 방법 및 기록 매체에 관한 것으로, 보다 구체적으로는 전하 손실 또는 특정 이유로 인하여, 메모리 셀이 네거티브 문턱 전압을 갖는 경우 독출 시에 메모리 셀의 상태를 효과적으로 판독하기 위한 비휘발성 메모리 장치의 데이터 판독 방법 및 이를 실현시키기 위한 기록 매체에 관한 것이다.
대용량의 데이터를 저장하기 위해서 단일 메모리에 2 비트 이상을 저장할 수 있는 레벨 메모리가 개발되었고, 더욱이, 구성 요소들의 소형화로 인하여 복수의 인접 셀들의 부동 게이트들 간의 용량 커플링 효과(capacity coupling effect)가 발생된다. 데이터가 메모리 셀에 기입되면, 이전에 기입된 메모리 셀에 인접한 메모리 셀의 임계 전압은 용량 커플링 효과로 인해 올라간다.
일반적으로 메모리 셀은 전하 손실(chrage loss)을 고려하여 메모리 셀의 산포간의 마진(margin)을 확보하려고 하며, 용량 커플링 효과를 개선하기 위한 노력을 하고 있다.
하지만, 전하 손실 또는 특정 이유로 인하여, 메모리 셀이 네거티브 문턱 전압을 갖는 경우, 독출 시에 메모리 셀의 상태를 효과적으로 판독하기 위한 방법이 요구된다.
따라서, 본 발명이 해결하려는 과제는 전하 손실 또는 특정 이유로 인하여, 메모리 셀이 네거티브 문턱 전압을 갖는 경우, 독출 시에 메모리 셀의 상태를 효과적으로 판독하는 비휘발성 메모리 장치의 데이터 판독 방법, 이를 수행하는 메모리 컨트롤러 및 기록매체를 제공하는 것이다.
본 발명에 따른 비휘발성 메모리 장치의 데이터 판독 방법은 메모리 셀 어레이 내의 제1페이지의 복수의 메모리 셀들을 제1 독출 레벨을 이용하여 판독하는 단계; 상기 제1페이지의 복수의 메모리 셀에 인접한 제2페이지의 복수의 메모리 셀들을 제2 독출 레벨을 이용하여 판독하는 단계; 상기 제2 독출 레벨에 따른 제2페이지의 복수의 메모리 셀들의 문턱 전압 값을 검증하기 위하여 상기 제1 독출 레벨에 따라 상기 제1페이지의 메모리 셀들의 상태 변화를 판단하는 단계; 및 상기 판단된 제1페이지의 메모리 셀들의 상태 변화를 통하여 상기 제2페이지의 메모리 셀들의 상태을 보정하는 단계를 포함할 수 있다.
또한, 상기 비휘발성 메모리 장치의 데이터 판독 방법은 상기 제2페이지의 메모리 셀들의 보정된 상태를 적용하여 상기 제2페이지를 판독하는 단계를 더 포함할 수 있다.
또한, 상기 제2 독출 레벨을 이용하여 판독하는 단계는 상기 제2 독출 레벨을 이용하여 판독하는 경우, 상기 제2페이지의 적어도 하나의 메모리 셀의 문턱 전압 값을 음의 값으로 판독하는 단계를 포함할 수 있다.
또한, 상기 제1페이지의 메모리 셀의 상태 변화를 판단하는 단계는 상기 음의 값을 문턱 전압으로 갖는 상기 제2페이지의 메모리 셀들은 프로그램되지 않은 셀들로 판단하는 단계를 포함할 수 있다.
또한, 상기 제1페이지의 메모리 셀의 상태 변화가 판단하는 단계는 상기 음의 값을 문턱 전압으로 갖는 상기 제2페이지의 메모리 셀들 중 프로그램된 메모리 셀들을 검증하여 상기 제1페이지의 메모리 셀의 상태 변화를 판단하는 단계를 포함할 수 있다.
또한, 상기 제2페이지의 메모리 셀들의 상태를 보정하는 단계는 상기 제1페이지의 메모리 셀의 상태 변화의 판단을 통해 상기 제2페이지의 메모리 셀들의 상태를 보정하는 단계를 포함할 수 있다.
또한, 상기 제2페이지의 메모리 셀들의 상태를 보정하는 단계는 상기 제1페이지의 메모리 셀의 문턱 전압 값의 변화량이 커서 상기 제1 독출 레벨에 의할 경우 상기 제1페이지의 메모리 셀의 상태가 변화한 것으로 판단되면, 해당 메모리 셀에 인접한 상기 음의 값을 문턱 전압으로 갖는 상기 제2페이지의 메모리 셀의 상태를 프로그램된 상태로 보정하는 단계를 포함할 수 있다.
또한, 상기 제2페이지의 메모리 셀들의 상태를 보정하는 단계는 상기 제1페이지의 메모리 셀의 문턱 전압 값의 변화량이 커서 상기 제1 독출 레벨에 의할 경우 상기 제1페이지의 메모리 셀의 상태가 변화한 것으로 판단하면, 해당 메모리 셀에 인접한 상기 음의 값을 문턱 전압으로 갖는 상기 제2페이지의 메모리 셀들의 상태를 미리 정해진 기준에 따라 판단하여 디코딩하는 단계를 포함할 수 있다.
또한, 상기 미리 정해진 기준에 따라 판단하여 디코딩하는 단계는 상기 제2페이지 메모리 셀들의 채널 값을 미리 정해진 기준을 통하여 설정하여 상기 제2페이지의 메모리 셀들을 연판정(soft-decision) 디코딩하는 단계를 포함할 수 있다.
또한, 상기 제2페이지의 메모리 셀들의 상태를 보정하는 단계는 상기 제1페이지의 메모리 셀의 문턱 전압 값의 변화량이 커서 상기 제1 독출 레벨에 의할 경우 상기 제1페이지의 메모리 셀의 상태가 변화한 것으로 판단하면, 상기 제1페이지의 독출 레벨을 적어도 한번 이상 다시 보정하여 그에 따른 상기 제1페이지의 메모리 셀의 상태 변화들을 검출하고, 상기 음의 값을 문턱 전압으로 갖는 상기 제2페이지의 메모리 셀들을 이레이져(erasure) 셀로 판단하여 디코딩하는 단계를 포함할 수 있다.
또한, 상기 제2페이지의 메모리 셀들의 상태를 보정하는 단계는 상기 제1페이지의 메모리 셀의 문턱 전압 값의 변화량이 작아서 상기 보정된 제1 독출 레벨에 의할 경우 상기 제1페이지의 메모리 셀의 상태가 변화하지 않은 것으로 판단하면, 상기 음의 값을 문턱 전압으로 갖는 상기 제2페이지의 메모리 셀의 상태가 프로그램되지 않은 상태로 판단하여 상기 상태가 보정하지 않는 단계를 포함할 수 있다.
또한, 상기 비휘발성 메모리 장치의 데이터 판독 방법은 멀티-레벨 셀(multi-level cell)에서 수행될 수 있다.
본 발명에 따른 메모리 장치를 제어하는 메모리 컨트롤러는 메모리 셀들의 독출 레벨을 이용하여 판독하며, 독출 레벨이 이미 판독된 제1페이지에 인접한, 판독되지 않은 제2페이지를 판독하는 경우, 다시 상기 제1페이지를 상기 제1페이지의 독출 레벨을 이용하여 판독할 수 있도록 하는 역순 모듈; 및 상기 역순 모듈에 의해 다시 상기 제1페이지를 상기 제1페이지의 독출 레벨을 이용하여 판독하는 경우 상기 제1페이지의 독출 레벨을 보정하는 보정 모듈을 포함할 수 있다.
또한, 상기 메모리 컨트롤러는 상기 독출 레벨을 이용하여 판독한 값이 음의 값으로 판독할 수 있도록 설정될 수 있다.
또한, 상기 메모리 컨트롤러는 상기 제2페이지의 독출 레벨을 이용하여 판독한 값이 음의 값으로 판독한 경우, 음의 값을 문턱 전압으로 갖는 메모리 셀들을 프로그램되지 않은 셀로 판단할 수 있다.
또한, 상기 보정 모듈은 상기 제2페이지의 음의 값을 문턱 전압으로 갖는 메모리 셀들 중 프로그램된 메모리 셀을 검증하여 상기 제1페이지의 독출 레벨을 보정할 수 있다.
또한, 상기 보정 모듈은 상기 검증을 통해 상기 제1페이지의 독출 레벨을 미리 정해진 값만큼 시프트하여 보정할 수 있다.
또한, 상기 보정 모듈은 상기 음의 값을 문턱 전압으로 갖는 상기 제2페이지의 메모리 셀들 중 프로그램된 메모리 셀들을 검증하여 상기 제1 독출 레벨을 보정하고 상기 보정된 제1 독출 레벨에 따라 상기 제1페이지의 메모리 셀의 상태 변화의 판단을 통해 상기 제2페이지의 메모리 셀들의 상태를 보정할 수 있다.
본 발명의 비휘발성 메모리 장치의 데이터 판독 방법에 따르면, 전하 손실 또는 특정 이유로 인하여, 메모리 셀이 네거티브 문턱 전압을 갖는 경우에도 판독 시에 메모리 셀의 상태를 효과적으로 판독할 수 있다.
도 1a는 본 발명의 일 예에 따른 비휘발성 메모리 시스템의 블록도이다.
도 1b는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이의 일부를 나타내는 도면이다.
도 2는 도 1a의 신호 처리 모듈을 구체적으로 나타내는 도면이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 N번째 워드라인 및 N-1번째 워드라인에 위치한 메모리 셀들의 산포를 나타낸다.
도 4는 본 발명의 일 실시예에 따른 방법을 설명하기 위한 N-1번째 워드라인 및 N번째 워드라인에 위치한 일부 메모리 셀들을 나타낸다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 EOL(End Of Life) 상태에 해당하는 N번째 워드라인 및 N-1번째 워드라인에 위치한 메모리 셀들의 산포를 나타낸다.
도 6은 본 발명의 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 데이터 판독 방법을 설명하기 위한 플로우 차트이다.
도 7은 본 발명의 실시예에 따른 전자 시스템의 블록도이다.
도 8a 내지 도 8c 각각은 본 발명의 일 실시예에 따른 메모리 모듈을 나타내는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명에 따른 실시예는 다양한 변경을 가할 수 있고 여러가지 형태를 가질 수 있으므로 특정실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1a는 본 발명의 일 예에 따른 비휘발성 메모리 시스템의 블록도이다. 이를 참조하면, 비휘발성 메모리 시스템(100)은 비휘발성 메모리 장치(120) 및 상기 메모리 장치(120)를 컨트롤하는 메모리 컨트롤러(110)를 포함한다.
메모리 장치(120)는 메모리 셀 어레이(Memory Array)(230), 디코더(Decoder)(240), 기입 드라이버/센스앰프(Write Driver/SA)회로(250), 칩 컨트롤러(Chip Controller)(260), 전압 발생기(Analog Voltage Generator)(270) 및 입출력 회로(I/O Circuit)(280)를 포함하고, 메모리 컨트롤러(110)는 SRAM(111), CPU(112), Host I/F(113), 신호 처리 모듈(Signal Processing Module)(114) 및 Memory I/F(115)를 포함한다. 여기서, 상기 신호 처리 모듈(Signal Processing Module)(114)은 상기 메모리 컨트롤러(110) 내부에 위치하는 것으로 도시하였으나, 본 발명의 범위가 이에 한정되는 것은 아니다, 예컨대, 상기 신호 처리 모듈(Signal Processing Module)(114)은 상기 메모리 컨트롤러(110)의 외부에 위치하여 인터페이스될 수도 있다.
상기 SRAM(111), CPU(112), Host I/F(113), 및 Memory I/F(115)에 대해서는 통상 지식을 갖춘 자들은 용이하게 기능을 알 수 있는바 설명은 생략하고, 신호 처리 모듈(Signal Processing Module)(114)에 대한 구체적 설명은 도 2의 설명에서 하기로 한다.
메모리 셀 어레이(230)는 메인 영역(231)와 스페어(Spare) 영역(232)을 포함한다.
메인 영역(231)은 사용자 데이터를 저장하는데 사용될 수 있어 사용자 데이터 영역이라고도 칭하며, 스페어 영역은 ECC(error correcting code) 정보 데이터를 저장하는데 사용될 수 있다.
디코더(240)는 로우 어드레스들에 응답하여 다수의 워드라인들 중에서 하나의 워드라인을 선택하고, 선택된 워드 라인으로 제1동작 전압을 공급하고 비선택된 워드라인들 각각으로 제2동작 전압을 공급할 수 있다. 예컨대, 프로그램 동작 모드에서, 디코더(240)는 선택된 워드라인으로 제1동작 전압(예컨대, 프로그램 전압)을 공급하고 비선택된 워드라인들 각각으로 제2동작 전압(예컨대, 패스 전압)을 공급할 수 있다. 또한, 읽기 동작 모드에서 디코더(240)는 선택된 워드라인으로 제1동작 전압(예컨대, 접지 전압)을 공급하고 비선택된 워드라인들 각각으로 제2동작 전압(예컨대, 판독 전압)을 공급할 수 있다.
기입 드라이버/센스앰프 회로(250)는 다수의 비트라인들에 선택적으로 연결되어, 지정된 메모리 셀들로 데이터를 기입(즉, 프로그램)하거나 지정된 메모리 셀들로부터 데이터를 감지 증폭함으로써 판독(Read)한다. 기입 드라이버/센스앰프회로(250)는 프로그램 동작시 프로그램될 데이터 셋을 저장하고, 판독 동작시 메모리 셀들로부터 리드된 데이터 셋를 저장하기 위한 다수의 데이터 저장 장치들(미도시)을 구비할 수 있다. 다수의 데이터 저장 장치들(미도시) 각각은 다수의 래치들로 구현될 수 있다. 다수의 데이터 저장 장치들(미도시)은 또한 프로그램 검증 동작시 리드된 데이터 셋을 저장할 수 있다.
기입 드라이버/센스앰프 회로(250)와 메모리셀 어레이(230) 사이에는 기입 드라이버 또는 센스앰프를 다수의 비트라인들에 선택적으로 연결하기 위한 스위칭 블록(미도시)이 더 구비될 수 있다.
칩 컨트롤러(260)는 외부에서 제공된 커맨드에 응답하여 메모리 장치의 동작(예컨대, 프로그램 동작, 소거 동작, 판독 동작 등)을 제어하기 위한 내부 제어 신호들(미도시)을 출력한다. 전압 발생기(270)는 메모리 장치(120)의 동작에 필요한 전압(예컨대, 프로그램 전압, 패스 전압, 판독 전압 등)을 생성한다.
입출력 회로(280)는 외부(예컨대, 메모리 컨트롤러(110))와의 인터페이스 기능을 수행한다. 구체적으로는 외부로부터 커맨드 및 프로그램할 데이터를 수신하고, 상태 신호 및 판독된 데이터를 외부로 전송할 수 있다.
메모리 컨트롤러(110)는 호스트(Host)와 메모리 장치(120)간의 제반 데이터 교환을 제어한다. 예컨대, 메모리 컨트롤러(110)는 호스트(Host)의 제어에 따라 메모리 장치(120)를 제어하여 데이터를 기록하거나 데이터를 판독한다.
도 1b는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이의 일부를 나타내는 도면이다. 도 1b에는 메모리 셀 어레이의 하나의 스트링을 도시한다.
도 1b를 참조하면, 하나의 비트 라인(BL)은 상기 비트 라인(BL)에 대응하는 하나의 스트링(10)이 연결될 수 있다. 상기 스트링(10)은 스트링 선택 라인(SSL), 접지 선택 트랜지스터(GSL)를 포함할 수 있다. 또한 스트링(10)에서 스트링 선택 라인(SSL)에 연결된 트랜지스터의 드레인은 비트 라인(BL)에 연결되고, 접지 선택 라인(GSL)에 연결된 트랜지스터의 소오스는 공통 소오스 라인(CSL)에 연결된다. 스트링 선택 라인(SSL)에 연결된 트랜지스터의 소오스와 접지 선택 라인(GSL)의 트랜지스터의 드레인 사이에는 복수 개의 트랜지스터들이 직렬 연결된다. 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL) 사이에 직렬 연결된 상기 트랜지스터들의 게이트들은 각각 워드 라인(WL0~WLm)과 연결된다.
스트링 선택 라인(SSL)의 트랜지스터는 상기 스트링 선택 라인(SSL)을 통해 인가되는 전압에 의해 제어되고, 접지 선택 라인(GSL)의 트랜지스터는 상기 접지 선택 라인(GSL)을 통해 인가되는 전압 레벨에 의해 제어된다. 또한 상기 스트링 선택 라인(SSL) 및 상기 접지 선택 라인(GSL)의 사이에 연결된 트랜지스터들은 각각 연결된 워드 라인(WL0~WLm)을 통해 인가되는 전압 레벨에 의하여 제어될 수 있다. 이때, 상기 트랜지스터들은 각각 하나의 메모리 셀들로서, 각각 데이터를 저장할 수 있다. 일반적으로, 상기 트랜지스터들은 워드 라인(WL0)에 위치한 트랜지스터부터 워드 라인(WLm)에 위치한 트랜지스터 순으로 데이터가 프로그램되거나 판독될 수 있거나, 그 반대 순으로 데이터가 프로그램되거나 판독될 수도 있다. 예컨대, 제N-1번째 페이지(11)에 위치한 트랜지스터(13)의 데이터를 판독한 후 제N번째 페이지(12)에 위치한 트랜지스터(14)의 데이터를 판독할 수 있다.
하지만, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이의 경우에는 상술한 바와 같이 단일 방향으로 프로그램되거나 판독되는 것으로 한정되지 않고, 양 방향으로 프로그램되거나 판독될 수도 있다. 예컨대, 제N-1번째 페이지(11)에 위치한 트랜지스터(13)의 데이터를 판독하고 제N번째 페이지(12)에 위치한 트랜지스터(14)의 데이터를 판독한 후, 상기 제N-1번째 페이지(11)에 위치한 트랜지스터(13)의 데이터를 다시 판독할 수도 있다. 이에 대한 보다 구체적인 설명은 이하에서 하기로 한다.
도 2는 도 1a의 신호 처리 모듈을 구체적으로 나타내는 도면이다. 도 2를 참고하면, 상기 신호 처리 모듈(114)은 역순 모듈(1143) 및 보정 모듈(1144)을 포함한다.
상기 신호 처리 모듈(114)은 메모리 어레이(231)의 메모리 셀의 독출 레벨을 이용하여 메모리 어레이(231)에 데이터를 판독하거나 프로그램 할 수 있도록 한다.
상기 신호 처리 모듈(114)은 커맨드 신호를 발생하고 이를 통해 도 1의 칩 컨트롤러(260)를 제어하여 메모리 장치의 동작(예컨대, 프로그램 동작, 소거 동작, 판독 동작 등)을 제어하기 위한 내부 제어 신호들(미도시)을 출력하도록 한다.
상기 신호 처리 모듈(114)은 메모리 셀들의 용량 커플링 효과 발생 정도(예컨대, 문턱 전압 변화량)를 추정하고 독출 레벨 및/또는 메모리 셀의 상태를 보정하여 칩 컨트롤러(260)가 메모리 장치를 컨트롤하도록 하는 내부 제어 신호들을 출력하도록 제어한다. 보다 구체적으로, 상기 신호 처리 모듈(114)은 메모리 셀들의 용량 커플링 효과 발생 정도(예컨대, 문턱 전압 변화량)를 추정할 수 있고, 독출 레벨 및/또는 메모리 셀의 상태를 보정할 수도 있다. 상기 신호 처리 모듈(114)은 상기 처리 결과에 따라 상기 칩 컨트롤러(260)에 각기 다른 커맨드 신호를 출력할 수 있으며, 상기 칩 컨트롤러(260)는 이에 따라 메모리 장치의 동작을 제어할 수 있다.
상기 역순 모듈(1143)은 상기 메모리 어레이(231)의 이미 판독된 제1페이지(예컨대, N-1번째 워드라인)에 인접한, 판독되지 않은 제2페이지(예컨대, N번째 워드라인)를 판독한 이후, 다시 상기 제1페이지의 독출 레벨을 이용하여 판독 또는 보정할 수 있도록 하여 도 1a에서 설명한 것과 같이 페이지 판독 순서가 바뀔 수 있게 한다.
상기 보정 모듈(1144)은 메모리 셀의 독출 레벨을 보정할 수 있도록 한다. 보다 구체적으로, 예컨대, 상기 역순 모듈(1143)에 의해 다시 상기 제1페이지의 독출 레벨을 이용하여 판독하는 경우 상기 제1페이지의 독출 레벨을 보정할 수 있도록 한다.
또한, 상기 보정 모듈(1144)은 상기 제1페이지의 독출 레벨에 기초한 상기 제1페이지의 메모리 셀의 상태 변화의 판단을 통해서 상기 제2페이지의 메모리 셀들의 상태를 보정할 수 있도록 한다. 예컨대, 상기 제1페이지의 메모리 셀의 상태 변화가 있다고 판단되면, 상기 제2페이지의 프로그램되지 않은 메모리 셀들의 상태를 프로그램된 상태의 메모리 셀들의 상태로 보정할 수 있다.
본 명세서에서 모듈(module)이라 함은 본 발명의 실시 예에 따른 기술적 사상을 수행하기 위한 하드웨어 및 상기 하드웨어를 구동하기 위한 소프트웨어의 기능적 또는 구조적 결합을 의미할 수 있다. 예컨대, 상기 모듈은 소정의 프로그램 코드와 상기 프로그램 코드가 수행되기 위한 하드웨어 리소스의 논리적 또는 기능적 단위를 의미할 수 있으며 반드시 물리적으로 연결된 프로그램 코드를 의미하거나 한 종류의 하드웨어를 의미하는 것은 아니다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 N번째 워드라인 및 N-1번째 워드라인에 위치한 메모리 셀들의 산포를 나타낸다.
메모리 셀에 데이터를 프로그램하는 경우와 판독하는 경우 일반적으로 그 진행순서는 1번째 워드라인(첫번째 페이지)부터 시작하여 마지막 워드라인(마지막 페이지) 순으로 진행된다.
N번째 워드라인(WL#N)이 N-1번째 워드라인(WL#N-1)보다 프로그램 동작이 나중에 이루어질 경우, N번째 워드라인(WL#N)의 프로그램 동작에 의해 N-1번째 워드라인(WL#N-1)의 메모리 셀들에 용량 커플링 효과가 발생된다.
이때, N-1번째 워드라인(WL#N-1)을 판독하는 경우 이미 설정된 독출 레벨을 N번째 워드라인에 의한 상기 용량 커플링 효과를 고려한 보정을 통해 다시 설정(또는 보정)하여 판독할 수도 있으나 본 발명의 범위가 반드시 이에 한정되는 것은 아니다. 예컨대, N-1번째 워드라인(WL#N-1)의 이전 독출 레벨을 보정하지 않고 상기 -1번째 워드라인(WL#N-1)을 판독할 수 있다.
도 3a를 참고하면, N번째 워드라인(WL#N)의 제1상태(state 1)는 소거 상태, 제2상태(state 2) 내지 제4상태(state 4) 상태는 각각 제1프로그램 상태, 제2프로그램 상태 및 제3프로그램 상태에 해당한다고 가정할 수 있다.
이때, 제2상태(state 2)의 일부 영역(20)에 속하는 메모리 셀들은 제1프로그램 상태에 해당하지만, 네거티브(-) 문턱 전압(Vth)을 갖는다.
메모리 셀의 데이터 판독시 독출 레벨이 네거티브인 경우에는 상기 독출 레벨보다 작은 문턱 전압(Vth)을 갖는 셀들은 프로그램되지 않은 상태(소거 상태)로 판독된다. 또한, 네거티브 문턱 전압(Vth)을 갖는 메모리 셀들은 소거 상태로 판독될 수 있다.
상기 일부 영역(20)은 네거티브 문턱 전압을 갖기 때문에 제1프로그램 상태에 해당함에도 불구하고 프로그램되지 않은 상태로 판독되므로, N-1번째 워드라인(WL#N-1)에 용량 커플링 효과를 거의 주지 않는 것으로 잘못 판단되게 된다.
도 3b를 참고하면, N번째 워드라인(WL#N)의 네거티브 영역에 의해 용량 커플링 효과가 발생된 N-1번째 워드라인(WL#N-1)의 각 상태는 제1'상태(state 1'), 제2'상태(state 2'), 제3'상태(state 3') 및 제4'상태(state 4')에 해당한다.
특히, 제2'상태(state 2'), 제3'상태(state 3') 및 제4'상태(state 4')는 각각 제1산포(21, 31 및 41) 및 제2산포(22, 32 및 42)를 포함한다.
상기 제1산포(21, 31 및 41)는 상기 N번째 워드라인(WL#N)에 의해 용량 커플링 효과를 적게 받은 산포에 해당하고, 상기 제2산포(22, 32 및 42)는 상기 N번째 워드라인(WL#N)에 의해 용량 커플링 효과를 많이 받은 산포에 해당한다.
여기서, 용량 커플링 효과를 적게 받은 산포라 함은 상기 N번째 워드라인(WL#N)의 영향에 의해 문턱 전압의 변화량(ΔV0)이 작은 산포를 의미하고, 용량 커플링 효과를 많이 받은 산포라 함은 상기 N번째 워드라인(WL#N)의 영향에 의해 문턱 전압의 변화량(ΔV1)이 큰 산포를 의미한다.
이때, 문턱 전압의 변화량이 작다고 함은 미리 정해진 값보다 작은 변화 값을 갖기 때문에, N-1번째 워드라인(WL#N-1)을 다시 판독하는 경우 상기 독출 레벨을 기준할 때, 메모리 셀의 상태 변화(예컨대, 이전 판독 시에는 제1프로그램 상태였는데, 다시 판독하는 경우 제2프로그램 상태에 해당하는 경우 또는 다시 판독하는 경우 독출 레벨을 보정하고 보정 전 독출 레벨에 의할 때에는 제1프로그램 상태였는데, 보정 후 독출 레벨에 의할 때에는 제2프로그램 상태에 해당하는 경우 등)가 거의 없다는 것을 의미할 수 있다.
또한, 문턱 전압의 변화량이 크다고 함은 미리 정해진 값보다 큰 변화 값을 갖기 때문에, N-1번째 워드라인(WL#N-1)의 독출 레벨을 보정하여 다시 판독하는 경우 상기 보정된 독출 레벨을 기준할 때, 메모리 셀의 상태 변화(예컨대, 이전 판독 시에는 제1프로그램 상태였는데, 다시 판독하는 경우 제2프로그램 상태에 해당하는 경우 또는 다시 판독하는 경우 독출 레벨을 보정하고 보정 전 독출 레벨에 의할 때에는 제1프로그램 상태였는데, 보정 후 독출 레벨에 의할 때에는 제2프로그램 상태에 해당하는 경우 등)가 발생하는 경우를 의미할 수 있다. 하지만, 본 발명의 범위가 이 경우에만 한정되는 것은 아니다.
N번째 워드라인(WL#N)의 네거티브 영역에는 제1상태(state 1) 및 제2상태(state 2)의 일부 영역(20)이 위치한다. 상기 제1상태(state 1)는 프로그램되지 않은 상태(소거 상태)이므로 N-1번째 워드라인(WL#N-1)의 문턱 전압의 변화에 영향을 거의 미치지 않는다.
제2상태(state 2)의 일부 영역(20)은 제1프로그램 상태이므로 N-1번째 워드라인(WL#N-1)의 문턱 전압의 변화에 영향을 미친다. 하지만, 네거티브 영역에 있는 상태는 프로그램된 상태라고 하더라도 프로그램되지 않은 상태(소거 상태)로 판독되므로, 상기 일부 영역(20)에 속하는 메모리 셀들은 프로그램되지 않은 상태로 잘못 판독된다. 이에 대한 보다 구체적인 설명은 도 4와 함께 이하에서 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 방법을 설명하기 위한 비트라인(BL)들, N-1번째 워드라인(WL#N) 및 N번째 워드라인(WL#N)에 위치한 일부 메모리 셀들을 나타낸다. 도 4를 참고하면, 도 4는 N-1번째 워드라인(WL#N-1) 및 N번째 워드라인(WL#N)에 각각 위치한 총 10개의 메모리 셀을 도시한다.
상기 N-1번째 워드라인(WL#N-1)에 위치한 5개의 메모리 셀(311, 321, 331, 341 및 351)은 각각 임의의 상태에 해당하고, N번째 워드라인(WL#N)에 위치한 메모리 셀들(310, 320, 330, 340 및 350)은 각각 프로그램되지 않은 상태(소거 상태)로 판단된 메모리 셀에 해당한다.
N번째 워드라인(WL#N)에 위치한 5개의 메모리 셀(310, 320, 330, 340 및 350)은 프로그램 되지 않은 상태(소거 상태)이므로 N-1번째 워드라인(WL#N-1)의 메모리 셀들(311, 321, 331, 341 및 351)의 문턱 전압의 변화에 영향을 거의 미치지 않아야 한다.
하지만, 문턱 전압 변화량이 작은(ΔV0) 일부 메모리 셀(311, 321 및 341)은 도 3b의 제1산포(21)에 포함되며, 문턱 전압 변화량이 큰(ΔV1) 나머지 메모리 셀(331 및 351)은 제2산포(22)에 포함된다.
이를 달리 해석하면, N번째 워드라인(WL#N)에 위치한 5개의 메모리 셀(310, 320, 330, 340 및 350) 중, 상기 나머지 메모리 셀(331 및 351)에 인접한 일부 메모리 셀(330 및 350)은 실제로는 프로그램되지 않은 상태(소거 상태)가 아니라 제1프로그램 상태에 해당하는 셀들(예컨대, 상기 일부 영역(20)에 속하는 셀들)로 간주될 수 있다.
따라서, N번째 워드라인(WL#N)의 메모리 셀들 중 프로그램되지 않은 상태(소거 상태)로 판단되었지만 실제로는 프로그램된 상태인 메모리 셀들이 존재하게 된다.
이를 판단하기 위한 방법을 보다 구체적으로 설명하면, 상기 N-1번째 워드라인(WL#N-1)의 독출 레벨이 보정된다. 즉, 이전 독출 레벨보다 미리 정해진 값만큼 레벨이 시프트 되어 다시 독출 레벨을 설정될 수 있다. 이때, 상기 미리 정해진 값의 양은 메모리 셀들의 채널 상태, 예컨대, 인듀런스(endurance), 리텐션(retention) 정도 등의 상태에 따라 다른 값으로 결정될 수 있으며, 사전에 테이블화된 형태로 상기 메모리 장치 내의 버퍼(미도시) 또는 스페어 영역(232) 등에 저장되어있을 수 있다.
상기 N-1번째 워드라인(WL#N-1)에 속하는 메모리 셀들 중 다시 판독하는 경우나 새로 설정된 독출 레벨에 따라 다시 판독하는 경우, 이전의 경우와 달리 상태가 변하는 메모리 셀들(331 및 351)이 있을 수 있다. 이러한 메모리 셀들(331 및 351)은 문턱 전압 변화량이 큰 메모리 셀들에 해당하고, 이러한 메모리 셀들(331 및 351)에 인접한 메모리 셀들(330 및 350)은 실제로는 프로그램된 상태인 메모리 셀들에 해당할 수 있다. 그 이유는 메모리 셀들(330 및 350)이 실제로는 프로그램된 상태이기 때문에 상기 메모리 셀들(331 및 351)의 문턱 전압 변화량에 큰 영향을 발생시켰을 것이기 때문이다.
이상에서는 N-1번째 워드라인(WL#N-1)을 다시 판독하는 경우 메모리 셀(331 및 351)의 문턱 전압 변화량(ΔV1)이 커서 상태가 변화하는 경우에 N번째 워드라인(WL#N)에 위치한 5개의 메모리 셀(310, 320, 330, 340 및 350) 중, 상기 메모리 셀(331 및 351)에 인접한 일부 메모리 셀(330 및 350)은 실제로는 프로그램되지 않은 상태(소거 상태)가 아니라 제1프로그램 상태에 해당하는 셀들(예컨대, 상기 일부 영역(20)에 속하는 셀들)로 바로 간주되었으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
예컨대, 상기 메모리 셀(330 및 350)이 제1프로그램 상태에 해당하는 셀들(예컨대, 상기 일부 영역(20)에 속하는 셀들)로 바로 간주되지 않고, N-1번째 워드라인(WL#N-1)의 독출 레벨을 여러 번 보정하고 상기 N-1번째 워드라인(WL#N-1)에 속하는 셀들의 문턱 전압 변화량 및 그에 따른 상태 변화를 종합 고려하여, 미리 정해진 소스에 따른 확률 값을 통해 상기 N번째 워드라인(WL#N)의 메모리 셀들 중 실제로 제1프로그램 상태에 해당하는 셀들(예컨대, 상기 일부 영역(20)에 속하는 셀들)을 찾을 수 있다.
보다 구체적으로, N-1번째 워드라인(WL#N-1)의 독출 레벨을 여러 번 보정하는 경우, 문턱 전압 변화에 의해 상태가 자주 변화하는 N-1번째 워드라인(WL#N-1)의 메모리 셀의 경우에는 실제로 제1프로그램 상태에 해당하는 N번째 워드라인(WL#N)의 메모리 셀들(예컨대, 상기 일부 영역(20)에 속하는 셀들)에 해당할 확률이 높을 것이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 EOL(End Of Life) 상태에 해당하는 N번째 워드라인(WL#N) 및 N-1번째 워드라인(WL#N-1)에 위치한 메모리 셀들의 산포를 나타낸다. 도 5a 및 도 5b는 EOL(End Of Life) 상태에 해당하므로, 차지 로스(charge loss)에 의해 각 상태가 도 3a 및 도 3b와는 달리 중첩될 수도 있다.
N번째 워드라인(WL#N)이 N-1번째 워드라인(WL#N-1)보다 프로그램 동작 또는 판독 동작이 나중에 이루어지고, 따라서, N번째 워드라인(WL#N)의 프로그램 동작에 의해 N-1번째 워드라인(WL#N-1)의 메모리 셀들에 용량 커플링 효과가 발생된다.
이때, N-1번째 워드라인(WL#N-1)을 판독하는 경우 이미 설정된 독출 레벨을 N번째 워드라인에 의한 상기 용량 커플링 효과를 고려한 보정을 통해 다시 설정(또는 보정)하여 판단할 수도 있으나 본 발명의 범위가 이에 한정되는 것은 아니다.
도 5a를 참고하면, N번째 워드라인(WL#N)의 제1상태(state 1)는 소거 상태, 제2상태(state 2) 내지 제4상태(state 4) 상태는 각각 제1프로그램 상태, 제2프로그램 상태 및 제3프로그램 상태에 해당한다고 가정할 수 있다.
이때, 제2상태(state 2)의 일부 영역(20')에 속하는 메모리 셀들은 제1프로그램 상태에 해당하지만, 네거티브(-) 문턱 전압(Vth)을 갖는다.
메모리 셀의 데이터 판독 시 독출 레벨이 네거티브인 경우에는 상기 독출 레벨보다 작은 문턱 전압(Vth)을 갖는 셀들은 프로그램되지 않은 상태(소거 상태)로 판독된다. 또한, 네거티브 문턱 전압(Vth)을 갖는 메모리 셀들은 소거 상태로 판독될 수 있다.
상기 일부 영역(20')은 네거티브 문턱 전압을 갖기 때문에 제1프로그램 상태에 해당함에도 불구하고 프로그램되지 않은 상태로 판독되므로, N-1번째 워드라인(WL#N-1)에 용량 커플링 효과를 거의 주지 않는 것으로 잘못 판단되게 된다.
도 5b를 참고하면, N번째 워드라인(WL#N)의 네거티브 영역에 의해 용량 커플링 효과가 발생된 N-1번째 워드라인(WL#N-1)의 각 상태는 제1'상태(state 1'), 제2'상태(state 2'), 제3'상태(state 3') 및 제4'상태(state 4')에 해당한다.
특히, 제2'상태(state 2'), 제3'상태(state 3') 및 제4'상태(state 4')는 각각 제1산포(21', 31' 및 41'), 및 제2산포(22', 32' 및 42')를 포함한다.
상기 제1산포(21', 31' 및 41')는 상기 N번째 워드라인(WL#N)에 의해 용량 커플링 효과를 적게 받은 산포에 해당하고, 상기 제2산포(22', 32' 및 42')는 상기 N번째 워드라인(WL#N)에 의해 용량 커플링 효과를 많이 받은 산포에 해당한다.
여기서, 용량 커플링 효과를 적게 받은 산포라 함은 상기 N번째 워드라인(WL#N)의 영향에 의해 문턱 전압의 변화량이 작은 산포를 의미하고, 용량 커플링 효과를 많이 받은 산포라 함은 상기 N번째 워드라인(WL#N)의 영향에 의해 문턱 전압의 변화량이 큰 산포를 의미한다.
이때, 문턱 전압의 변화량이 작다고 함은 미리 정해진 값보다 작은 변화 값을 갖기 때문에, N-1번째 워드라인(WL#N-1)의 독출 레벨을 보정하여 다시 판독하는 경우 상기 보정된 독출 레벨을 기준할 때, 메모리 셀의 상태 변화(예컨대, 이전 판독 시에는 제1프로그램 상태였는데, 다시 판독하는 경우 제2프로그램 상태에 해당하는 경우 또는 다시 판독하는 경우 독출 레벨을 보정하고 보정 전 독출 레벨에 의할 때에는 제1프로그램 상태였는데, 보정 후 독출 레벨에 의할 때에는 제2프로그램 상태에 해당하는 경우 등)가 거의 없다는 것을 의미할 수 있다.
또한, 문턱 전압의 변화량이 크다고 함은 미리 정해진 값보다 큰 변화 값을 갖기 때문에, N-1번째 워드라인(WL#N-1)의 독출 레벨을 보정하여 다시 판독하는 경우 상기 보정된 독출 레벨을 기준할 때, 메모리 셀의 상태 변화(예컨대, 이전 판독 시에는 제1프로그램 상태였는데, 다시 판독하는 경우 제2프로그램 상태에 해당하는 경우 또는 다시 판독하는 경우 독출 레벨을 보정하고 보정 전 독출 레벨에 의할 때에는 제1프로그램 상태였는데, 보정 후 독출 레벨에 의할 때에는 제2프로그램 상태에 해당하는 경우 등)가 발생하는 경우를 의미할 수 있다. 하지만, 본 발명의 범위가 이 경우에만 한정되는 것은 아니다.
N번째 워드라인(WL#N)의 네거티브 영역에는 제1상태(state 1) 및 제2상태(state 2)의 일부 영역(20')이 위치한다. 상기 제1상태(state 1)는 프로그램되지 않은 상태(소거 상태)이므로 N-1번째 워드라인(WL#N-1)의 문턱 전압의 변화에 영향을 거의 미치지 않는다.
제2상태(state 2)의 일부 영역(20')은 제1프로그램 상태이므로 N-1번째 워드라인(WL#N-1)의 문턱 전압의 변화에 영향을 미친다. 하지만, 네거티브 영역에 있는 상태는 프로그램된 상태라고 하더라도 프로그램되지 않은 상태(소거 상태)로 판독되므로, 상기 일부 영역(20')에 속하는 메모리 셀들은 프로그램되지 않은 상태로 잘못 판독된다.
앞서 설명한 대로, 도 5a 및 도 5b는 EOL(End Of Life) 상태에 해당하므로, 차지 로스(charge loss)에 의해 각 상태가 서로 중첩될 수 있다. 따라서, 각 상태를 효율적으로 구분할 독출 레벨로 보정(또는 설정)되어야 한다.
이러한 독출 레벨의 보정(또는 설정)을 위하여 미리 정해진 값만큼 독출 레벨이 시프트되어 보정(또는 설정)될 수 있고, 상기 미리 정해진 값의 양은 사전에 테이블화된 형태로 상기 메모리 장치 내의 버퍼(미도시) 또는 스페어 영역(232) 등에 저장되어있을 수 있다.
도 6은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 데이터 판독 방법을 설명하기 위한 플로우 차트이다. 도 6을 참고하면, 메모리 셀 어레이 내의 제1페이지의 복수의 메모리 셀들을 제1 독출 레벨을 이용하여 판독한다(S10).
다음으로, 상기 제1페이지의 복수의 메모리 셀에 인접한 제2페이지의 복수의 메모리 셀들을 제2 독출 레벨을 이용하여 판독한다(S20).
상기 제1 독출 레벨에 따라 상기 제1페이지의 메모리 셀들의 상태 변화를 판단한다(S30). 이때, 제1 독출 레벨을 보정하여 상기 보정된 제1 독출 레벨에 따라 상기 제1페이지의 메모리 셀들의 상태 변화를 판단할 수도 있다. 이때, 상기 제1 독출 레벨의 보정을 적어도 한번 이상 수행하여 그에 따른 상기 제1페이지의 메모리 셀들의 상태 변화들을 판단할 수도 있다.
이러한 결과에 따라 상기 제2페이지의 복수의 메모리 셀들의 문턱 전압 값이 음의 값을 가질 수 있을 지가 검증될 수 있다. 상기 제1 독출 레벨의 보정은 미리 정해진 값만큼 시프트되어 보정될 수 있으며, 상기 제1페이지의 메모리 셀의 상태 변화는 예컨대, 소거 상태에서 제1프로그램 상태로의 변화 또는 제1프로그램 상태에서 제2프로그램 상태로의 변화 등에 해당할 수 있다.
상기 판단된 제1페이지의 메모리 셀들의 상태 변화를 통하여 상기 제2페이지의 메모리 셀들의 상태를 보정한다(S40). 보다 구체적으로, 상기 제1페이지의 메모리 셀들의 상태 변화가 큰 경우, 이에 인접한 제2페이지 메모리 셀은 제1프로그램 상태로 판단하여 제2페이지의 메모리 셀들의 상태를 소거 상태에서 제1프로그램 상태로 보정할 수 있다. 이때, 상기 제1 독출 레벨을 적어도 한번 이상 보정하는 경우, 그에 따른 상기 제1페이지의 메모리 셀의 상태 변화들의 확률 값을 이용하여 해당 메모리 셀에 인접한 상기 제2페이지의 메모리 셀들의 상태를 보정할 수 있다.
또한, 상기 제1페이지의 메모리 셀들의 상태 변화가 큰 경우, 이에 인접한 제2페이지 메모리 셀들(예컨대, 음의 값을 문턱 전압으로 갖는 상기 제2페이지의 메모리 셀들)을 이레이져(erasure) 셀로 판단하여 디코딩할 수 있다. 이때, 상기 이레이져 셀은 해당 셀이 에러가 있는 셀인지(예컨대, 인접 셀이 상태 변화가 큰 셀 경우인지)를 판단하기 어려운 셀에 해당한다.
또한, 상기 제2페이지의 메모리 셀의 상태는 미리 정해진 기준에 따라 판단되어 디코딩 후 보정될 수 있다. 보다 구체적으로, 상기 제2페이지 메모리 셀들의 채널 값(예컨대, LLR: Log Likelihood Ratio 값)을 미리 정해진 기준에 따라 설정하여 상기 제2페이지의 메모리 셀을 연판정(soft-decision) 디코딩함으로써 상기 제2페이지의 메모리 셀의 상태를 보정할 수 있다.
상기 제2페이지의 메모리 셀들의 보정된 상태를 적용하여 상기 제2페이지를 판독한다(S50).
이와 같이, 본 발명에 따르면, N번째 페이지의 프로그램되지 않은 상태로 판독된 셀들이 프로그램된 상태로 판독될 수 있어, N번째 페이지를 판독하는 경우 보다 효율적이고 정확한 판독이 이루어질 수 있다.
도 7은 본 발명의 실시예에 따른 전자 시스템의 블록도이다. 도 6을 참조하면, 모바일 기기, 노트북, 데스크 톱 컴퓨터와 같은 시스템에 장착될 수 있는 전자 시스템(10)은 본 발명의 일 실시예에 따른 비휘발성 메모리 시스템(Memory System)(100), 전원부(power supply)(200), 중앙 처리 장치(CPU)(300), 램(RAM)(400), 유저 인터페이스(User Interface)(500) 및 이들 구성요소들을 전기적으로 연결하는 시스템 버스(600)를 포함할 수 있다.
CPU(300)는 시스템(10)의 전체적인 동작을 제어하고, RAM(400)은 시스템(10)의 동작을 위해 필요한 정보들을 저장하고, 유저 인터페이스(500)는 시스템(10)과 사용자와의 인터페이스를 제공한다. 전원부(200)는 내부의 구성 요소들(즉, CPU(300), 램(RAM)(400), 유저 인터페이스(500), 메모리 시스템(100) 등)으로 전원을 공급한다. 본 발명의 실시예에 따른 비휘발성 메모리 시스템(100)의 구성 및 동작은 도 1에 설명한 바와 같으므로, 설명의 중복을 피하기 위하여 생략한다.
또한 비록 도면에는 도시되지 않았지만, 상기 전자 시스템(10)에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 8a 내지 도 8c 각각은 본 발명의 일 실시예에 따른 메모리 모듈을 나타내는 블록도이다. 도 8a에 도시된 메모리 모듈(700a)은 UDIMM(unbuffered dual in-line memory module)의 일 예이다.
메모리 모듈(700a)은 메모리 컨트롤러(730)로부터 입력되는 커맨드/어드레스 신호(CA)를 수신하며 클락신호(DQ_CLK)에 응답하여 데이터(DQ)를 입출력할 수 있는 복수 개의 반도체 메모리 장치(750)를 포함한다. 메모리 모듈(700a)은 또한 복수 개의 반도체 메모리 장치 각각에 연결되어 외부와 데이터(DQ)의 입출력 통로가 되는 데이터 배선, 커맨드/어드레스 신호(CA)를 반도체 메모리 장치(750)로 전달하기 위한 커맨드/어드레스 배선, 클락신호(DQ_CLK)를 반도체 메모리 장치(750)에 공급하기 위한 클락 배선을 포함할 수 있다.
클락신호(DQ_CLK), 커맨드/어드레스 신호(CA) 및 데이터(DQ)는 메모리 컨트롤러(530)로부터 별도의 버퍼를 거치지 않고 메모리 모듈(700a)의 각 메모리 장치(550)로 입력된다.
도 8b에 도시된 메모리 모듈(700b)은 RDIMM(registered dual in-line memory module)의 일 예이다. 커맨드/어드레스 신호(CA)는 레지스터 회로(REG, 731)를 거쳐 메모리 모듈(700b)의 각 메모리 장치(750)로 입력되는 한편, 클락신호(DQ_CLK)와 데이터(DQ)는 레지스터/PLL 회로(REG, 731)를 거치지 않고 메모리 모듈(700b)의 각 메모리 장치(750)로 입력된다. 레지스터 회로(731)는 커맨드/어드레스 신호(CA)를 버퍼링하기 위한 레지스터를 포함할 수 있다. 레지스터 회로(731)는 경우에 따라 메모리 모듈(700b)이 아닌 칩 셋 상에 구현될 수 있고, 이 경우 메모리 모듈(700b)에서 삭제될 수 있다.
도 8c에 도시된 메모리 모듈(700c)은 FBDIMM(Fully Buffered DIMM)의 일 예로서, 메모리 모듈상에 버퍼(BUFFER, 732)를 갖는 메모리 모듈의 실시예이다. 도 12c에 보인 것처럼, 버퍼(BUFFER, 732)를 포함한 메모리 모듈(700c)은 하나의 채널(CH)을 이용하여 외부(메모리 컨트롤러(730))와 연결되고, 채널(CH)과 연결된 버퍼(732)를 통해서만 외부와 통신이 가능하다. 즉, 메모리 모듈(700c)상의 모든 반도체 메모리 장치(750)는 채널(CH)과 연결된 버퍼(732)를 통해서만 메모리 컨트롤러(730)로부터 클락신호(DQ_CLK), 커맨드/어드레스 신호(CA)와 데이터(DQ)를 입력받고, 또한 데이터(DQ)를 외부로 출력할 수 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 본 발명에 따른 객체 정보 추정 방법을 수행하기 위한 프로그램 코드는 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 전송될 수도 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 비휘발성 메모리 시스템,
110: 메모리 컨트롤러
111: SRAM
112: CPU
113: Host I/F
114: 신호 처리 모듈
115: Memory I/F
120: 메모리 장치,
230: 메모리 셀 어레이
231: 메인 영역
232: 스페어 영역
240: 디코더
250: 기입 드라이버/센스앰프 회로
260: 칩 컨트롤러
270: 전압 발생기
280: 입출력 회로

Claims (10)

  1. 메모리 셀 어레이 내의 제1페이지의 복수의 메모리 셀들을 제1 독출 레벨을 이용하여 판독하는 단계;
    상기 제1페이지의 복수의 메모리 셀에 인접한 제2페이지의 복수의 메모리 셀들을 제2 독출 레벨을 이용하여 판독하는 단계;
    상기 제2 독출 레벨에 따른 제2페이지의 복수의 메모리 셀들의 문턱 전압 값을 검증하기 위하여 상기 제1 독출 레벨에 따라 상기 제1페이지의 메모리 셀들의 상태 변화를 판단하는 단계; 및
    상기 판단된 제1페이지의 메모리 셀들의 상태 변화를 통하여 상기 제2페이지의 메모리 셀들의 상태을 보정하는 단계를 포함하는 비휘발성 메모리 장치의 데이터 판독 방법.
  2. 제1항에 있어서, 상기 비휘발성 메모리 장치의 데이터 판독 방법은
    상기 제2페이지의 메모리 셀들의 보정된 상태를 적용하여 상기 제2페이지를 판독하는 단계를 더 포함하는 비휘발성 메모리 장치의 데이터 판독 방법.
  3. 제1항에 있어서, 상기 제2 독출 레벨을 이용하여 판독하는 단계는
    상기 제2 독출 레벨을 이용하여 판독하는 경우, 상기 제2페이지의 적어도 하나의 메모리 셀의 문턱 전압 값을 음의 값으로 판독하는 단계를 포함하는 비휘발성 메모리 장치의 데이터 판독 방법.
  4. 제3항에 있어서, 상기 제1페이지의 메모리 셀의 상태 변화를 판단하는 단계는
    상기 음의 값을 문턱 전압으로 갖는 상기 제2페이지의 메모리 셀들은 프로그램되지 않은 셀들로 판단하는 단계를 포함하는 비휘발성 메모리 장치의 데이터 판독 방법.
  5. 제4항에 있어서, 상기 제1페이지의 메모리 셀의 상태 변화가 판단하는 단계는
    상기 음의 값을 문턱 전압으로 갖는 상기 제2페이지의 메모리 셀들 중 프로그램된 메모리 셀들을 검증하여 상기 제1페이지의 메모리 셀의 상태 변화를 판단하는 단계를 포함하는 비휘발성 메모리 장치의 데이터 판독 방법.
  6. 제5항에 있어서, 상기 제2페이지의 메모리 셀들의 상태를 보정하는 단계는
    상기 제1페이지의 메모리 셀의 상태 변화의 판단을 통해 상기 제2페이지의 메모리 셀들의 상태를 보정하는 단계를 포함하는 비휘발성 메모리 장치의 데이터 판독 방법.
  7. 제6항에 있어서, 상기 제2페이지의 메모리 셀들의 상태를 보정하는 단계는
    상기 제1페이지의 메모리 셀의 문턱 전압 값의 변화량이 커서 상기 제1 독출 레벨에 의할 경우 상기 제1페이지의 메모리 셀의 상태가 변화한 것으로 판단되면, 해당 메모리 셀에 인접한 상기 음의 값을 문턱 전압으로 갖는 상기 제2페이지의 메모리 셀의 상태를 프로그램된 상태로 보정하는 단계를 포함하는 비휘발성 메모리 장치의 데이터 판독 방법.
  8. 제6항에 있어서, 상기 제2페이지의 메모리 셀들의 상태를 보정하는 단계는
    상기 제1페이지의 메모리 셀의 문턱 전압 값의 변화량이 커서 상기 제1 독출 레벨에 의할 경우 상기 제1페이지의 메모리 셀의 상태가 변화한 것으로 판단하면, 해당 메모리 셀에 인접한 상기 음의 값을 문턱 전압으로 갖는 상기 제2페이지의 메모리 셀들의 상태를 미리 정해진 기준에 따라 판단하여 디코딩하는 단계를 포함하는 비휘발성 메모리 장치의 데이터 판독 방법.
  9. 제8항에 있어서, 상기 제미리 정해진 기준에 따라 판단하여 디코딩하는 단계는,
    상기 제2페이지 메모리 셀들의 채널 값을 미리 정해진 기준을 통하여 설정하여 상기 제2페이지의 메모리 셀들을 연판정(soft-decision) 디코딩하는 단계를 포함하는 비휘발성 메모리 장치의 데이터 판독 방법.
  10. 제6항에 있어서, 상기 제2페이지의 메모리 셀들의 상태를 보정하는 단계는
    상기 제1페이지의 메모리 셀의 문턱 전압 값의 변화량이 커서 상기 제1 독출 레벨에 의할 경우 상기 제1페이지의 메모리 셀의 상태가 변화한 것으로 판단하면, 상기 제1페이지의 독출 레벨을 적어도 한번 이상 다시 보정하여 그에 따른 상기 제1페이지의 메모리 셀의 상태 변화들을 검출하고, 상기 음의 값을 문턱 전압으로 갖는 상기 제2페이지의 메모리 셀들을 이레이져(erasure) 셀로 판단하여 디코딩하는 단계를 포함하는 비휘발성 메모리 장치의 데이터 판독 방법.
KR1020100076112A 2010-08-06 2010-08-06 비휘발성 메모리 장치의 데이터 판독 방법 KR101678888B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100076112A KR101678888B1 (ko) 2010-08-06 2010-08-06 비휘발성 메모리 장치의 데이터 판독 방법
US13/198,750 US8547752B2 (en) 2010-08-06 2011-08-05 Method of reading data in non-volatile memory device, and device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100076112A KR101678888B1 (ko) 2010-08-06 2010-08-06 비휘발성 메모리 장치의 데이터 판독 방법

Publications (2)

Publication Number Publication Date
KR20120013841A true KR20120013841A (ko) 2012-02-15
KR101678888B1 KR101678888B1 (ko) 2016-12-07

Family

ID=45556082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100076112A KR101678888B1 (ko) 2010-08-06 2010-08-06 비휘발성 메모리 장치의 데이터 판독 방법

Country Status (2)

Country Link
US (1) US8547752B2 (ko)
KR (1) KR101678888B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101723025B1 (ko) 2016-10-12 2017-04-07 주식회사 아이센스 장기 안정성이 향상된 시료를 포함하는 당화혈색소 정량분석용 키트
KR20180041038A (ko) 2017-02-14 2018-04-23 주식회사 아이센스 장기 안정성이 향상된 시료를 포함하는 당화혈색소 정량분석용 키트

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102419895B1 (ko) 2018-02-09 2022-07-12 삼성전자주식회사 비휘발성 메모리 장치 및 이의 읽기 방법
US11295818B2 (en) 2018-02-09 2022-04-05 Samsung Electronics Co., Ltd. Non-volatile memory device, operating method thereof, and storage device having the same
JP2020047337A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 メモリシステム
CN111949556A (zh) * 2019-05-14 2020-11-17 北京兆易创新科技股份有限公司 一种非易失存储器读处理方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070253249A1 (en) * 2006-04-26 2007-11-01 Sang-Gu Kang Multi-bit nonvolatile memory device and related programming method
KR100904752B1 (ko) * 2002-01-18 2009-06-29 쌘디스크 코포레이션 인접 메모리 셀과의 필드 커플링에 의해 영향을 받는메모리 셀로부터 데이터를 복원시키는 기법
KR20090117709A (ko) * 2006-12-29 2009-11-12 샌디스크 코포레이션 인접 메모리 셀의 저장 상태를 고려하여 비휘발성 메모리 셀을 판독하는 방법
WO2010002941A1 (en) * 2008-07-01 2010-01-07 Lsi Corporation Methods and apparatus for read-side intercell interference mitigation in flash memories

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400532B2 (en) * 2006-02-16 2008-07-15 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
CN103280239B (zh) * 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
US7352628B2 (en) 2006-06-19 2008-04-01 Sandisk Corporation Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in a non-volatile memory
US7443729B2 (en) 2006-07-20 2008-10-28 Sandisk Corporation System that compensates for coupling based on sensing a neighbor using coupling
KR100996108B1 (ko) * 2009-01-21 2010-11-22 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904752B1 (ko) * 2002-01-18 2009-06-29 쌘디스크 코포레이션 인접 메모리 셀과의 필드 커플링에 의해 영향을 받는메모리 셀로부터 데이터를 복원시키는 기법
US20070253249A1 (en) * 2006-04-26 2007-11-01 Sang-Gu Kang Multi-bit nonvolatile memory device and related programming method
KR20090117709A (ko) * 2006-12-29 2009-11-12 샌디스크 코포레이션 인접 메모리 셀의 저장 상태를 고려하여 비휘발성 메모리 셀을 판독하는 방법
WO2010002941A1 (en) * 2008-07-01 2010-01-07 Lsi Corporation Methods and apparatus for read-side intercell interference mitigation in flash memories

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101723025B1 (ko) 2016-10-12 2017-04-07 주식회사 아이센스 장기 안정성이 향상된 시료를 포함하는 당화혈색소 정량분석용 키트
WO2018070652A1 (ko) 2016-10-12 2018-04-19 주식회사 아이센스 당화혈색소 정량분석용 키트
KR20180041038A (ko) 2017-02-14 2018-04-23 주식회사 아이센스 장기 안정성이 향상된 시료를 포함하는 당화혈색소 정량분석용 키트

Also Published As

Publication number Publication date
US8547752B2 (en) 2013-10-01
KR101678888B1 (ko) 2016-12-07
US20120033502A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
US9852788B2 (en) Multipage program scheme for flash memory
JP5505922B2 (ja) メモリシステム及びその読み出し方法
KR102065665B1 (ko) 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
US7917685B2 (en) Method for reading a multilevel cell in a non-volatile memory device
TWI408686B (zh) 程式化一記憶體裝置以增加資料可靠性
KR101541812B1 (ko) 비휘발성 메모리 장치
US8607120B2 (en) Semiconductor memory device for performing additional ECC correction according to cell pattern and electronic system including the same
US8441856B2 (en) Method of providing an operating voltage in a memory device and a memory controller for the memory device
US7417894B2 (en) Single latch data circuit in a multiple level cell non-volatile memory device
KR101672293B1 (ko) 비휘발성 메모리 장치, 이의 리드 동작 방법 및 이를 포함하는 장치들
KR20130087857A (ko) 반도체 메모리 장치 및 이의 동작 방법
US9030873B2 (en) Semiconductor device and method of operating the same
US9251901B2 (en) Semiconductor memory device with high threshold voltage distribution reliability method
US20140185381A1 (en) Semiconductor apparatus and method of operating the same
US9269443B2 (en) Semiconductor device and program fail cells
KR101678888B1 (ko) 비휘발성 메모리 장치의 데이터 판독 방법
CN110600069B (zh) 具有存储装置和存储器控制器的存储器系统及其操作方法
JP6014777B2 (ja) データ経路整合性の照合
US9152497B2 (en) Data recovery from blocks with gate shorts
JP2010118123A (ja) 半導体記憶装置
US20150194220A1 (en) Semiconductor device and memory system including the same
KR20110132767A (ko) 비휘발성 메모리 장치, 이의 프리차지 전압 제어방법 및 이를 포함하는 장치들
KR20100045739A (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
KR20100004771A (ko) 공통 소스 라인 전압을 제어하는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템
KR20140079913A (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 4