CN111949556A - 一种非易失存储器读处理方法及装置 - Google Patents
一种非易失存储器读处理方法及装置 Download PDFInfo
- Publication number
- CN111949556A CN111949556A CN201910399741.4A CN201910399741A CN111949556A CN 111949556 A CN111949556 A CN 111949556A CN 201910399741 A CN201910399741 A CN 201910399741A CN 111949556 A CN111949556 A CN 111949556A
- Authority
- CN
- China
- Prior art keywords
- page
- storage
- storage page
- preset
- jump value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 58
- 230000009191 jumping Effects 0.000 claims abstract description 46
- 238000012545 processing Methods 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 25
- 238000012795 verification Methods 0.000 claims abstract description 12
- 230000007704 transition Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 12
- 238000004590 computer program Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
Abstract
本发明实施例提供了一种非易失存储器读处理方法及装置,该方法包括:在对所述非易失存储器执行读处理的情况下,验证第一存储页的电平状态;在所述第一存储页的电平状态为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态;其中,所述第二存储页的第二存储地址为:所述第一存储页的第一存储地址与所述第一预设跳变值的和;所述第一预设跳变值为自然数。本发明实施例因为第一预设跳变值可以是任意的自然数,因此,使得本发明实施例的读处理方法中,可以灵活适应不同的读取方式,因此不会造成无效验证,能够有效提升读处理的效率。
Description
技术领域
本发明涉及存储器处理技术领域,特别是涉及一种非易失存储器读处理方法及装置。
背景技术
随着各种电子装置及嵌入式系统等的发展,非易失性存储器件得到较多发展。示例的,以非易失性存储器NAND闪存(NAND Flash Memory)为例,NAND闪存通过对Memorycell(存储单元)进行读写擦操作来存储数据,具有改写速度快,存储容量大等优点,被广泛使用到电子产品中。在非易失存储器进行读操作时,通常是以存储页(page)为单位进行读取,读操作可以包括两个阶段,第一个阶段验证page的电平状态,在确定page为低电平状态后,进入第二阶段,第二阶段为从该page中读取数据的阶段。
现有技术中,为了提升读处理的效率,通常采用cache read(高速缓存存储器读处理)的方式进行,示例的,如图1所示,在cache read模式中,在第一阶段当验证出其中一个page电平为低电平后,在第二阶段从该page中读取数据的同时,并行执行验证与该page相邻的下一个page的电平状态的操作,以上述的其中一个page的地址为m为例,如图1所示,在验证出该其中一个page的电平为低电平后,并行执行从该其中一个page读取数据,以及,跳到地址为m+1的下一个page进行电平验证的过程,依次类推,每次跳变只是在上一个page地址的基础上加1进行。
然而,发明人在研究上述技术方案的过程中发现,上述技术方案存在如下缺陷:用户在向page中写数据时,不一定是在连续地址中写入,示例的,用户可能在写入时,只是在偶数地址的page写入,则根据现有技术中的每次跳变只是在上一个page地址的基础上加1进行的方式,则每次在偶数地址读数据时,会跳变到奇数地址的page中,而该奇数地址的page中并没有写入数据,也无法读取数据,即该跳变为无效跳变,不能起到提升读处理的效率的作用。
发明内容
鉴于上述问题,提出了本发明实施例的一种非易失存储器读处理方法及装置,以提升读处理的效率。
根据本发明的第一方面,提供了一种非易失存储器读处理方法,所述方法包括:
在对所述非易失存储器执行读处理的情况下,验证第一存储页的电平状态;
在所述第一存储页的电平状态为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态;其中,所述第二存储页的第二存储地址为:所述第一存储页的第一存储地址与所述第一预设跳变值的和;所述第一预设跳变值为自然数。
可选的,所述在所述第一存储页为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态之前,还包括:
接收第一跳变指令;其中,所述第一跳变指令包括:所述第一预设跳变值。
可选的,所述在所述第一存储页为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态之后,还包括:
在所述第二存储页的电平状态为低电平的情况下,从所述第二存储页中读取数据,且,根据第一预设跳变值跳变到第三存储页,以验证所述第三存储页的电平状态;其中,所述第三存储页的第三存储地址为:所述第二存储地址与所述第一预设跳变值的和。
可选的,所述在所述第一存储页为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态之后,还包括:
接收第二跳变指令;其中,所述第二跳变指令包括:所述第二预设跳变值;所述第二预设跳变值为自然数。
可选的,所述接收第二跳变指令之后,还包括:
在所述第二存储页的电平状态为低电平的情况下,从所述第二存储页中读取数据,且,根据第二预设跳变值跳变到第四存储页,以验证所述第四存储页的电平状态;其中,所述第四存储页的第四存储地址为:所述第二存储地址与所述第二预设跳变值的和。
根据本发明的第二方面,提供了一种非易失存储器读处理装置,所述装置包括:
验证模块,用于在对所述非易失存储器执行读处理的情况下,验证第一存储页的电平状态;
第一并行模块,用于在所述第一存储页的电平状态为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态;其中,所述第二存储页的第二存储地址为:所述第一存储页的第一存储地址与所述第一预设跳变值的和;所述第一预设跳变值为自然数。
可选的,还包括:
第一接收模块,用于接收第一跳变指令;其中,所述第一跳变指令包括:所述第一预设跳变值。
第二并行模块,用于在所述第二存储页的电平状态为低电平的情况下,从所述第二存储页中读取数据,且,根据第一预设跳变值跳变到第三存储页,以验证所述第三存储页的电平状态;其中,所述第三存储页的第三存储地址为:所述第二存储地址与所述第一预设跳变值的和。
第二接收模块,用于接收第二跳变指令;其中,所述第二跳变指令包括:所述第二预设跳变值;所述第二预设跳变值为自然数。
第三并行模块,用于在所述第二存储页的电平状态为低电平的情况下,从所述第二存储页中读取数据,且,根据第二预设跳变值跳变到第四存储页,以验证所述第四存储页的电平状态;其中,所述第四存储页的第四存储地址为:所述第二存储地址与所述第二预设跳变值的和。
本发明实施例中,在对所述非易失存储器执行读处理的情况下,首先验证第一存储页的电平状态;在第一存储页的电平状态为低电平的情况下,进入并行执行阶段,具体来说,从第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证第二存储页的电平状态;其中,该第二存储页的第二存储地址为:第一存储页的第一存储地址与第一预设跳变值的和。本发明实施例中,因为第一预设跳变值可以是任意的自然数,因此,使得本发明实施例的读处理方法中,可以灵活适应不同的读取方式,示例的,若用户只是在偶数地址的page写入数据,则可以将第一预设跳变值设定为2,则跳变只是在偶数地址的page中进行,因此不会造成无效验证,能够有效提升读处理的效率。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1是现有技术的一种非易失存储器读处理示意图;
图2是本发明实施例提供的一种非易失存储器读处理方法的流程图;
图3是本发明实施例提供的一种非易失存储器读处理示意图;
图4是本发明实施例提供的一种非易失存储器读处理装置的框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解,此处所描述的具体实施例仅用以解释本发明,仅仅是本发明一部分实施例,而不是全部的实施例,并不用于限定本发明。
实施例一
参照图2,示出了一种非易失存储器读处理方法的流程图。该方法具体可以包括:
步骤101:在对所述非易失存储器执行读处理的情况下,验证第一存储页的电平状态。
本发明实施例中,在对非易失存储器执行读处理时,可以根据接收到的读取指令中的存储页的地址,确定出第一存储页,以实现对该第一存储页的读处理。
具体应用中,对第一存储页的读处理通常包括两个阶段,第一个阶段验证第一存储页的电平状态,在确定第一存储页为低电平状态后,进入第二阶段,第二阶段为从该第一存储页中读取数据的阶段。
步骤102:在所述第一存储页的电平状态为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态;其中,所述第二存储页的第二存储地址为:所述第一存储页的第一存储地址与所述第一预设跳变值的和;所述第一预设跳变值为自然数。
本发明实施例中,在第一存储页的电平状态为低电平的情况下,从该第一存储页中读取数据,实现对第一存储页的读处理;且为了提升非易失存储器的读取效率,在从该第一存储页中读取数据的同时,并行执行跳变到第二存储页,验证所述第二存储页的电平状态的动作。
具体应用中,第一预设跳变值可以是用户根据实际的应用场景设定的,本发明实施例对第一预设跳变值不做具体限定。
作为本发明实施例的一种具体实现方式,在所述第一存储页为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态之前,还包括:
接收第一跳变指令;其中,所述第一跳变指令包括:所述第一预设跳变值。
本发明实施例中,可以接收用户操作产生的第一跳变指令,例如,用户可以修改存储第一跳变值的寄存器参数,发出第一跳变指令,该第一跳变指令中包括第一预设跳变值,使得在并行执行时,可以根据用户需求跳变到适应的第二存储页。
作为本发明实施例的一种具体实现方式,所述在所述第一存储页为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态之后,还包括:
子步骤A1(图中未示出):在所述第二存储页的电平状态为低电平的情况下,从所述第二存储页中读取数据,且,根据第一预设跳变值跳变到第三存储页,以验证所述第三存储页的电平状态;其中,所述第三存储页的第三存储地址为:所述第二存储地址与所述第一预设跳变值的和。
本发明实施例中,上述的跳变过程是以第一预设跳变值为增量进行的,因此,只需要设定唯一的一个第一预设跳变值,就可以顺次执行上述验证和跳变过程。
示例的,参照图3,示出了第一预设跳变值为2的跳变过程,以第一存储页的地址为m为例,如图3所示,在验证出第一存储页的电平为低电平后,并行执行从该第一存储页读取数据,以及,跳到地址为m+2的第二存储页进行电平验证的过程,在验证出第二存储页的电平为低电平后,并行执行从该第二存储页读取数据,以及,跳到地址为m+4的第三存储页进行电平验证的过程,依次类推,每次跳变只是在上一个page地址的基础上加2进行。
作为本发明实施例的另一种具体实现方式,所述在所述第一存储页为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态之后,还包括:
子步骤B1(图中未示出):接收第二跳变指令;其中,所述第二跳变指令包括:所述第二预设跳变值;所述第二预设跳变值为自然数。
子步骤B2(图中未示出):在所述第二存储页的电平状态为低电平的情况下,从所述第二存储页中读取数据,且,根据第二预设跳变值跳变到第四存储页,以验证所述第四存储页的电平状态;其中,所述第四存储页的第四存储地址为:所述第二存储地址与所述第二预设跳变值的和。
本发明实施例中,子步骤B1与子步骤B2组成的技术方案,可以是与子步骤A1并列的两个方案。
通过子步骤B1与子步骤B2,可以实现每跳变一次,就修改一次跳变对应的跳变值,使得每次跳变跨越的存储页是灵活的,从而能更加精确减少无效跳变,提升读处理的效率。
示例的,以第一存储页的地址为m,第一预设跳变值为2,第二预设跳变值为3为例,以第一存储页的地址为m为例,在验证出第一存储页的电平为低电平后,并行执行从该第一存储页读取数据,以及,跳到地址为m+2的第二存储页进行电平验证的过程,在验证出第二存储页的电平为低电平后,并行执行从该第二存储页读取数据,以及,跳到地址为m+5的第四存储页进行电平验证的过程,依次类推,每次跳变的值可以不固定。
综上所述,本发明实施例中,在对所述非易失存储器执行读处理的情况下,首先验证第一存储页的电平状态;在第一存储页的电平状态为低电平的情况下,进入并行执行阶段,具体来说,从第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证第二存储页的电平状态;其中,该第二存储页的第二存储地址为:第一存储页的第一存储地址与第一预设跳变值的和。本发明实施例中,因为第一预设跳变值可以是任意的自然数,因此,使得本发明实施例的读处理方法中,可以灵活适应不同的读取方式,示例的,若用户只是在偶数地址的page写入数据,则可以将第一预设跳变值设定为2,则跳变只是在偶数地址的page中进行,因此不会造成无效验证,能够有效提升读处理的效率。
实施例二
参照图4,示出了一种非易失存储器读处理装置的框图,该装置具体可以包括:
验证模块310,用于在对所述非易失存储器执行读处理的情况下,验证第一存储页的电平状态;
第一并行模块320,用于在所述第一存储页的电平状态为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态;其中,所述第二存储页的第二存储地址为:所述第一存储页的第一存储地址与所述第一预设跳变值的和;所述第一预设跳变值为自然数。
可选的,还包括:
第一接收模块,用于接收第一跳变指令;其中,所述第一跳变指令包括:所述第一预设跳变值。
第二并行模块,用于在所述第二存储页的电平状态为低电平的情况下,从所述第二存储页中读取数据,且,根据第一预设跳变值跳变到第三存储页,以验证所述第三存储页的电平状态;其中,所述第三存储页的第三存储地址为:所述第二存储地址与所述第一预设跳变值的和。
第二接收模块,用于接收第二跳变指令;其中,所述第二跳变指令包括:所述第二预设跳变值;所述第二预设跳变值为自然数。
第三并行模块,用于在所述第二存储页的电平状态为低电平的情况下,从所述第二存储页中读取数据,且,根据第二预设跳变值跳变到第四存储页,以验证所述第四存储页的电平状态;其中,所述第四存储页的第四存储地址为:所述第二存储地址与所述第二预设跳变值的和。
综上所述,本发明实施例中,在对所述非易失存储器执行读处理的情况下,首先验证第一存储页的电平状态;在第一存储页的电平状态为低电平的情况下,进入并行执行阶段,具体来说,从第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证第二存储页的电平状态;其中,该第二存储页的第二存储地址为:第一存储页的第一存储地址与第一预设跳变值的和。本发明实施例中,因为第一预设跳变值可以是任意的自然数,因此,使得本发明实施例的读处理方法中,可以灵活适应不同的读取方式,示例的,若用户只是在偶数地址的page写入数据,则可以将第一预设跳变值设定为2,则跳变只是在偶数地址的page中进行,因此不会造成无效验证,能够有效提升读处理的效率。
对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
在一个典型的配置中,所述计算机设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。内存可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可处理可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括非持续性的电脑可读媒体(transitory media),如调制的数据信号和载波。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程非易失存储器读处理终端设备的处理器以产生一个机器,使得通过计算机或其他可编程非易失存储器读处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程非易失存储器读处理终端设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程非易失存储器读处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种非易失存储器读处理方法和一种非易失存储器读处理装置,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种非易失存储器读处理方法,其特征在于,所述方法包括:
在对所述非易失存储器执行读处理的情况下,验证第一存储页的电平状态;
在所述第一存储页的电平状态为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态;其中,所述第二存储页的第二存储地址为:所述第一存储页的第一存储地址与所述第一预设跳变值的和;所述第一预设跳变值为自然数。
2.根据权利要求1所述的方法,其特征在于,所述在所述第一存储页为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态之前,还包括:
接收第一跳变指令;其中,所述第一跳变指令包括:所述第一预设跳变值。
3.根据权利要求2所述的方法,其特征在于,所述在所述第一存储页为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态之后,还包括:
在所述第二存储页的电平状态为低电平的情况下,从所述第二存储页中读取数据,且,根据第一预设跳变值跳变到第三存储页,以验证所述第三存储页的电平状态;其中,所述第三存储页的第三存储地址为:所述第二存储地址与所述第一预设跳变值的和。
4.根据权利要求2所述的方法,其特征在于,所述在所述第一存储页为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态之后,还包括:
接收第二跳变指令;其中,所述第二跳变指令包括:所述第二预设跳变值;所述第二预设跳变值为自然数。
5.根据权利要求4所述的方法,其特征在于,所述接收第二跳变指令之后,还包括:
在所述第二存储页的电平状态为低电平的情况下,从所述第二存储页中读取数据,且,根据第二预设跳变值跳变到第四存储页,以验证所述第四存储页的电平状态;其中,所述第四存储页的第四存储地址为:所述第二存储地址与所述第二预设跳变值的和。
6.一种非易失存储器读处理装置,其特征在于,所述装置包括:
验证模块,用于在对所述非易失存储器执行读处理的情况下,验证第一存储页的电平状态;
第一并行模块,用于在所述第一存储页的电平状态为低电平的情况下,从所述第一存储页中读取数据,且,根据第一预设跳变值跳变到第二存储页,以验证所述第二存储页的电平状态;其中,所述第二存储页的第二存储地址为:所述第一存储页的第一存储地址与所述第一预设跳变值的和;所述第一预设跳变值为自然数。
7.根据权利要求6所述的装置,其特征在于,还包括:
第一接收模块,用于接收第一跳变指令;其中,所述第一跳变指令包括:所述第一预设跳变值。
8.根据权利要求7所述的装置,其特征在于,还包括:
第二并行模块,用于在所述第二存储页的电平状态为低电平的情况下,从所述第二存储页中读取数据,且,根据第一预设跳变值跳变到第三存储页,以验证所述第三存储页的电平状态;其中,所述第三存储页的第三存储地址为:所述第二存储地址与所述第一预设跳变值的和。
9.根据权利要求7所述的装置,其特征在于,还包括:
第二接收模块,用于接收第二跳变指令;其中,所述第二跳变指令包括:所述第二预设跳变值;所述第二预设跳变值为自然数。
10.根据权利要求9所述的装置,其特征在于,还包括:
第三并行模块,用于在所述第二存储页的电平状态为低电平的情况下,从所述第二存储页中读取数据,且,根据第二预设跳变值跳变到第四存储页,以验证所述第四存储页的电平状态;其中,所述第四存储页的第四存储地址为:所述第二存储地址与所述第二预设跳变值的和。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910399741.4A CN111949556A (zh) | 2019-05-14 | 2019-05-14 | 一种非易失存储器读处理方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910399741.4A CN111949556A (zh) | 2019-05-14 | 2019-05-14 | 一种非易失存储器读处理方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111949556A true CN111949556A (zh) | 2020-11-17 |
Family
ID=73335700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910399741.4A Pending CN111949556A (zh) | 2019-05-14 | 2019-05-14 | 一种非易失存储器读处理方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111949556A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1185969A (ja) * | 1997-04-30 | 1999-03-30 | Canon Inf Syst Res Australia Pty Ltd | 画像処理装置及びその方法 |
US20040027901A1 (en) * | 2002-06-18 | 2004-02-12 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP2010033637A (ja) * | 2008-07-25 | 2010-02-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
US20120033502A1 (en) * | 2010-08-06 | 2012-02-09 | Samsung Electronics Co., Ltd | Method of reading data in non-volatile memory device, and device thereof |
US20160005490A1 (en) * | 2014-07-03 | 2016-01-07 | Dong-Kyo Shim | Non-volatile memory device and operating method of the same |
-
2019
- 2019-05-14 CN CN201910399741.4A patent/CN111949556A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1185969A (ja) * | 1997-04-30 | 1999-03-30 | Canon Inf Syst Res Australia Pty Ltd | 画像処理装置及びその方法 |
US20040027901A1 (en) * | 2002-06-18 | 2004-02-12 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP2010033637A (ja) * | 2008-07-25 | 2010-02-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
US20120033502A1 (en) * | 2010-08-06 | 2012-02-09 | Samsung Electronics Co., Ltd | Method of reading data in non-volatile memory device, and device thereof |
US20160005490A1 (en) * | 2014-07-03 | 2016-01-07 | Dong-Kyo Shim | Non-volatile memory device and operating method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108039190B (zh) | 一种测试方法及装置 | |
CN114356248A (zh) | 一种数据处理方法和装置 | |
CN110504002B (zh) | 一种硬盘数据一致性测试方法与装置 | |
CN112466378A (zh) | 一种固态硬盘运行纠错方法、装置及相关组件 | |
CN109298941A (zh) | 一种文件生成方法和装置 | |
CN111651950A (zh) | 一种跨时钟域时序约束文件的生成方法、设备及介质 | |
CN111949556A (zh) | 一种非易失存储器读处理方法及装置 | |
CN109087676B (zh) | 一种非易失性存储器的编程方法及装置 | |
CN111951860B (zh) | 一种非易失存储器写处理方法及装置 | |
CN111367710A (zh) | 一种eMMC问题还原方法和装置 | |
CN106202262B (zh) | 一种信息处理方法及电子设备 | |
CN111951869B (zh) | 一种非易失存储器读处理方法及装置 | |
CN108958658B (zh) | 一种目标数据的获取方法及装置 | |
CN111370049B (zh) | 一种eMMC芯片测试方法和装置 | |
CN114138688A (zh) | 一种数据读取方法、系统、设备以及介质 | |
CN112950456A (zh) | 图像处理方法及装置、电子设备、计算机可读介质 | |
CN111951865B (zh) | 一种非易失存储器读处理方法及装置 | |
CN109508446B (zh) | 一种日志处理方法和装置 | |
CN111951854B (zh) | 一种非易失存储器写处理方法及装置 | |
CN111367462B (zh) | 一种数据处理方法及装置 | |
CN111951862A (zh) | 一种非易失存储器擦除处理方法及装置 | |
CN110634521B (zh) | 一种非易失存储器处理方法及装置 | |
CN110634524A (zh) | 一种非易失存储器擦除方法及装置 | |
CN110634522A (zh) | 一种非易失存储器擦除方法及装置 | |
CN112015328B (zh) | 第5级独立磁盘冗余阵列的创建方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd. Applicant after: XI'AN GEYI ANCHUANG INTEGRATED CIRCUIT Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. Applicant before: XI'AN GEYI ANCHUANG INTEGRATED CIRCUIT Co.,Ltd. |