CN110634524A - 一种非易失存储器擦除方法及装置 - Google Patents

一种非易失存储器擦除方法及装置 Download PDF

Info

Publication number
CN110634524A
CN110634524A CN201810664024.5A CN201810664024A CN110634524A CN 110634524 A CN110634524 A CN 110634524A CN 201810664024 A CN201810664024 A CN 201810664024A CN 110634524 A CN110634524 A CN 110634524A
Authority
CN
China
Prior art keywords
erased
memory
blocks
erasing
memory blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810664024.5A
Other languages
English (en)
Inventor
刘第
杜宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Geyi Anchuang Integrated Circuit Co Ltd
GigaDevice Semiconductor Beijing Inc
Original Assignee
Xi'an Geyi Anchuang Integrated Circuit Co Ltd
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Geyi Anchuang Integrated Circuit Co Ltd, GigaDevice Semiconductor Beijing Inc filed Critical Xi'an Geyi Anchuang Integrated Circuit Co Ltd
Priority to CN201810664024.5A priority Critical patent/CN110634524A/zh
Publication of CN110634524A publication Critical patent/CN110634524A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/20Initialising; Data preset; Chip identification

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明实施例提供了一种非易失存储器擦除方法及装置,该方法包括:通过逻辑控制模块确定多个待擦除存储块;在一次擦除操作中,对所述多个待擦除存储块同时执行擦除操作。本发明实施例中,通过非易失存储器中的逻辑控制模块,可以同时确定多个待擦除存储块,因此,在一次的擦除操作中,可以对多个待擦除存储块同时进行擦除操作,相较与现有技术中的一次只进行一个存储块的擦除操作,本发明实施例擦除时间较短,能提升对非易失存储器的擦除效率。

Description

一种非易失存储器擦除方法及装置
技术领域
本发明涉及存储器处理技术领域,特别是涉及一种非易失存储器擦除方法及装置。
背景技术
随着各种电子装置及嵌入式系统等的发展,非易失性存储器件被广泛应用于电子产品中。以非易失性存储器NAND闪存(NAND Flash Memory)为例,NAND存储器由多个存储单元(cell)组成,一个存储单元可以包括多个存储块(block),例如,一个存储单元可以包括:block 1、block 2…block n;n为自然数。
现有技术中,对NAND闪存的存储单元进行擦除操作时,通常一次擦除操作只能对多个block中的其中一个block进行擦除,即采用逐个block擦除的方式完成对各存储单元的擦除。
然而,发明人在研究上述技术方案的过程中发现,上述技术方案存在如下缺陷:假设一个存储单元有n个block,每擦除一个block需要的时间为T1,则完成该存储单元的擦除需要时长为n*T1,然而随着存储器的容量不断地扩大,现有擦除方式对整个存储单元进行擦除所需要消耗的时间也会成倍的增加,擦除效率较低。
发明内容
鉴于上述问题,提出了本发明实施例的一种非易失存储器擦除方法及装置,以提升非易失存储器进行擦除操作时的擦除效率。
根据本发明的第一方面,提供了一种非易失存储器擦除方法,所述方法包括:
通过逻辑控制模块确定多个待擦除存储块;
在一次擦除操作中,对所述多个待擦除存储块同时执行擦除操作。
优选地,所述非易失存储器中包括n个存储块,n为自然数;所述通过逻辑控制模块确定多个待擦除存储块的步骤,包括:
通过逻辑控制模块确定n个待擦除存储块。
优选地,还包括:
检测所述多个待擦除存储块中的数据是否被完全擦除;
若所述多个待擦除存储块中的数据没有被完全擦除,再次执行对所述多个待擦除存储块的擦除操作。
优选地,所述方法应用于多plane非易失存储器。
优选地,所述方法应用于非易失存储器的初始化过程。
根据本发明的第二方面,提供了一种非易失存储器擦除装置,所述装置包括:
确定模块,用于通过逻辑控制模块确定多个待擦除存储块;
擦除模块,用于在一次擦除操作中,对所述多个待擦除存储块同时执行擦除操作。
优选地,所述非易失存储器中包括n个存储块,n为自然数;所述确定模块包括:
确定子模块,用于通过逻辑控制模块确定n个待擦除存储块。
优选地,所述装置还包括:
检测模块,用于检测所述多个待擦除存储块中的数据是否被完全擦除;若所述多个待擦除存储块中的数据没有被完全擦除,调用所述擦除模块再次执行对所述多个待擦除存储块的擦除操作。
优选地,所述装置应用于多plane非易失存储器。
优选地,所述装置应用于非易失存储器的初始化过程。
本发明实施例中,通过非易失存储器中的逻辑控制模块,可以同时确定多个待擦除存储块(block),因此,在一次的擦除操作中,可以对多个待擦除存储块同时进行擦除操作,相较与现有技术中的一次只进行一个存储块的擦除操作,本发明实施例擦除时间较短,能提升对非易失存储器的擦除效率。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1是本发明实施例提供的一种非易失存储器擦除方法的流程图;
图2是本发明实施例提供的一种非易失存储器擦除方法的具体流程图;
图3是本发明实施例提供的一种非易失存储器擦除装置的框图;
图4是本发明实施例提供的一种非易失存储器擦除装置的具体框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解,此处所描述的具体实施例仅用以解释本发明,仅仅是本发明一部分实施例,而不是全部的实施例,并不用于限定本发明。
实施例一
参照图1,示出了一种非易失存储器擦除方法的流程图,具体可以包括如下步骤:
步骤101:通过逻辑控制模块确定多个待擦除存储块。
本发明实施例中,逻辑控制模块设置于非易失存储器中,可以通过电路搭建,构建逻辑控制模块,实现对非易失存储器中存储块的选择;也可以通过软件编程的方式构建逻辑控制模块,实现对非易失存储器中存储块的选择;可以理解,本领域技术人员还可以根据实际的应用场景,采用其他方式构建逻辑控制模块,实现对非易失存储器中存储块的选择,本发明实施例对此不作具体限定。
具体应用中,非易失存储器中可以有n个存储块:Block 1、Block 2…Block n;n为自然数。具体如表1所示:
Block n
Block n-1
Block n-2
Block n-3
Block 3
Block 2
Block 1
表1
具体应用中,可以将非易失存储器中需要执行擦除操作的存储块称为待擦除存储块;当执行擦除操作时,可以将待擦除存储块的标识信息发送给逻辑控制模块,则逻辑控制模块可以确定出多个待擦除存储块,具体的,待擦除存储块的标识信息可以是:待擦除存储块的位置信息,待擦除存储块的标号信息等,本发明实施例对此不作具体限定。可以理解,本领域技术人员可以根据实际应用场景确定出多个待擦除存储块,本发明实施例对此不作具体限定。
具体应用中,逻辑控制模块可以在Block 1、Block 2…Block n中,确定大于2个小于n个的待擦除存储块,也可以直接将n个存储块全部确定为待擦除存储块,本领域技术人员可以根据实际应用场景进行设定,本发明实施例对此不作具体限定。
步骤102:在一次擦除操作中,对所述多个待擦除存储块同时执行擦除操作。
本发明实施例中,当确定了多个待擦除存储块后,在一次的擦除操作中,可以对该多个待擦除存储块同时执行擦除操作。具体应用中,可以在一次擦除操作中,同时对确定的多个待擦除存储块施加擦除脉冲,使得该多个待擦除存储块可以同时被擦除。可以理解,本领域技术人员可以根据实际应用场景在一次擦除操作中,对多个待擦除存储块同时执行擦除操作,本发明实施例对此不作具体限定。
本发明实施例中,通过非易失存储器中的逻辑控制模块,可以同时确定多个待擦除存储块(block),因此,在一次的擦除操作中,可以对多个待擦除存储块同时进行擦除操作,相较于现有技术中的一次只进行一个存储块的擦除操作,本发明实施例擦除时间较短,能提升对非易失存储器的擦除效率。
实施例二
参照图2,示出了一种非易失存储器擦除方法的具体流程图,具体可以包括如下步骤:
步骤201:通过逻辑控制模块确定多个待擦除存储块。
作为本发明实施例的一种优选方案,所述非易失存储器中包括n个存储块,n为自然数;所述通过逻辑控制模块确定多个待擦除存储块的步骤,包括:通过逻辑控制模块确定n个待擦除存储块。
本发明实施例中,通过逻辑控制模块将非易失存储器中的n个存储块Block全部确定为待擦除存储块,可以实现对该非易失存储器中所存储的全部数据一次性擦除。因此,本发明实施例可以应用于非易失存储器的初始化过程,例如,在非易失存储器出厂之前通常会存储有测试数据,这些测试数据是用户不希望存储的,因此,可以通过本发明实施例对整个非易失存储器的存储块进行擦除操作,完成初始化。
可以理解,本发明实施例不仅仅可以应用于对非易失存储器的初始化中,在对非易失存储器的使用过程中,只要用户不再想使用非易失存储器里面的数据,都可以采用该方式,快速地擦除数据,从而提升了用户体检。
具体应用中,本发明实施例不仅可以应用于单plane非易失存储器,还可以应用于多plane非易失存储器。
plane是非易失性存储器内部的架构,也是非易失性存储器的控制单元管理的单位。非易失性存储器如果只有1个plane,它就是单plane非易失存储器,只有一个控制单元;非易失性存储器如果有2个或多个plane,它就是多plane非易失存储器,有2个或多个控制单元。
本发明实施例在应用于多plane非易失存储器时,逻辑控制模块可以选定多plane非易失存储器中任一个plane的存储块;逻辑控制模块也可以选定多plane非易失存储器中多个plane的存储块;逻辑控制模块也可以同时选中多plane非易失存储器中的全部plane,然后同步选定每个plane中具有相同标识的存储块,或者不同步选定每个plane中具有不同标识的存储块,本发明实施例对此不做具体限定。
步骤202:在一次擦除操作中,对所述多个待擦除存储块同时执行擦除操作。
步骤203:检测所述多个待擦除存储块中的数据是否被完全擦除。
本发明实施例中,考虑到一次擦除操作可能无法将多个待擦除存储块中的数据全部擦除,因此,在一次擦除操作后,对多个待擦除存储块中的数据的擦除情况进行检测,如果完全擦除,则结束操作,如果没有完全擦除,则可以执行步骤204。
步骤204:若所述多个待擦除存储块中的数据没有被完全擦除,再次执行对所述多个待擦除存储块的擦除操作。
本发明实施例中,如果多个待擦除存储块中的数据没有被完全擦除,则可以重新对该多个待擦除存储块施加擦除脉冲,再次执行对多个待擦除存储块的擦除操作。
可以理解,步骤203和步骤204可以重复进行,直到多个待擦除存储块中的数据被完全擦除,本发明实施例对此不作具体限定。
具体应用中,如果对多个待擦除存储块执行一次或多次擦除操作后,多个待擦除存储块中的数据仍然没有被完全擦除,则可以说明擦除电压过低,可以增加擦除电压,完成对多个待擦除存储块的操除操作。
本发明实施例中,通过非易失存储器中的逻辑控制模块,可以同时确定多个待擦除存储块(block),因此,在一次的擦除操作中,可以对多个待擦除存储块同时进行擦除操作,相较与现有技术中的一次只进行一个存储块的擦除操作,本发明实施例擦除时间较短,能提升对非易失存储器的擦除效率。
需要说明的是,对于前述的方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本发明所必需的。
实施例三
参照图3,示出了一种非易失存储器擦除装置的框图,该装置具体可以包括:
确定模块310,用于通过逻辑控制模块确定多个待擦除存储块;
擦除模块320,用于在一次擦除操作中,对所述多个待擦除存储块同时执行擦除操作。
优选地,参照图4,在图3的基础上,上述装置还可以包括:
所述非易失存储器中包括n个存储块,n为自然数;所述确定模块310包括:
确定子模块,用于通过逻辑控制模块确定n个待擦除存储块。
所述装置还包括:
检测模块330,用于检测所述多个待擦除存储块中的数据是否被完全擦除;若所述多个待擦除存储块中的数据没有被完全擦除,调用所述擦除模块再次执行对所述多个待擦除存储块的擦除操作。
优选地,所述装置应用于非易失存储器的初始化过程。
本发明实施例中,通过非易失存储器中的逻辑控制模块,可以同时确定多个待擦除存储块(block),因此,在一次的擦除操作中,可以对多个待擦除存储块同时进行擦除操作,相较与现有技术中的一次只进行一个存储块的擦除操作,本发明实施例擦除时间较短,能提升对非易失存储器的擦除效率。
对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
在一个典型的配置中,所述计算机设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。内存可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括非持续性的电脑可读媒体(transitory media),如调制的数据信号和载波。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程非易失存储器擦除终端设备的处理器以产生一个机器,使得通过计算机或其他可编程非易失存储器擦除终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程非易失存储器擦除终端设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程非易失存储器擦除终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种非易失存储器擦除方法和一种非易失存储器擦除装置,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种非易失存储器擦除方法,其特征在于,所述方法包括:
通过逻辑控制模块确定多个待擦除存储块;
在一次擦除操作中,对所述多个待擦除存储块同时执行擦除操作。
2.根据权利要求1所述的方法,其特征在于,所述非易失存储器中包括n个存储块,n为自然数;所述通过逻辑控制模块确定多个待擦除存储块的步骤,包括:
通过逻辑控制模块确定n个待擦除存储块。
3.根据权利要求1所述的方法,其特征在于,还包括:
检测所述多个待擦除存储块中的数据是否被完全擦除;
若所述多个待擦除存储块中的数据没有被完全擦除,再次执行对所述多个待擦除存储块的擦除操作。
4.根据权利要求1所述的方法,其特征在于,所述方法应用于多plane非易失存储器。
5.根据权利要求1所述的方法,其特征在于,所述方法应用于非易失存储器的初始化过程。
通过逻辑控制模块确定多个待擦除存储块;
在一次擦除操作中,对所述多个待擦除存储块同时执行擦除操作。
6.一种非易失存储器擦除装置,其特征在于,所述装置包括:
确定模块,用于通过逻辑控制模块确定多个待擦除存储块;
擦除模块,用于在一次擦除操作中,对所述多个待擦除存储块同时执行擦除操作。
7.根据权利要求6所述的装置,其特征在于,所述非易失存储器中包括n个存储块,n为自然数;所述确定模块包括:
确定子模块,用于通过逻辑控制模块确定n个待擦除存储块。
8.根据权利要求6所述的装置,其特征在于,还包括:
检测模块,用于检测所述多个待擦除存储块中的数据是否被完全擦除;若所述多个待擦除存储块中的数据没有被完全擦除,调用所述擦除模块再次执行对所述多个待擦除存储块的擦除操作。
9.根据权利要求6所述的装置,其特征在于,所述装置应用于多plane非易失存储器。
10.根据权利要求6所述的装置,其特征在于,所述装置应用于非易失存储器的初始化过程。
CN201810664024.5A 2018-06-25 2018-06-25 一种非易失存储器擦除方法及装置 Pending CN110634524A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810664024.5A CN110634524A (zh) 2018-06-25 2018-06-25 一种非易失存储器擦除方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810664024.5A CN110634524A (zh) 2018-06-25 2018-06-25 一种非易失存储器擦除方法及装置

Publications (1)

Publication Number Publication Date
CN110634524A true CN110634524A (zh) 2019-12-31

Family

ID=68968615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810664024.5A Pending CN110634524A (zh) 2018-06-25 2018-06-25 一种非易失存储器擦除方法及装置

Country Status (1)

Country Link
CN (1) CN110634524A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694184A (zh) * 2004-05-07 2005-11-09 三星电子株式会社 非易失性半导体存储器件及其多块擦除方法
US20090201732A1 (en) * 2005-10-17 2009-08-13 Nader Salessi System and method for purging a flash storage device
CN101800078A (zh) * 2009-02-11 2010-08-11 北京芯技佳易微电子科技有限公司 一种非易失存储器的擦除方法及装置
CN105144300A (zh) * 2013-03-04 2015-12-09 桑迪士克技术有限公司 用于提高非易失性存储器的耐久性的动态擦除深度
CN106170833A (zh) * 2013-11-15 2016-11-30 桑迪士克科技有限责任公司 在数据存储系统中的具有模块化擦除的数据管理
CN206301593U (zh) * 2014-04-30 2017-07-04 质子世界国际公司 用于双向计数器的装置和系统
CN107919157A (zh) * 2016-10-10 2018-04-17 爱思开海力士有限公司 存储器装置及存储器装置的操作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694184A (zh) * 2004-05-07 2005-11-09 三星电子株式会社 非易失性半导体存储器件及其多块擦除方法
US20090201732A1 (en) * 2005-10-17 2009-08-13 Nader Salessi System and method for purging a flash storage device
CN101800078A (zh) * 2009-02-11 2010-08-11 北京芯技佳易微电子科技有限公司 一种非易失存储器的擦除方法及装置
CN105144300A (zh) * 2013-03-04 2015-12-09 桑迪士克技术有限公司 用于提高非易失性存储器的耐久性的动态擦除深度
CN106170833A (zh) * 2013-11-15 2016-11-30 桑迪士克科技有限责任公司 在数据存储系统中的具有模块化擦除的数据管理
CN206301593U (zh) * 2014-04-30 2017-07-04 质子世界国际公司 用于双向计数器的装置和系统
CN107919157A (zh) * 2016-10-10 2018-04-17 爱思开海力士有限公司 存储器装置及存储器装置的操作方法

Similar Documents

Publication Publication Date Title
CN108039190B (zh) 一种测试方法及装置
CN114187955B (zh) 存储器阵列的测试方法、装置、设备及存储介质
US10318210B2 (en) Memory controller, storage device, information processing system, and method of controlling memory
CN111367710B (zh) 一种eMMC问题还原方法和装置
EP4258266A1 (en) Test method for memory chip and device therefor
CN110634524A (zh) 一种非易失存储器擦除方法及装置
CN111951869B (zh) 一种非易失存储器读处理方法及装置
CN111951860B (zh) 一种非易失存储器写处理方法及装置
CN110634522A (zh) 一种非易失存储器擦除方法及装置
CN116665749A (zh) 存储芯片的测试方法及其装置
CN111367464B (zh) 一种存储空间管理方法及装置
CN111370049B (zh) 一种eMMC芯片测试方法和装置
CN111951865B (zh) 一种非易失存储器读处理方法及装置
CN110634527B (zh) 一种非易失存储器处理方法及装置
CN111951852A (zh) 一种非易失存储器处理方法及装置
CN111367461A (zh) 一种存储空间管理方法及装置
CN110634525B (zh) 一种非易失存储器处理方法及装置
CN110634519B (zh) 一种非易失存储器处理方法及装置
CN110634521B (zh) 一种非易失存储器处理方法及装置
CN110718255B (zh) 一种非易失存储器处理方法及装置
CN111951854B (zh) 一种非易失存储器写处理方法及装置
CN111367463B (zh) 一种存储空间管理方法及装置
CN111951862A (zh) 一种非易失存储器擦除处理方法及装置
CN110910923A (zh) 一种字线译码方法及非易失存储器系统
CN111367540B (zh) 一种eMMC固件升级方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191231