CN101800078A - 一种非易失存储器的擦除方法及装置 - Google Patents

Abstract

本发明公开了一种非易失存储器的擦除方法，包括：确定非易失存储器中欲擦除的两个相邻存储块；并行擦除所述两个存储块。本发明可以节省进行擦除操作的时间，提高擦除速度和效率。

Description

一种非易失存储器的擦除方法及装置

技术领域

本发明涉及半导体存储器技术领域，特别是涉及一种非易失存储器器件的擦除方法，以及一种非易失存储器器件的擦除装置。

背景技术

随着各种电子装置及嵌入式系统的迅速发展和广泛应用，如计算机、个人数字助理、移动电话、数字相机等，大量需要一种能多次编程，容量大，读写、擦除快捷、方便、简单，外围器件少，价格低廉的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器件。非易失性存储器件就是在这种背景需求下应运而生的。一个非易失存储器通常也是一个MOS管，拥有一个源极(source)，一个漏极(drain)，一个门极(gate)，另外还有一个浮动栅极(floating gate)。可见，它的构造和一般的MOS管略有不同，多了一个浮动栅极，该浮动栅极被绝缘体隔绝于其他部分。

以闪存(Flash Memory)为例，它是一种基于半导体的存储器，具有系统掉电后仍可保留内部信息、在线擦写等功能特点，闪存的擦除方法是在源极加正电压，利用浮动栅极与源极之间的隧道效应，把注入至浮动栅极的负电荷吸引到源极。由于利用源极加正电压擦除，因此各单元的源极联在一起，这样，闪存不能按字节擦除，而只能以全片(Flash chip)或分块(block)的形式擦除。

一个闪存中包括若干个存储块(block)，现有技术中，当对整个Flash chip进行擦除操作时，是以block为单位逐个进行擦除。例如，某个Flash包括A、B、C三个block，完成整个Flash chip的擦除操作则需要先对A block进行擦除，然后对B block进行擦除，最后对C block进行擦除。，并且，这种擦除是针对每个存储单元(cell)进行的，即需要针对block中的每个cell执行预编程(pre-program)、擦除(erase)及软件编程(post-program)等的步骤才能得以实现，显然这种擦除方式比较耗费时间。再者，由于实际中一个闪存中所包括的存储块较多，闪存的容量越来越大，并且为减少Flash的擦写次数，现有技术也越来越趋向于采用较小的存储块来作为擦除单元，在这种情况下，一个闪存中的存储块将更多，采用这种以block为单位逐个擦除的方式对整个Flash chip进行擦除，不仅耗时，而且速度较慢，擦除效率较为低下。

因此，目前需要本领域技术人员迫切解决的一个技术问题就是：如何能够创新地提出一种非易失存储器的擦除机制，用以节省进行擦除操作的时间，提高擦除速度和效率。

发明内容

本发明所要解决的技术问题是提供一种非易失存储器器件的擦除方法，用以节省进行擦除操作的时间，提高擦除速度和效率。

本发明所要解决的另一个技术问题是提供一种非易失存储器器件的擦除装置，用以保证上述方法在实际中的应用。

为了解决上述技术问题，本发明实施例公开了一种非易失存储器器件的擦除方法，包括：

确定非易失存储器中欲擦除的两个相邻存储块；

并行擦除所述两个存储块。

优选的，所述并行擦除的步骤包括：

对所述两个存储块并行地进行预编程操作；

对所述两个存储块并行地进行擦除操作；

针对各个存储块串行地验证擦除是否成功，若否，则对擦除不成功的存储块重新进行擦除操作；

在所述两个存储块擦除成功后，对所述两个存储块进行并行地软编程操作。

优选的，所述并行擦除的步骤包括：

对所述两个存储块并行地进行预编程操作；

对所述两个存储块并行地进行擦除操作；

对所述两个存储块并行地验证擦除是否成功，若否，则对擦除不成功的存储块重新进行擦除操作；

在所述两个存储块擦除成功后，对所述两个存储块进行并行地软编程操作。

优选的，所述预编程操作进一步包括：

识别存储块中需要进行预编程操作的存储单元；

针对所述存储单元进行预编程操作；

所述软编程操作进一步包括：

识别存储块中需要进行软编程操作的存储单元；

针对所述存储单元进行软编程操作。

本发明实施例还公开了一种非易失存储器的擦除方法，包括：

确定非易失存储器中欲擦除的两个扇区，所述两个扇区位于同一存储块中；

并行擦除所述两个扇区。

优选的，所述并行擦除的步骤包括：

对所述两个扇区并行地进行预编程操作；

对所述两个扇区并行地进行擦除操作；

针对各个扇区串行地验证擦除是否成功，若否，则对擦除不成功的扇区重新进行擦除操作；

在所述两个扇区擦除成功后，对所述两个扇区进行并行地软编程操作。

优选的，所述并行擦除的步骤包括：

对所述两个扇区并行地进行预编程操作；

对所述两个扇区并行地进行擦除操作；

对所述两个扇区并行地验证擦除是否成功，若否，则对擦除不成功的扇区重新进行擦除操作；

在所述两个扇区擦除成功后，对所述两个扇区进行并行地软编程操作。

本发明实施例还公开了一种非易失存储器的擦除装置，包括：

内部电源模块，用于同时对两个存储块进行供电，以及进行两个存储块的选通控制、电源切换控制和操作状态控制；

存储块确定模块，用于确定非易失存储器中欲擦除的两个相邻存储块；

存储块擦除模块，用于并行擦除所述两个存储块。

优选的，所述存储块擦除模块包括：

存储块预编程子模块，用于对所述两个存储块并行地进行预编程操作；

存储块擦除子模块，用于对所述两个存储块并行地进行擦除操作；

存储块擦除验证子模块，用于针对各个存储块串行地验证擦除是否成功，若则，则触发存储块软编程子模块；若否，则触发存储块重新擦除子模块；

存储块重新擦除子模块，用于对擦除不成功的存储块重新进行擦除操作；

存储块软编程子模块，用于在所述两个存储块擦除成功后，对所述两个存储块进行并行地软编程操作。

本发明实施例还公开了一种非易失存储器的擦除装置，包括：

内部电源模块，用于进行两个扇区的选通控制和操作状态控制；

扇区确定模块，用于确定非易失存储器中欲擦除的两个扇区，所述两个扇区位于同一存储块中；

扇区擦除模块，用于并行擦除所述两个扇区。

优选的，所述扇区擦除模块包括：

扇区预编程子模块，用于对所述两个扇区并行地进行预编程操作；

扇区擦除子模块，用于对所述两个扇区并行地进行擦除操作；

扇区擦除验证子模块，用于针对各个扇区串行地验证擦除是否成功，若则，则触发扇区软编程子模块；若否，则触发扇区重新擦除子模块；

扇区重新擦除子模块，用于对擦除不成功的扇区重新进行擦除操作；

扇区软编程子模块，用于在所述两个扇区擦除成功后，对所述两个扇区进行并行地软编程操作。

与现有技术相比，本发明具有以下优点：

本发明通过采用两个block为单位，在对整个Flash chip进行擦除操作时，例如，某个Flash包括A、B、C、D四个block，完成整个Flash chip的擦除操作则需要先对A block和B block进行擦除，然后对C block和D block进行擦除。由于在同时对两个block进行擦除的过程中，预编程，擦除，软编程这些操作都是并行的，所以本发明相较于采用现有技术采用单个block的操作来说，完成整个chip的erase节省了较多的时间。

再者，本发明可以串行进行两个存储块的擦除验证操作，使两个存储块共用一套地址计数器，擦除验证操作在整个擦除操作中所占的时间比例不大，在这种情况下，还可以进一步减小存储器的面积。

附图说明

图1是本发明的一种非易失存储器的擦除方法实施例1的流程图；

图2是本发明的一种非易失存储器的擦除方法实施例2的流程图；

图3是本发明的一种非易失存储器的擦除方法实施例3的流程图；

图4是本发明的一种非易失存储器的擦除装置实施例1的结构框图；

图5是本发明的一种非易失存储器的擦除装置实施例2的结构框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

为使本领域技术人员更好地理解本发明，首先简单介绍几种非易失存储器的工作原理。

典型的非易失存储器包括EPROM(可擦写可编程只读存储器)、EEPROM(电擦写可编程只读存储器)及FLASH MEMORY(闪存)。EPROM是指其中的内容可以通过特殊手段擦去，然后重新写入。其基本存储单元cell电路常采用浮动栅极雪崩注入式MOS电路，简称为FAMOS。它与MOS电路相似，是在N型基片上生长出两个高浓度的P型区，通过欧姆接触分别引出源极S和漏极D。在源极和漏极之间有一个多晶硅栅极浮空在SiO2绝缘层中，与四周无直接电气联接。这种电路以浮动栅极是否带电来表示存1或者0，浮动栅极带电后(譬如负电荷)，就在其下面，源极和漏极之间感应出正的导电沟道，使MOS管导通，即表示存入0。若浮动栅极不带电，则不形成导电沟道，MOS管不导通，即存入1。

EEPROM基本存储单元cell与EPROM相似，它是在EPROM基本单元电路的浮动栅极的上面再生成一个浮动栅极，前者称为第一级浮动栅极，后者称为第二级浮动栅极。可给第二级浮动栅极引出一个电极，使第二级浮动栅极接某一电压VG。若VG为正电压，第一浮动栅极与漏极之间产生隧道效应，使电子注入第一浮动栅极，即编程写入。若使VG为负电压，第一级浮动栅极的电子将散失，即擦除。擦除后可重新写入。

闪存的基本单元电路与EEPROM类似，也是由双层浮动栅极MOS管组成，但是第一层栅介质很薄，作为隧道氧化层，可给第二级浮动栅极引出一个电极，使第二级浮动栅极接某一电压VG。若VG为正电压，第一浮动栅极与漏极之间产生隧道效应，使电子注入第一浮动栅极，即编程写入；擦除方法是在源极加正电压，利用第一级浮动栅极与源极之间的隧道效应，把注入至浮动栅极的负电荷吸引到源极。由于利用源极加正电压擦除，因此各单元的源极联在一起，所以闪存不能按字节擦除，而只能分扇区、分块或全片擦除。随着半导体技术的改进，闪存也实现了单晶体管(1T)的设计，主要就是在原有的晶体管上加入了浮动栅和选择栅，在源极和漏极之间电流单向传导的半导体上形成贮存电子的浮动棚。浮动栅包裹着一层硅氧化膜绝缘体。它的上面是在源极和漏极之间控制传导电流的选择/控制栅。数据是0或1取决于在硅底板上形成的浮动栅中是否有电子。有电子为0，无电子为1。

参考图1，示出了本发明的一种非易失存储器的擦除方法实施例1的流程图，具体可以包括以下步骤：

步骤101、确定非易失存储器中欲擦除的两个相邻存储块；

步骤102、并行擦除所述两个存储块。

以下以在闪存中擦除为例进一步说明本发明。

闪存的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除(erase)操作。闪存由具有多个扇区的存储块(block)组成，每个扇区(sector)对应一个存储单元(cell)阵列。闪存只能进行有限次地写操作和擦除操作，并且只能在预先被擦除的扇区内针对存储单元进行写操作，以及只能在大的存储块内进行擦除操作，因此，写操作和擦除操作比读操作需要花费更多时间。

闪存存储单元的写操作称为编程(program)，一般可以使用热点子注入的方式使电子穿过沟道达到浮动栅极(Floating Gate)FG上，导致阈值电压(VT)上升，该操作发生时，存储单元处于关闭状态，不能传导电流，所以使得存储单元从一个中立状态(擦除状态)变到写操作状态，即从存储单元中的数据从“1”变到“0”。擦除操作是基于隧道效应，使电子从浮动栅极FG到达P阱。这样存储单元中的数据又从“0”变到“1”。

具体而言，闪存中的一个存储单元用以记录一个二进制位的数据。存储单元可以包括控制栅极(Control Gate)CG、浮动栅极(Floating Gate)FG、源极S与漏极D。存储单元的数据是以浮动栅极FG中所储存的电荷量多少而定：当浮动栅极FG中储存大量的电子，此时需要给予控制栅极CG一个高电压的阈值电压，例如是大于5V，才能使此存储单元的源极S与漏极D导通，一般定义此时的数据为0；当浮动栅极FG中储存少量的电子，此时只需要给予控制栅极CG一个低电压的阈值电压，例如是小于3.2V，即可使此存储单元的源极S与漏极D导通，一般定义此时的数据为1。

将多个存储单元连接在一起即可形成作为一个扇区的存储单元阵列，其具体连接方式为，存储单元阵列的列连接着每个存储单元的漏极，被称为位线；而阵列的行连接着每个单元的栅极，被称为字线；在对存储器进入写操作时，需要同时在位线和字线加载电压。

一个存储块中的所有扇区共享一作为源极的P阱(P substrate)，所以擦除(erase)操作是针对存储块进行的。当进行擦除操作时，一擦除电压被施加到被选中存储块的P阱，并向被选中存储块的字线施加0V电压，以及将未被选中存储块的字线浮置。对于被选中的存储块而言，所施加的擦除电压形成的电场造成了一个电势势垒，它给其浮动栅极中的电子提供了一条由浮动栅极到达P阱的通路，从而改变被选中存储块中的逻辑状态。而对于未被选中的存储块而言，其字线的电位通过电容耦合而升高，因此不会被擦除。

本发明实施例的核心构思之一在于，采用一种针对两个存储块并行操作的方式快速擦除整个存储器。

在具体实现中，闪存的擦除/写入操作可以通过命令用户接口(CUI)对特定的地址写入特定的指令序列，闪存对指令进行译码后，启动内部状态机(WSM)进行相应操作，从而使其自动完成指令序列要求的功能。应用本发明实施例，用户向闪存发送指向欲擦除的两个存储块地址的擦除指令，存储器接收到该指令后进行译码，确定将需要进行擦除的存储块的位置，并启动内部状态机，同时对这两个存储块进行擦除操作。在实际中，为保证在并行操作时能对两个存储块提供稳定的编程及擦除电压，所选取的两个存储块优选为相邻存储块。

在本实施例中，所述步骤102可以包括以下子步骤：

子步骤201、对所述两个存储块并行地进行预编程操作；

所述预编程操作是针对各存储块中的各扇区中的存储单元写入0，以提高擦除的稳定性。一种将存储单元写入0的方法可以为：给予控制栅极一高电压，如10V，并注入6V的电压至漏极D、注入约0V的电压至源极S，从而使将大量的电子注入浮动栅极FG，使阈值电压上升。

优选的，在本实施例中，本步骤还可以包括以下步骤：

识别存储块中需要进行预编程操作的存储单元；

针对所述存储单元进行预编程操作。

可以理解的是，在实际中，对于存储块中的存储单元而言，并不是每一个都必须进行预编程操作，即一些存储单元中的数据本来就是“0”，那么对于这部分存储单元就可以不必要进行预编程操作；而只对需要进行预编程操作的存储单元，如数据为“1”的存储单元进行预编程操作即可。

子步骤202、对所述两个存储块并行地进行擦除操作；

所述擦除操作是指对扇区中的存储单元写入1。一种将存储单元写入1的方法为：给予控制栅极CG一负电压，例如是-11伏特，并给予3伏特的电压至源极S，如此即可取出浮动栅极FG中的电子，存储单元中的数据又从“0”变到“1”，使阈值电压降低。

子步骤203、针对各个存储块串行地验证擦除是否成功，若是，则执行步骤205；若否，则执行步骤204，对擦除不成功的存储块重新进行擦除操作；

在实际中，待擦除操作完成之后，就进入擦除验证状态。在这个过程中，先验证第一个存储块，待第一个存储块验证完成之后，开始验证第二个存储块。如果通过擦除验证发现还有某个模块没有擦除成功，则再向其加擦除电压，重新进行擦除操作。对于擦除成功的模块，才跳转步骤205。

在本步骤中进行串行操作的原因在于，使两个存储块可以共用一个地址计数器，从而可以有效减少存储器的面积，并节约资源。

所述验证擦除是否成功的方法是在不同的操作过程中，使用不同的参考电压和阈值电压去读存储单元中所存储的数据。当把某一个阈值电压加到存储单元的栅极，把漏极上的电流转换为电压后，同参考电压进行比较，判断是“1”还是“0”，由判断结果确定擦除成功还是失败。

以下以一种MLC Flash Memory(多层单元闪存)的读取操作为例进一步说明本发明擦除验证的过程。

在MLC Flash Memory中，一个存储单元(cell)包括两个晶体管和两个电容，以存储四个状态，两位数据。对MLC Flash Memory进行读取操作大致可以包括以下三步：

第一步、在存储cell阵列的字线WL和参考cell的栅极(gate)上施加相同的开启电压Vw1，在存储cell阵列的位线(BL)和参考cell的漏极(drain)保持相近的电压，如1v。当开始读取数据时，晶体管打开，而由于阵列cell和参考cell的电荷状态不同，从而会导致产生的电流不同；

第二步、将上述阵列cell和参考cell的电流分别通过专门设计的I-V(电流-电压)转换电路(即将不同的电流通过相同的阻抗器件)，得到不同的电压值，从而将电流差异转化为了电压差异；

例如，对于MLC Flash Memory的存储单元而言，就需要四个I-V(电流-电压)转换电路，一个I-V转换电路对应阵列cell，得到所需的存储单元相应的电压值，另外三个I-V转换电路对应参考cell，得到三个参考电压。

第三步、通过比较器比较两个电压信号，即可得到存储数据的状态信息，再转化为数字信号，如，00、01、10、11。

例如，将所需的存储单元相应的电压值分别与三个参考电压进行两两比较，从而可以确定所需的存储单元相应的电压值是落在那个电压范围内，即可以确定该存储单元所存储的数据。

子步骤205、在所述两个存储块擦除成功后，对所述两个存储块进行并行地软编程操作。

由于擦除操作是针对存储块中来进行的，因此在写入1的过程中，可能部分存储单元的浮动栅极FG会被移除过多的电子，而使得这部分存储单元的阈值电压过低，甚至可能小于零。所以还需要通过软编程操作来调整存储单元的阈值电压。例如，将3V电压注入控制栅极CG，并注入约5V的电压到漏极D。

因而，在本实施例中，本步骤可以进一步包括以下步骤：

识别存储块中需要进行软编程操作的存储单元；然后针对所述存储单元进行软编程操作。

所述识别操作可以通过选中一个block内连到同一根位线上的所有cell，也就是这些所有cell的漏极都连到一起，同参考电压进行比较，判定是“1”还是“0”来确定。

应用本发明实施例，当对整个Flash chip进行擦除操作时，是以两个block为单位进行擦除。例如，某个Flash包括A、B、C、D四个block，完成整个Flash chip的擦除操作则需要先对A block和B block进行擦除，然后对C block和D block进行擦除。由于在同时对两个block进行擦除的过程中，预编程，擦除，软编程这些操作都是并行的，仅有擦除验证操作是串行的，然而擦除验证在整个操作中所占的时间比例并不大，所以本发明相较于采用现有技术采用单个block的操作来说，完成整个chip的erase节省了较多的时间。

参考图2，示出了本发明的一种非易失存储器的擦除方法实施例2的流程图，具体可以包括以下步骤：

步骤301、确定非易失存储器中欲擦除的两个相邻存储块；

步骤302、并行擦除所述两个存储块。

本步骤可以包括以下子步骤：

子步骤3021、对所述两个存储块并行地进行预编程操作；

子步骤3022、对所述两个存储块并行地进行擦除操作；

子步骤3023、对所述两个存储块并行地验证擦除是否成功，若是，则执行子步骤3025；若否，则执行子步骤3024，对擦除不成功的存储块重新进行擦除操作；

子步骤3035、在所述两个存储块擦除成功后，对所述两个存储块进行并行地软编程操作。

本实施例与图1所示的实施例区别在于，本实施例在执行擦除验证操作时，依然采用并行地方式进行，在这种情况下，需要对每个存储块设置一个地址计数器，但能更好地节省时间。

优选的是，本发明的非易失存储器可以包括SLC Flash Memory(Single-Level Cell，单层单元闪存)和MLC Flash Memory(Multi-Level Cell，多层单元闪存)。

参考图3，示出了本发明的一种非易失存储器的擦除方法实施例3的流程图，具体可以包括以下步骤：

步骤401、确定非易失存储器中欲擦除的两个扇区，所述两个扇区位于同一存储块中；

步骤402、并行擦除所述两个扇区。

本实施例与前述实施例的区别在于，本实施例通过对位于同一存储块中的两个扇区同时进行擦除操作，从而节省存储块的擦除时间，并进一步节省全片擦除的时间。

由于一个存储块由多个扇区组成，每个扇区(sector)对应一个存储单元(cell)阵列。该存储单元阵列的列连接着每个存储单元的漏极，被称为位线；而阵列的行连接着每个单元的栅极，被称为字线；在对存储器进入写操作时，需要同时在位线和字线加载电压，该写入操作只能在预先被擦除的扇区内针对存储单元进行；一个存储块中的所有扇区共享一作为源极的P阱(P substrate)，所以擦除(erase)操作是针对存储块进行的。当进行擦除操作时，一擦除电压被施加到被选中存储块的P阱，P阱加的正压会加到存储块内的所有扇区上。因而，对本实施例同时对两个扇区进行擦除时，无需增加擦除电压即可实现。

在本发明实施例中，为提高擦除效率，所述同一存储块中的两个扇区优选为相邻扇区。

作为本发明的一种优选实施例，所述并行擦除的步骤402可以包括以下子步骤：

子步骤A1、对所述两个扇区并行地进行预编程操作；

子步骤A2、对所述两个扇区并行地进行擦除操作；

子步骤A3、针对各个扇区串行地验证擦除是否成功，若否，则对擦除不成功的扇区重新进行擦除操作；

子步骤A4、在所述两个扇区擦除成功后，对所述两个扇区进行并行地软编程操作。

作为本发明的另一种优选实施例，所述并行擦除的步骤402可以包括以下子步骤：

子步骤B1、对所述两个扇区并行地进行预编程操作；

子步骤B2、对所述两个扇区并行地进行擦除操作；

子步骤B3、对所述两个扇区并行地验证擦除是否成功，若否，则对擦除不成功的扇区重新进行擦除操作；

子步骤B4、在所述两个扇区擦除成功后，对所述两个扇区进行并行地软编程操作。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。

参考图4，示出了本发明的一种非易失存储器的擦除装置实施例1的结构框图，可以包括以下模块：

内部电源模块501，用于同时对两个存储块进行供电，以及进行两个存储块的选通控制、电源切换控制和操作状态控制；

存储块确定模块502，用于确定非易失存储器中欲擦除的两个相邻存储块；

存储块擦除模块503，用于并行擦除所述两个存储块。

在本实施例中，通过所述内部电源模块可以同时给多个存储块进行供电，并满足多个存储块的选通控制，电源切换控制，操作状态控制等，所以能够确保并行擦除的可行性和灵活性。在实际中，还可以通过配置寄存器用来设定将要编程的存储块的个数，然后根据设置的地址，即可确定将要擦除的存储块的位置，在操作时，无需考虑区分所选中的存储块地址，就可以对这几个存储块同时进行操作。

优选的，在本发明实施例中，所述存储块擦除模块502可以进一步包括以下子模块：

存储块预编程子模块5031，用于对所述两个存储块并行地进行预编程操作；

存储块擦除子模块5032，用于对所述两个存储块并行地进行擦除操作；

存储块擦除验证子模块5033，用于针对各个存储块串行地验证擦除是否成功，若是，则触发存储块软编程子模块5035；若否，则触发存储块重新擦除子模块5034；

存储块重新擦除子模块5034，用于对擦除不成功的存储块重新进行擦除操作；

存储块软编程子模块5035，用于在所述两个存储块擦除成功后，对所述两个存储块进行并行地软编程操作。

作为另一实施例，所述存储块擦除验证子模块也可以采用针对两个存储块并行验证的方式。由于图4所示的实施例与前述图1和图2所示的实施例较为相近，相关部分参见前述实施例中的描述即可，在此就不赘述了。

参考图5，示出了本发明的一种非易失存储器的擦除装置实施例2的结构框图，可以包括以下模块：

内部电源模块601，用于进行两个扇区的选通控制和操作状态控制；

扇区确定模块602，用于确定非易失存储器中欲擦除的两个扇区，所述两个扇区位于同一存储块中；

扇区擦除模块603，用于并行擦除所述两个扇区。

由于一个存储块中的所有扇区共享一作为源极的P阱(P substrate)，所以擦除(erase)操作是针对存储块进行的。当进行擦除操作时，一擦除电压被施加到被选中存储块的P阱，P阱加的正压会加到存储块内的所有扇区上。因而，在本实施例中同时对两个扇区进行擦除时，无需增加擦除电压即可实现，即相应的内部电源模块可以不需要具有同时对两个存储块进行供电及相应的电源切换控制能力。

优选的，在本发明实施例中，所述扇区擦除模块603可以进一步包括以下子模块：

扇区预编程子模块6031，用于对所述两个扇区并行地进行预编程操作；

扇区擦除子模块6032，用于对所述两个扇区并行地进行擦除操作；

扇区擦除验证子模块6033，用于针对各个扇区串行地验证擦除是否成功，若则，则触发扇区软编程子模块6035；若否，则触发扇区重新擦除子模块6034；

扇区重新擦除子模块6034，用于对擦除不成功的扇区重新进行擦除操作；

扇区软编程子模块6035，用于在所述两个扇区擦除成功后，对所述两个扇区进行并行地软编程操作。

作为另一实施例，所述扇区擦除验证子模块也可以采用针对两个扇区并行验证的方式。由于图4所示的实施例与前述图1和图2所示的实施例较为相近，相关部分参见前述实施例中的描述即可，在此就不赘述了。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上对本发明所提供的非易失存储器的擦除方法及非易失存储器的擦除装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (11)

1.一种非易失存储器的擦除方法，其特征在于，包括：

确定非易失存储器中欲擦除的两个相邻存储块；

并行擦除所述两个存储块。

2.如权利要求1所述的方法，其特征在于，所述并行擦除的步骤包括：

对所述两个存储块并行地进行预编程操作；

对所述两个存储块并行地进行擦除操作；

针对各个存储块串行地验证擦除是否成功，若否，则对擦除不成功的存储块重新进行擦除操作；

在所述两个存储块擦除成功后，对所述两个存储块进行并行地软编程操作。

3.如权利要求1所述的方法，其特征在于，所述并行擦除的步骤包括：

对所述两个存储块并行地进行预编程操作；

对所述两个存储块并行地进行擦除操作；

对所述两个存储块并行地验证擦除是否成功，若否，则对擦除不成功的存储块重新进行擦除操作；

在所述两个存储块擦除成功后，对所述两个存储块进行并行地软编程操作。

4.如权利要求2或3所述的方法，其特征在于，所述预编程操作进一步包括：

识别存储块中需要进行预编程操作的存储单元；

针对所述存储单元进行预编程操作；

所述软编程操作进一步包括：

识别存储块中需要进行软编程操作的存储单元；

针对所述存储单元进行软编程操作。

5.一种非易失存储器的擦除方法，其特征在于，包括：

确定非易失存储器中欲擦除的两个扇区，所述两个扇区位于同一存储块中；

并行擦除所述两个扇区。

6.如权利要求5所述的方法，其特征在于，所述并行擦除的步骤包括：

对所述两个扇区并行地进行预编程操作；

对所述两个扇区并行地进行擦除操作；

针对各个扇区串行地验证擦除是否成功，若否，则对擦除不成功的扇区重新进行擦除操作；

在所述两个扇区擦除成功后，对所述两个扇区进行并行地软编程操作。

7.如权利要求5所述的方法，其特征在于，所述并行擦除的步骤包括：

对所述两个扇区并行地进行预编程操作；

对所述两个扇区并行地进行擦除操作；

对所述两个扇区并行地验证擦除是否成功，若否，则对擦除不成功的扇区重新进行擦除操作；

在所述两个扇区擦除成功后，对所述两个扇区进行并行地软编程操作。

8.一种非易失存储器的擦除装置，其特征在于，包括：

内部电源模块，用于同时对两个存储块进行供电，以及进行两个存储块的选通控制、电源切换控制和操作状态控制；

存储块确定模块，用于确定非易失存储器中欲擦除的两个相邻存储块；

存储块擦除模块，用于并行擦除所述两个存储块。

9.如权利要求8所述的装置，其特征在于，所述存储块擦除模块包括：

存储块预编程子模块，用于对所述两个存储块并行地进行预编程操作；

存储块擦除子模块，用于对所述两个存储块并行地进行擦除操作；

存储块擦除验证子模块，用于针对各个存储块串行地验证擦除是否成功，若则，则触发存储块软编程子模块；若否，则触发存储块重新擦除子模块；

存储块重新擦除子模块，用于对擦除不成功的存储块重新进行擦除操作；

存储块软编程子模块，用于在所述两个存储块擦除成功后，对所述两个存储块进行并行地软编程操作。

10.一种非易失存储器的擦除装置，其特征在于，包括：

内部电源模块，用于进行两个扇区的选通控制和操作状态控制；

扇区确定模块，用于确定非易失存储器中欲擦除的两个扇区，所述两个扇区位于同一存储块中；

扇区擦除模块，用于并行擦除所述两个扇区。

11.如权利要求10所述的装置，其特征在于，所述扇区擦除模块包括：

扇区预编程子模块，用于对所述两个扇区并行地进行预编程操作；

扇区擦除子模块，用于对所述两个扇区并行地进行擦除操作；

扇区擦除验证子模块，用于针对各个扇区串行地验证擦除是否成功，若则，则触发扇区软编程子模块；若否，则触发扇区重新擦除子模块；

扇区重新擦除子模块，用于对擦除不成功的扇区重新进行擦除操作；

扇区软编程子模块，用于在所述两个扇区擦除成功后，对所述两个扇区进行并行地软编程操作。

Images