CN110970075A - 存储结构及其擦除方法 - Google Patents

存储结构及其擦除方法 Download PDF

Info

Publication number
CN110970075A
CN110970075A CN201911214611.5A CN201911214611A CN110970075A CN 110970075 A CN110970075 A CN 110970075A CN 201911214611 A CN201911214611 A CN 201911214611A CN 110970075 A CN110970075 A CN 110970075A
Authority
CN
China
Prior art keywords
memory
bank
block
erasing
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911214611.5A
Other languages
English (en)
Inventor
郑钟倍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Wuhan Xinxin Semiconductor Manufacturing Corp
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201911214611.5A priority Critical patent/CN110970075A/zh
Priority to PCT/CN2019/125963 priority patent/WO2021109243A1/zh
Priority to US17/049,972 priority patent/US11366603B2/en
Publication of CN110970075A publication Critical patent/CN110970075A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种存储结构及其擦除方法，能够对存储块执行擦除操作，包括：第一存储体、第二存储体、第三存储体及控制器，所述存储块按照编号顺次交替设置在所述第一存储体、第二存储体和第三存储体中，所述控制器用于控制所述存储块以设定的擦除方式按照编号顺次执行第一过程、第二过程和第三过程的擦除过程；所述擦除方式包括：存储块Bi在执行第三过程时，存储块Bi+1在执行第二过程，存储块Bi+2在执行第一过程，其中，i∈[1，n‑2]。本发明中的相邻三个存储块同步进行第一过程、第二过程和第三过程，从而节约了存储结构整体擦除的擦除时间，提高了擦除的效率，并且不需要额外的电路，可以在不增加成本的情况下实施。

Description

存储结构及其擦除方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种存储结构及其擦除方法。
背景技术
闪存的主要特点是工作速度快、单元面积小、集成度高、可靠性好、可重复擦写10万次以上，数据可靠保持超过10年，从而可以大量的代替其他存储器嵌入到电路中。现在市场上主要的两种闪存是NOR结构和NAND结构的非易失性闪存，其中，NOR闪存(Nor Flash)单元面积小且读(写)操作时间短，因此被广泛的应用。目前主流的Nor Flash均是基于浮栅闪存技术，为了节约面积，其存储区域一般都是采用矩阵形式集中放置，然后在逻辑上分成很多存储块(Block)，在擦除时，以存储块为单位顺次进行擦除操作。通常擦除操作包括预编程步骤(Pre program)、擦除步骤(Erase)和过擦除修复步骤(Over EraseCorrection，OEC)，预编程步骤是将存储块中的二进制值“1”全部变成“0”；擦除步骤是对存储块施加较大的擦除脉冲，从而使得存储块的阈值电压低于一特定的电平值；过擦除修复步骤是通过修复操作对过擦除的存储块进行修复，以避免其阈值电压过低。由于擦除操作需要这三个步骤，非易失性闪存也集成了大量的存储块，所以与读操作及写操作相比，非易失性闪存的整体擦除操作非常耗时。如何提高非易失性闪存整体擦除的效率，是目前亟待解决的技术问题。
发明内容
本发明的目的在于提供一种存储结构及其擦除方法，以解决非易失性闪存整体擦除的效率低的问题。
为了达到上述目的，本发明提供了一种存储结构，能够对存储块B1、B2…Bn执行擦除操作，n为大于或等于3的整数，包括：第一存储体、第二存储体、第三存储体及控制器，所述存储块按照编号顺次交替设置在所述第一存储体、第二存储体和第三存储体中，所述控制器用于控制所述存储块以设定的擦除方式按照编号顺次进行擦除操作，所述擦除操作包括顺次执行第一过程、第二过程和第三过程；
所述擦除方式包括：存储块Bi在执行第三过程时，存储块Bi+1在执行第二过程，存储块Bi+2在执行第一过程，其中，i∈[1，n-2]。
可选的，存储块B1完成第一过程之后，存储块B1执行第二过程，同时存储块B2执行第一过程，之后依次对其余存储块执行所述擦除方式；存储块Bi完成第三过程、存储块Bi+1完成第二过程以及存储块Bi+2完成第一过程之后，存储块Bi+1再执行第三过程；直至，存储块Bn-1完成第二过程之后，存储块Bn-1执行第三过程，同时存储块Bn执行第二过程；存储块Bn完成第二过程之后，单独执行第三过程。
可选的，所述第一过程包括预编程步骤，所述第二过程包括擦除步骤，所述第三过程包括过擦除修复步骤。
可选的，所述第一存储体、第二存储体及第三存储体中的存储块的数量均相同。
可选的，所述第一存储体与所述第二存储体中的存储块的数量相同，所述第三存储体中的存储块的数量与所述第一存储体和所述第二存储体中的存储块的数量不相同；或者所述第二存储体与所述第三存储体中的存储块的数量相同，所述第一存储体中的存储块的数量与所述第二存储体和所述第三存储体中的存储块的数量不相同。
可选的，所述存储结构包括M个存储体，其中，M≥3。
可选的，所述控制器包括：
第一存储体控制器，连接并控制所述第一存储体；
第二存储体控制器，连接并控制所述第二存储体；
第三存储体控制器，连接并控制所述第三存储体；
芯片控制器，连接所述第一存储体控制器、所述第二存储体控制器和第三存储体控制器，并能够同步操作第一存储体控制器、第二存储体控制器和第三存储体控制器中的存储块。
可选的，所述存储结构为Nor闪存。
本发明还提供了一种存储结构的擦除方法，用于对存储块B1、B2…Bn执行擦除操作，n为大于或等于3的整数，包括：
所述存储块按照编号顺次交替设置在第一存储体、第二存储体和第三存储体中；
控制所述存储块以设定的擦除方式按照编号顺次进行擦除操作；
其中，所述擦除操作包括顺次执行第一过程、第二过程和第三过程，所述擦除方式包括：存储块Bi在执行第三过程时，存储块Bi+1在执行第二过程，存储块Bi+2在执行第一过程，其中，i∈[1，n-2]。
可选的，所述存储结构的擦除方法是对所述存储结构进行整体擦除。
在本发明实施例提供的存储结构及其擦除方法中，能够对存储块B1、B2…Bn执行擦除操作，n为大于或等于3的整数，包括：第一存储体、第二存储体、第三存储体及控制器，所述存储块按照编号顺次交替设置在所述第一存储体、第二存储体和第三存储体中，所述控制器用于控制所述存储块以设定的擦除方式按照编号顺次进行擦除操作，所述擦除操作包括顺次执行第一过程、第二过程和第三过程；所述擦除方式包括：存储块Bi在执行第三过程时，存储块Bi+1在执行第二过程，存储块Bi+2在执行第一过程，其中，i∈[1，n-2]。本发明中的相邻三个存储块同步进行第一过程、第二过程和第三过程，从而节约了存储结构整体擦除的擦除时间，提高了擦除的效率，并且不需要额外的电路，可以在不增加成本的情况下实施。
附图说明
图1为一种存储结构的结构示意图；
图2为图1中的存储结构的擦除方法的具体流程图；
图3为本发明实施例提供的存储结构的结构示意图；
图4为本发明实施例提供的存储结构的擦除方法的具体流程图；
其中，附图标记为：
100-存储结构；110-芯片控制器；Bank0-第一存储体；Bank1-第二存储体；
200-存储结构；210-芯片控制器；220-第一存储体控制器；230-第二存储体控制器；240-第三存储体控制器；Bank2-第一存储体；Bank3-第二存储体；Bank4-第三存储体。
具体实施方式
图1为一种存储结构100的结构示意图。如图1所示，所述存储结构100包括两个存储体，分别为第一存储体Bank0和第二存储体Bank1，所述第一存储体Bank0和所述第二存储体Bank1都耦合至芯片控制器110，所述芯片控制器110用于控制所述第一存储体Bank0和所述第二存储体Bank1执行诸如读取、写入和擦除的操作。所述第一存储体Bank0和所述第二存储体Bank1中总共存储有n(n≥2)个存储块，n个存储块在所述第一存储体Bank0和所述第二存储体Bank1之间平均分配，并且所述第一存储体Bank0和所述第二存储体Bank1中的存储块是顺序排列的。为了便于描述，对n个存储块按顺序编号为：B1、B2…Bn，其中，B1、B2…
Figure BDA0002299146170000041
设置在所述第一存储体Bank0中，
Figure BDA0002299146170000042
…Bn设置在所述第二存储体Bank1中。
图2为所述存储结构100进行整体擦除的流程图。如图2所示，对所述存储结构100进行整体擦除时，是B1、B2…Bn的顺序顺次执行擦除操作的。具体为：首先对B1执行预编程步骤(Pre program)，然后对存储块B1执行擦除步骤(Erase)，接着对B1执行过擦除修复步骤(OEC)，三个步骤结束后，B1完成擦除(Erase Done)。接下来，对存储块B2顺次执行预编程步骤、擦除步骤和过擦除修复步骤，以完成对存储块B2的擦除。然后依次往下执行，直至最后一个存储块Bn完成擦除，所述存储结构100完成了整体擦除。
这种存储结构100的擦除方法对于每个存储块单独重复三个步骤，上一个存储块完成擦除操作后才对下一个存储块进行擦除操作，由于所述存储结构100中的存储块通常很多(例如n＝256)，完成存储结构100的整体擦除需要非常多的时间，擦除效率低。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。存储块、存储体的编号是为了便于对技术方案进行说明而进行设置，并不意味着必须对存储块、存储体设置相应的编号，也不意味着必须按照本专利的编号方式进行编号本方案才能实施。
基于此，图3为本实施例提供的存储结构的结构示意图。如图3所示，所述存储结构200例如是Nor闪存(Nor Flash)，其包括至少三个存储体，分别为第一存储体Bank2、第二存储体Bank3及第三存储体Bank4，所述第一存储体Bank2、所述第二存储体Bank3及第三存储体Bank4中总共存储有n(n≥3)个存储块，n个存储块在所述第一存储体Bank2、所述第二存储体Bank33及第三存储体Bank4之间平均分配，所述存储块按照编号顺次交替设置在所述第一存储体Bank2、所述第二存储体Bank3及第三存储体Bank4中。为了便于描述，对n个存储块按顺序编号为：B1、B2…Bn，本实施例中，n为3的倍数。这样一来，存储块B1、B4、B7…Bn-2设置在所述第一存储体Bank2中，存储块B2、B5、B8…Bn-1设置在所述第二存储体Bank3中，存储块B3、B6、B9…Bn设置在所述第三存储体Bank4中，此时所述第一存储体Bank2、所述第二存储体Bank3和所述第三存储体Bank4中存储的存储块的数量是相同的。
当然，当n不为3的倍数时，可以有以下两种情况：1)所述第一存储体Bank2与所述第二存储体Bank3中的存储块的数量相同，所述第三存储体Bank4中的存储块比所述第一存储体Bank2和所述第二存储体Bank3中的存储块少一个；2)所述第二存储体Bank3与所述第三存储体Bank4中的存储块的数量相同，所述第一存储体Bank2中的存储块比所述第二存储体Bank3和所述第三存储体Bank4中的存储块多一个，但这并不影响本发明的实施。并且，存储体的数量也不限于3个，可以为M(M≥3)个，M优选为3的倍数，当M不为3的倍数时也可对其中多数存储体实施本专利的方案。
进一步，所述存储结构200还包括控制器，所述控制器包括芯片控制器210、第一存储体控制器220、第二存储体控制器230及第三存储体控制器240。所述第一存储体控制器220连接并控制所述第一存储体Bank2，所述第二存储体控制器230连接并控制所述第二存储体Bank3，所述第三存储体控制器240连接并控制所述第三存储体Bank4。所述芯片控制器210耦合至所述第一存储体控制器220、所述第二存储体控制器230和所述第三存储体控制器240，用于控制所述第一存储体Bank2、所述第二存储体Bank3和所述第三存储体Bank4执行诸如读取、写入和擦除等操作。由于第一存储体Bank2、所述第二存储体Bank3和所述第三存储体Bank4的地址和偏置条件(需要在源极、漏极或栅极施加的电压)均不同，本实施例采用所述芯片控制器210整体控制所述第一存储体控制器220、所述第二存储体控制器230和所述第三存储体控制器240，而所述第一存储体控制器220、所述第二存储体控制器230和所述第三存储体控制器240分别控制第一存储体Bank2、所述第二存储体Bank3和所述第三存储体Bank4，所以可以通过所述芯片控制器210同时操作所述第一存储体Bank2、所述第二存储体Bank3和所述第三存储体Bank4中的存储块。
应理解，根据现有的集成电路设计和制造技术，可以将第一存储体控制器220、第二存储体控制器230、第三存储体控制器240以及芯片控制器210集成为同一个控制单元，或模块化2个、3个等多个控制单元，这对本领域技术人员而言均是能够做到的，本实施例是提供了一种较优的解决方案。
本实施例还提供了所述存储结构200的擦除方法，用于对所述存储结构200进行整体擦除。具体的，首先将所述存储块按照编号顺次交替设置在第一存储体Bank2、第二存储体Bank3和第三存储体Bank4中。当所述存储结构200需要整体擦除时，所述控制器控制存储块B1、B2…Bn以设定的擦除方式按照编号顺次进行擦除操作，每个所述存储块均需要顺次执行第一过程、第二过程和第三过程才算是完成了擦除操作。所述擦除方式包括：存储块Bi在执行第三过程时，存储块Bi+1在执行第二过程，存储块Bi+2在执行第一过程，其中，i∈[1，n-2]。也就是说，对于编号相邻的三个存储块，存储块Bi执行第三过程、存储块Bi+1执行第二过程以及存储块Bi+2执行第一过程是同步进行的，当存储块Bi完成第三过程、存储块Bi+1完成第二过程之后且存储块Bi+2完成第一过程之后，存储块Bi完成擦除；存储块Bi+1执行第三过程，同时存储块Bi+2执行第二过程、存储块Bi+3执行第一过程….，这样以流水线的方式继续下去，直至存储块Bn完成擦除，所述存储结构200完成整体擦除。
本实施例中，所述第一过程包括预编程步骤(Pre program)，所述第二过程包括擦除步骤(Erase)，所述第三过程包括过擦除修复步骤(OEC)。
图4为本实施例提供的所述存储结构200的擦除方法的具体流程图。接下来将结合图3和图4对本实施例提供的存储结构200的擦除方法作详细的描述。
如图4所示，首先存储块B1执行预编程步骤；存储块B1完成预编程步骤之后，存储块B1执行擦除步骤，同时存储块B2执行预编程步骤；当存储块B1完成擦除步骤并且存储块B2完成预编程步骤之后，存储块B1执行过擦除修复步骤，同时存储块B2执行擦除步骤，存储块B3执行预编程步骤；当存储块B1完成过擦除修复步骤、存储块B2完成擦除步骤且存储块B3完成预编程步骤之后，存储块B1完成擦除(B1Erase Done)。接下来，存储块B2执行过擦除修复步骤，同时存储块B3执行擦除步骤，存储块B4执行预编程步骤；当存储块B2完成过擦除修复步骤、存储块B3完成擦除步骤且存储块B4完成预编程步骤之后，存储块B2完成擦除(B2EraseDone)…。然后依次往下执行，直至存储块Bn-2完成过擦除修复步骤、存储块Bn-1完成擦除步骤且存储块Bn完成预编程步骤之后，存储块Bn-2完成擦除(Bn-2Erase Done)；接着存储块Bn-1执行过擦除修复步骤，同时存储块Bn执行擦除步骤，当存储块Bn-1完成过擦除修复步骤且存储块Bn完成擦除步骤之后，存储块Bn-1完成擦除(Bn-1Erase Done)；然后存储块Bn需要单独执行过擦除修复步骤，存储块Bn完成过擦除修复步骤之后，Bn完成擦除(Bn EraseDone)，所述存储结构200完成了整体擦除。
图2提供的存储结构的擦除方法需要每个存储块单独完成擦除操作后再进行下一个存储块的擦除操作，而本实施例中，由于存储块Bi执行第三过程、存储块Bi+1执行第二过程以及存储块Bi+2执行第一过程同步进行，可以节约擦除的时间，提高了擦除效率。
为了证明本实施例提供的存储结构的擦除方法提高了擦除效率，做如下假设和计算：
假设n＝256，预编程步骤的时间t1＝50ms，擦除步骤的时间t2＝80ms，过擦除修复步骤的时间t3＝20ms；
采用图2提供的存储结构的擦除方法擦除整个存储结构需要的时间T1为：
T1＝(50ms+80ms+20ms)*256＝38.4s
采用图4提供的存储结构的擦除方法擦除整个存储结构需要的时间T2为：
T2＝50ms+80ms*256+20ms＝20.58s
可见，相较于图2提供的存储结构的擦除方法来说，本实施例提供的存储结构的擦除方法可以提高约46.5％的擦除效率。
上述计算的擦除节约时间均为参考值。闪存根据制作工艺的不同，操作模式的不同，预编程时间、擦除时间以及过擦除修复时间均会有所变化。
综上，在本发明实施例提供的存储结构及其擦除方法中，能够对存储块B1…Bn执行擦除操作，n为大于或等于3的整数，包括：第一存储体、第二存储体、第三存储体及控制器，所述存储块按照编号顺次交替设置在所述第一存储体、第二存储体和第三存储体中，所述控制器用于控制所述存储块以设定的擦除方式按照编号顺次进行擦除操作，所述擦除操作包括顺次执行第一过程、第二过程和第三过程；所述擦除方式包括：存储块Bi在执行第三过程时，存储块Bi+1在执行第二过程，存储块Bi+2在执行第一过程，其中，i∈[1，n-2]。本发明中的相邻三个存储块同步进行第一过程、第二过程和第三过程，从而节约了存储结构整体擦除的擦除时间，提高了擦除的效率，并且不需要额外的电路，可以在不增加成本的情况下实施。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种存储结构，能够对存储块B1、B2…Bn执行擦除操作，n为大于或等于3的整数，其特征在于，包括：第一存储体、第二存储体、第三存储体及控制器，所述存储块按照编号顺次交替设置在所述第一存储体、第二存储体和第三存储体中，所述控制器用于控制所述存储块以设定的擦除方式按照编号顺次进行擦除操作，所述擦除操作包括顺次执行第一过程、第二过程和第三过程；
所述擦除方式包括：存储块Bi在执行第三过程时，存储块Bi+1在执行第二过程，存储块Bi+2在执行第一过程，其中，i∈[1，n-2]。
2.如权利要求1所述的存储结构，其特征在于，存储块B1完成第一过程之后，存储块B1执行第二过程，同时存储块B2执行第一过程，之后依次对其余存储块执行所述擦除方式；存储块Bi完成第三过程、存储块Bi+1完成第二过程以及存储块Bi+2完成第一过程之后，存储块Bi+1再执行第三过程；直至，存储块Bn-1完成第二过程之后，存储块Bn-1执行第三过程，同时存储块Bn执行第二过程，存储块Bn完成第二过程之后，单独执行第三过程。
3.如权利要求1或2所述的存储结构，其特征在于，所述第一过程包括预编程步骤，所述第二过程包括擦除步骤，所述第三过程包括过擦除修复步骤。
4.如权利要求1或2所述的存储结构，其特征在于，所述第一存储体、第二存储体及第三存储体中的存储块的数量均相同。
5.如权利要求1或2所述的存储结构，其特征在于，所述第一存储体与所述第二存储体中的存储块的数量相同，所述第三存储体中的存储块的数量与所述第一存储体和所述第二存储体中的存储块的数量不相同；或者所述第二存储体与所述第三存储体中的存储块的数量相同，所述第一存储体中的存储块的数量与所述第二存储体和所述第三存储体中的存储块的数量不相同。
6.如权利要求1或2所述的存储结构，其特征在于，所述存储结构包括M个存储体，其中，M≥3。
7.如权利要求1所述的存储结构，其特征在于，所述控制器包括：
第一存储体控制器，连接并控制所述第一存储体；
第二存储体控制器，连接并控制所述第二存储体；
第三存储体控制器，连接并控制所述第三存储体；
芯片控制器，连接所述第一存储体控制器、所述第二存储体控制器和第三存储体控制器，并能够同步操作第一存储体控制器、第二存储体控制器和第三存储体控制器中的存储块。
8.如权利要求1或7所述的存储结构，其特征在于，所述存储结构为Nor闪存。
9.一种存储结构的擦除方法，用于对存储块B1、B2…Bn执行擦除操作，n为大于或等于3的整数，其特征在于，包括：
所述存储块按照编号顺次交替设置在第一存储体、第二存储体和第三存储体中；
控制所述存储块以设定的擦除方式按照编号顺次进行擦除操作；
其中，所述擦除操作包括顺次执行第一过程、第二过程和第三过程，所述擦除方式包括：存储块Bi在执行第三过程时，存储块Bi+1在执行第二过程，存储块Bi+2在执行第一过程，其中，i∈[1，n-2]。
10.如权利要求9所述的存储结构的擦除方法，其特征在于，所述存储结构的擦除方法是对所述存储结构进行整体擦除。
CN201911214611.5A 2019-12-02 2019-12-02 存储结构及其擦除方法 Pending CN110970075A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911214611.5A CN110970075A (zh) 2019-12-02 2019-12-02 存储结构及其擦除方法
PCT/CN2019/125963 WO2021109243A1 (zh) 2019-12-02 2019-12-17 存储结构及其擦除方法
US17/049,972 US11366603B2 (en) 2019-12-02 2019-12-17 Storage structure and erase method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911214611.5A CN110970075A (zh) 2019-12-02 2019-12-02 存储结构及其擦除方法

Publications (1)

Publication Number Publication Date
CN110970075A true CN110970075A (zh) 2020-04-07

Family

ID=70032599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911214611.5A Pending CN110970075A (zh) 2019-12-02 2019-12-02 存储结构及其擦除方法

Country Status (3)

Country Link
US (1) US11366603B2 (zh)
CN (1) CN110970075A (zh)
WO (1) WO2021109243A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1270394A (zh) * 1999-04-02 2000-10-18 株式会社东芝 非易失性半导体存储器件及其中使用的数据擦除控制方法
CN101800078A (zh) * 2009-02-11 2010-08-11 北京芯技佳易微电子科技有限公司 一种非易失存储器的擦除方法及装置
CN103310839A (zh) * 2012-03-15 2013-09-18 旺宏电子股份有限公司 缩短擦除操作的方法与装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8045374B2 (en) * 2010-01-19 2011-10-25 Elite Semiconductor Memory Technology Inc. Erase verification method of flash memory by selectively assigning deselected sectors
CN103700401A (zh) * 2012-09-28 2014-04-02 广明光电股份有限公司 快闪存储器编程及读取的方法
CN103488462B (zh) * 2013-09-06 2016-04-13 暨南大学 一种改进型8051ip核
KR20170099437A (ko) * 2016-02-23 2017-09-01 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US10203884B2 (en) * 2016-03-30 2019-02-12 Intel Corporation Methods and apparatus to perform erase-suspend operations in memory devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1270394A (zh) * 1999-04-02 2000-10-18 株式会社东芝 非易失性半导体存储器件及其中使用的数据擦除控制方法
CN101800078A (zh) * 2009-02-11 2010-08-11 北京芯技佳易微电子科技有限公司 一种非易失存储器的擦除方法及装置
CN103310839A (zh) * 2012-03-15 2013-09-18 旺宏电子股份有限公司 缩短擦除操作的方法与装置

Also Published As

Publication number Publication date
US20210326057A1 (en) 2021-10-21
US11366603B2 (en) 2022-06-21
WO2021109243A1 (zh) 2021-06-10

Similar Documents

Publication Publication Date Title
US7092289B1 (en) Efficient redundancy system for flash memories with uniformly sized blocks
CN101241761B (zh) 擦除与非闪速存储器件的数据的方法
US7920420B2 (en) Multi bit flash memory device and method of programming the same
KR100498195B1 (ko) 불휘발성 반도체 기억 장치 및 그 소거 시퀀스 실행 방법
US20060077720A1 (en) High speed programming for nonvolatile memory
TW201732824A (zh) 半導體記憶裝置及記憶系統
CN103247341A (zh) 非易失性半导体存储器件
US7502885B2 (en) Method of operating flash memory chips
US9734912B2 (en) Reprogramming single bit memory cells without intervening erasure
US8195993B2 (en) Semiconductor integrated circuit device
JP2006107719A (ja) 不揮発性メモリ装置及びそれのプログラム方法
US8902665B2 (en) Solid state storage system for uniformly using memory area and method controlling the same
JP3857642B2 (ja) 不揮発性半導体記憶装置及びその消去シーケンス
US7623381B2 (en) Non-volatile memory device and method of erasing the same
US20140281678A1 (en) Memory controller and memory system
US20130329502A1 (en) Nonvolatile memory device and method for controlling the same
CN110970076B (zh) 存储结构及其擦除方法
JP4101583B2 (ja) 消去動作時間を短縮したフラッシュメモリ
CN110970075A (zh) 存储结构及其擦除方法
JP2006024342A (ja) 不揮発性半導体記憶装置、不揮発性半導体記憶装置の書き込み方法、メモリカード及びｉｃカード
US20240185927A1 (en) Memory device performing erase operation and method of operating the same
CN112825261A (zh) 非易失性存储器的擦除方法和非易失性存储器
US7706191B2 (en) Systems and methods to reduce interference between memory cells
US6370065B1 (en) Serial sequencing of automatic program disturb erase verify during a fast erase mode
CN117912525A (zh) 非易失性存储器及其块擦除方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200407