CN103700401A - 快闪存储器编程及读取的方法 - Google Patents

快闪存储器编程及读取的方法 Download PDF

Info

Publication number
CN103700401A
CN103700401A CN201210367723.6A CN201210367723A CN103700401A CN 103700401 A CN103700401 A CN 103700401A CN 201210367723 A CN201210367723 A CN 201210367723A CN 103700401 A CN103700401 A CN 103700401A
Authority
CN
China
Prior art keywords
programming
flash memory
memory
logical page
lpage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210367723.6A
Other languages
English (en)
Inventor
游英凯
謝景星
萧亦隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanta Storage Inc
Original Assignee
Quanta Storage Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Storage Inc filed Critical Quanta Storage Inc
Priority to CN201210367723.6A priority Critical patent/CN103700401A/zh
Priority to US13/923,389 priority patent/US20140092682A1/en
Publication of CN103700401A publication Critical patent/CN103700401A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种快闪存储器编程及读取的方法，在编程时存储快闪存储器中存储器区块的最后编程逻辑页数。读取时由存储的最后编程逻辑页数，配合预设存储器区块的逻辑页分配表的逻辑页顺序及分配，判断存储器区块中存储器单元的编程次数。依据判断的编程次数，选择预设的临界电压，执行读取程序，以提高读取效率。

Description

快闪存储器编程及读取的方法
技术领域
本发明涉及一种快闪存储器，尤其涉及快闪存储器存储最后编程逻辑页数，作为判断编程次数，以执行读取的方法。
背景技术
由于非易失性的快闪存储器(Flash Memory)，不需要电力维持数据的存储，不仅具有较快的清除(Erase)、编程(Program)及读取(read)的速度，体积小且存储密度高，已成为主要数据的存储装置。
快闪存储器一般依据一存储器单元(Cell)可存储的位数据(Bit)，分为单层单元(Single Level Cell，简称SLC)、多层单元(Multi Level Cell，简称MLC)、三层单元(Triple Level Cell，简称TLC)及四层单元(Quad Level Cell，简称QLC)等快闪存储器。其中单层单元(SLC)可存储一位数据，多层单元(MLC)可存储二位数据，三层单元(TLC)可存储三位数据，而四层单元(QLC)可存储四位数据。
如图1所示，为现有技术MLC快闪存储器编程的电压分布。以MLC快闪存储器为例，MLC快闪存储器分割成多个存储器区块(Block)，用以存储数据。每一存储器区块包含多列的多层单元10构成256个逻辑页，每个逻辑页具有相对应的逻辑地址，以利数据存取控制。其中每一多层单元10包含一下层逻辑页(Lower page)L及一上层逻辑页(Higher page)H，每一逻辑页包含数个存储器电路单位11，利用存储器电路单位11负载不同的电压，区分出所代表的不同数字信号。多层单元10后另设一单层单元F，包含二个标志电路单位20，利用标志电路单位20负载不同的电压，可区分出代表的一次编程或二次编程，以作为标示多层单元10编程次数的标志(Flag)。
MLC快闪存储器编程时，对多层单元10的存储器电路单位11采用逐次增加电压的方式，以避免过大的电压破坏存储器。未编程前，多层单元10的存储器电路单位11的电压维持在清除电压，而单层单元F的标志电路单位20则维持在代表一次编程标志电压21。一次编程时，对多层单元10的下层逻辑页L增加预设的电压，将存储器电路单位11形成不同负载的清除电压12与一次编程电压13，而标志电路单位20则仍在代表一次编程标志电压21。读取时，先利用预设的标志临界电压Vf，判断标志电路单位20在一次编程标志电压21的标志，多层单元10仅为一次编程，再利用预设的一次编程临界电压V1分辨下层逻辑页L的存储器电路单位11的电压，即可区分出代表数字信号的[1]或[0]，而读取存储的数据。
MLC快闪存储器二次编程时，对多层单元10的上层逻辑页H增加预设的电压，将上层逻辑页H的存储器电路单位11形成四种不同负载的二次编程电压14、15、16及17，并将标志电路单位20改变至代表二次编程标志电压22。读取时，先利用预设的标志临界电压Vf，判断标志电路单位20在二次编程标志电压22的标志，多层单元10已经二次编程，可利用预设的二次编程临界电压V2、V3及V4分辨上层逻辑页H的存储器电路单位11的电压，即可区分出代表数字信号的[11]或[10]或[01]或[00]，而读取存储的数据。
但是MLC快闪存储器编程次数的标志电压，常受编程增加电压的影响，无法正确判读编程次数，以致选取错误的临界电压，导致读取失败。因此，另有现有技术美国专利US8107291，揭露在读取快闪存储器的存储器区块时，利用预先存储的无用数据(Dummy Data)，先将所有的存储器单元完成二次编程，就可不用判断编程标志电压，直接利用预设的二次编程临界电压读取存储器区块，而可删除编程次数标志的功能及单层单元F的构成，达到增加存储容量的目的。
然而，前述专利案读取快闪存储器时，需耗费时间将所有的存储器单元完成二次编程，再读取及处理无用数据，不仅降低读取快闪存储器的效率，且需空出快闪存储器的记忆空间，存储大量的无用数据，而影响存储容量。因此，快闪存储器在编程及读取方法上，仍有问题亟待解决。
发明内容
本发明的目的在提供一种快闪存储器编程及读取的方法，通过存储存储器区块最后编程逻辑页数，配合预设的逻辑页分配表，以正确判断编程次数。
本发明另一目的在提供一种快闪存储器编程及读取的方法，利用判断编程次数，直接选择正确临界电压，读取编程的存储器单元，以提高读取效率。
本发明再一目的在提供一种快闪存储器编程及读取的方法，可删除编程次数标志的功能及单层单元的构成，以简化编程及读取程序。
本发明又一目的在提供一种快闪存储器编程及读取的方法，仅存储每一存储器区块最后编程逻辑页较少的数据，而可选择存储至控制器或存储器区块，以增加设计弹性。
为了达到前述发明的目的，本发明快闪存储器编程及读取的方法，在编程快闪存储器时，存储快闪存储器中存储器区块的最后编程逻辑页数。接收一读取指令读取存储器区块存储的数据时，由存储的最后编程逻辑页数，配合预设逻辑页分配表的逻辑页顺序及分配，判断存储器区块中存储器单元的编程次数。依据判断的编程次数，选择预设的临界电压，执行读取存储器单元的程序。
本发明编程快闪存储器时，接收一编程指令存储数据在存储器区块，依据预设逻辑页分配表特定的逻辑页顺序及分配，进行编程存储器区块的存储器单元，而无编程次数标志的单层单元的编程程序。将编程存储器区块的最后编程逻辑页数，存储至快闪存储器的控制器或特定存储器区块。
附图说明
图1为现有技术MLC快闪存储器编程的电压分布图。
图2为本发明快闪存储器的结构图。
图3为本发明的逻辑页分配表。
图4为本发明快闪存储器编程方法的流程图。
图5为本发明快闪存储器编程及读取方法的流程图。
【主要元件符号说明】
30快闪存储器
31存储器单位
32控制器
33存储器区块
34存储部
35逻辑页分配表
36多层单元
具体实施方式
有关本发明为达成上述目的，所采用的技术手段及其功效，现在举优选实施例，并配合附图加以说明如下。
请同时参阅图2及图3，图2为本发明快闪存储器的结构，图3为本发明的逻辑页分配表。图2中本发明快闪存储器30主要包含存储器单位31及控制器32。其中存储器单位31包含多列的存储器单元，分割成多个存储器区块33，每一存储器区块33包含256个逻辑页，每个逻辑页具有相对应的逻辑地址，用以存储数据。控制器32内含一存储部34，存储部34存储快闪存储器30的控制参数，配合控制器32控制存取存储器单位31存储的数据。
存储数据需编程快闪存储器30时，为了避免编程电压影响位置相邻的逻辑页电压，快闪存储器30在存储部34存储一预设的逻辑页分配表35。逻辑页分配表35记载一存储器区块33中256个逻辑页交叉相隔分设的存储器单元。以MLC快闪存储器为例，但本发明不限于MLC快闪存储器。图3所示MLC快闪存储器的存储器区块33的逻辑页分配表35，所含的每一多层单元36，包含下层逻辑页及上层逻辑页，其后未设编程次数标志的单层单元。存储器区块33的第000至127个多层单元36构成的256个逻辑页，依序编号为第0逻辑页至第255逻辑页。其中第0逻辑页至第3逻辑页依序设置在第000至003个多层单元36的下层逻辑页，而第4与5逻辑页依序相隔设置在第000至001个多层单元36的上层逻辑页，再将第6与7逻辑页依序交叉设置在第004至005个多层单元36的下层逻辑页，接着将第8与9逻辑页依序相隔设置在第002至003个多层单元36的上层逻辑页。重复以两个逻辑页为单位，设置于交叉相隔且不同的多层单元36的下层逻辑页与上层逻辑页，直到第254与255逻辑页设置在第126至127个多层单元36的上层逻辑页为止，形成逻辑页分配表35。
因此，编程快闪存储器30的存储器区块33时，虽然依据编号第0逻辑页至第255逻辑页顺序增加电压，但两个两个逻辑页交叉相隔设置的架构，使编程增加的电压，不致过度集中在快闪存储器30的一部分，而可避免编程电压影响位置相邻的逻辑页电压，降低读取错误。由于不同种类的快闪存储器30具有不同层数及积体形式，虽然交叉相隔设置的架构不同，但都有其特定逻辑页的顺序及分配，形成预设的逻辑页分配表35，存储供控制快闪存储器30存取数据。
本发明快闪存储器编程及读取的方法，在依据预设的逻辑页分配表35编程快闪存储器30时，将每一存储器区块33的最后编程逻辑页数，例如最后编程逻辑页数为第22逻辑页，存储至存储部34或预定的存储器区块33。读取快闪存储器30时，再由存储部34取得最后编程逻辑页数为第22逻辑页，配合逻辑页分配表35纪录的逻辑页设置位置，如图3黑框37所示，可发现第000至009个多层单元36，已经二次编程，而如图3虚线框38所示，第010至012个多层单元36，仅经一次编程，其余多层单元36则尚未编程。不需要编程次数标志的功能，就可仅根据存储的最后编程逻辑页数及逻辑页分配表35，正确判断编程次数。
因此，读取存储器区块33，就可以针对判断二次编程的第000至009个多层单元36，直接选择二次编程预设的临界电压，读取第0至17及第20至21逻辑页存储的数据，对判断一次编程的第010至012个多层单元36，直接选择一次编程预设的临界电压，读取第18、19及22逻辑页存储的数据，而对判断尚未编程的其余多层单元36，不需执行读取程序，因而可节省编程、读取及处理无用数据的时间，提高读取效率。
如图4所示，为本发明快闪存储器编程的方法的流程。本发明快闪存储器编程方法的详细步骤说明如下:首先步骤S1，快闪存储器接收一编程指令，在一存储器区块存储数据；在步骤S2，依据预设逻辑页分配表的逻辑页顺序及分配，进行编程存储器区块的存储器单元，而无编程次数标志的单层单元的编程程序；再进入步骤S3，存储存储器区块的最后编程逻辑页数；然后至步骤S5，结束编程。
如图5所示，为本发明快闪存储器编程及读取的方法的流程。本发明快闪存储器编程及读取方法的详细步骤说明如下:首先步骤T1，编程快闪存储器，存储快闪存储器中存储器区块的最后编程逻辑页数；在步骤T2，接收一读取指令，读取存储器区块存储的数据；接着在步骤T3，由存储的最后编程逻辑页数，配合预设逻辑页分配表的逻辑页顺序及分配，判断存储器区块中存储器单元的编程次数；然后在步骤T4，依据判断的编程次数，选择预设的临界电压；最后在步骤T5，执行读取存储器单元的程序。
因此，本发明快闪存储器编程及读取的方法，就可通过在编程时存储存储器区块的最后编程逻辑页数，配合预设的逻辑页分配表，不需现有技术编程次数标志的功能，达到正确判断编程次数的功效。本发明进一步可利用判断编程次数，直接选择正确预设临界电压，快速读取存储器区块，达到提高读取效率的功效。再者，本发明不仅可删除现有技术编程次数标志的功能及单层单元的构成，且不需编程、读取及处理现有技术无用的数据，也可达到简化编程及读取程序的功效。此外，本发明仅存储每一存储器区块的最后编程逻辑页，存储的数据较少，而可选择存储至控制器或预定的存储器区块，达到增加设计弹性的功效。
以上所述者，仅为用以方便说明本发明的优选实施例，本发明的范围不限于该等优选实施例，凡依本发明所做的任何变更，在不脱离本发明的精神下，皆属本发明申请专利的范围。

Claims (6)

1.一种快闪存储器编程及读取的方法，其步骤包含：
编程快闪存储器，存储该快闪存储器中存储器区块的最后编程逻辑页数；
接收一读取指令，读取该存储器区块存储的数据；
由存储的最后编程逻辑页数，配合预设逻辑页分配表的逻辑页顺序及分配，判断该存储器区块中存储器单元的编程次数；以及
依据判断的编程次数，选择预设的临界电压，执行读取该存储器单元的程序。
2.如权利要求1所述的快闪存储器编程及读取的方法，其中该最后编程逻辑页数存储至该快闪存储器的控制器。
3.如权利要求1所述的快闪存储器编程及读取的方法，其中该最后编程逻辑页数存储至该快闪存储器的特定存储器区块。
4.如权利要求1所述的快闪存储器编程及读取的方法，其中该编程快闪存储器时，首先接收一编程指令在该存储器区块存储数据，再依据预设逻辑页分配表的逻辑页顺序及分配，进行编程该存储器区块的存储器单元。
5.如权利要求2所述的快闪存储器编程及读取的方法，其中该编程快闪存储器时，无编程次数标志的单层单元的编程程序。
6.如权利要求1所述的快闪存储器编程及读取的方法，其中该逻辑页分配表具有特定逻辑页的顺序及分配。
CN201210367723.6A 2012-09-28 2012-09-28 快闪存储器编程及读取的方法 Pending CN103700401A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210367723.6A CN103700401A (zh) 2012-09-28 2012-09-28 快闪存储器编程及读取的方法
US13/923,389 US20140092682A1 (en) 2012-09-28 2013-06-21 Method for programming and reading flash memory by storing last programming page number

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210367723.6A CN103700401A (zh) 2012-09-28 2012-09-28 快闪存储器编程及读取的方法

Publications (1)

Publication Number Publication Date
CN103700401A true CN103700401A (zh) 2014-04-02

Family

ID=50361901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210367723.6A Pending CN103700401A (zh) 2012-09-28 2012-09-28 快闪存储器编程及读取的方法

Country Status (2)

Country Link
US (1) US20140092682A1 (zh)
CN (1) CN103700401A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106802767A (zh) * 2015-11-25 2017-06-06 旺宏电子股份有限公司 数据配置方法及应用其的电子系统
CN110660438A (zh) * 2018-06-28 2020-01-07 力晶科技股份有限公司 快闪存储器装置及其编程方法
WO2021109243A1 (zh) * 2019-12-02 2021-06-10 武汉新芯集成电路制造有限公司 存储结构及其擦除方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI492234B (zh) * 2014-04-21 2015-07-11 Silicon Motion Inc 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與記憶體系統
KR102263046B1 (ko) 2014-10-29 2021-06-09 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
KR102252378B1 (ko) 2014-10-29 2021-05-14 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100037007A1 (en) * 2008-08-05 2010-02-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20100265764A1 (en) * 2009-04-17 2010-10-21 Samsung Electronics Co., Ltd. Methods of accessing storage devices
CN102270501A (zh) * 2010-06-01 2011-12-07 三星电子株式会社 利用编程定序器的闪存器件和系统，以及编程方法
CN102592673A (zh) * 2011-01-13 2012-07-18 旺宏电子股份有限公司 一种存储器装置的编程方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100037007A1 (en) * 2008-08-05 2010-02-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20100265764A1 (en) * 2009-04-17 2010-10-21 Samsung Electronics Co., Ltd. Methods of accessing storage devices
CN102270501A (zh) * 2010-06-01 2011-12-07 三星电子株式会社 利用编程定序器的闪存器件和系统，以及编程方法
CN102592673A (zh) * 2011-01-13 2012-07-18 旺宏电子股份有限公司 一种存储器装置的编程方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106802767A (zh) * 2015-11-25 2017-06-06 旺宏电子股份有限公司 数据配置方法及应用其的电子系统
CN106802767B (zh) * 2015-11-25 2019-11-05 旺宏电子股份有限公司 数据配置方法及应用其的电子系统
CN110660438A (zh) * 2018-06-28 2020-01-07 力晶科技股份有限公司 快闪存储器装置及其编程方法
CN110660438B (zh) * 2018-06-28 2021-10-29 力晶积成电子制造股份有限公司 快闪存储器装置及其编程方法
WO2021109243A1 (zh) * 2019-12-02 2021-06-10 武汉新芯集成电路制造有限公司 存储结构及其擦除方法
US11366603B2 (en) 2019-12-02 2022-06-21 Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. Storage structure and erase method thereof

Also Published As

Publication number Publication date
US20140092682A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
CN103700401A (zh) 快闪存储器编程及读取的方法
JP5002201B2 (ja) メモリシステム
US8892814B2 (en) Data storing method, and memory controller and memory storage apparatus using the same
KR101581857B1 (ko) 불휘발성 메모리 시스템 및 그것의 인터리브 유닛 구성 방법
KR100953047B1 (ko) 불휘발성 메모리 소자의 동작 방법
KR101076981B1 (ko) 전하 축적층과 제어 게이트를 갖는 메모리 셀을 구비한 반도체 장치 및 그 데이터 기입 방법
US9213631B2 (en) Data processing method, and memory controller and memory storage device using the same
CN107357534A (zh) 一种闪存块模式的动态切换方法及系统
JP4632180B2 (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
US8738844B2 (en) Program method, data recovery method, and flash memory using the same
US20170083234A1 (en) Data storage device and data reading method thereof
US11488671B2 (en) Method, associated memory device and controller thereof for performing programming management
KR100967001B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
KR20120068192A (ko) 플래시 메모리 장치 및 그 동작 방법
CN106502586B (zh) 一种提高固态硬盘顺序读性能的方法
CN103377135A (zh) 寻址方法、装置及系统
CN106356093B (zh) 存储器的操作方法及应用其的存储器装置
CN105938419A (zh) 数据储存装置及其数据维护方法
CN106155572B (zh) 数据储存装置以及数据存取方法
CN110489050A (zh) 数据储存装置及系统信息的编程方法
CN105513635B (zh) 编程方法、存储器存储装置及存储器控制电路单元
CN103426476B (zh) 通过部分预编程来减少存储器擦除时间的方法与装置
CN103456354B (zh) 一种非易失性存储器差分存储格的方法和装置
CN104216836A (zh) 一种存储系统的并行读写方法和装置
KR20100059669A (ko) 불휘발성 반도체 기억장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140402