CN106356093B - 存储器的操作方法及应用其的存储器装置 - Google Patents
存储器的操作方法及应用其的存储器装置 Download PDFInfo
- Publication number
- CN106356093B CN106356093B CN201510422297.5A CN201510422297A CN106356093B CN 106356093 B CN106356093 B CN 106356093B CN 201510422297 A CN201510422297 A CN 201510422297A CN 106356093 B CN106356093 B CN 106356093B
- Authority
- CN
- China
- Prior art keywords
- page
- pages
- target
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种存储器的操作方法及应用其的存储器装置,该存储器包括至少一存储区块,此至少一存储区块包括多个第一页以及对应于此些第一页的多个第二页,此操作方法包括以下步骤:依据此些第一页的有效性信息,判断此些第一页中的一目标第一页是否为有效,其中目标第一页是对应此些第二页中的目标第二页;若目标第一页为有效,对目标第二页进行第一类型编程操作;以及若目标第一页为无效,对目标第二页进行第二类型编程操作。
Description
技术领域
本发明是有关于一种存储器的操作方法及应用其存储器装置。
背景技术
近年来,闪存被广泛地应用在智能型手机、平板计算机以及嵌入式多媒体卡(Embedded Multimedia Card,eMMC)的应用当中。为使快闪储存系统具有更高的成本效益,采用多阶存储单元(Multi-Level-Cell,MLC)技术乃关键的一步,以于低制造成本下使存储容量加倍。然而,相较于单阶存储单元(Single-Level-Cell)编程技术,MLC往往需要花费较多的时间来编程数据。
因此,如何提供一种存储器的操作方法及应用其的存储器装置以改善对闪存的编程效率,乃目前业界所致力的课题之一。
发明内容
本发明是有关于一种存储器的操作方法及应用其的存储器装置。
根据本发明的一方面,提出一种针对存储器的操作方法。存储器包括至少一存储区块,此至少一存储区块包括多个第一页以及对应于此些第一页的多个第二页,此操作方法包括以下步骤:依据此些第一页的有效性信息,判断此些第一页中的一目标第一页是否为有效,其中此目标第一页是对应此些第二页中的一目标第二页;若目标第一页为有效,对目标第二页进行第一类型编程操作;若目标第一页为无效,对目标第二页进行第二类型编程操作。
根据本发明的另一方面,提出一种针对存储器的操作方法。存储器包括存储区块,存储区块包括第一子区块以及第二子区块,第一子区块包括多个第一页,第二子区块包括分别对应于此些第一页的多个第二页,此操作方法包括:依据此些第一页的有效性信息,判断此些第一页中的一目标第一页是否为有效,此目标第一页是对应此些第二页中的一目标第二页;若此目标第一页为无效,对此目标第二页进行一类单阶存储单元编程操作(SLC-like programming)。
根据本发明的又一方面,提出一种存储器装置。存储器装置包括存储器、第一类型存储器功能模块、第二类型存储器功能模块、有效信息记录单元以及控制器。存储器包括多个存储区块,各存储区块包括多个第一页以及对应于此些第一页的多个第二页。第一类型存储器功能模块用以对存储区块进行第一类型编程操作。第二类型存储器功能模块用以对存储区块进行第二类型编程操作。有效信息记录单元用以记录第一页的有效性信息。控制器用以依据有效信息记录单元所记录的有效性信息,控制第一类型存储器功能模块以及第二类型存储器功能模块,以选择性地对第二页执行第一类型编程操作或第二类型编程操作。
为了对本发明的上述及其他方面有更佳的了解,下文特举较佳实施例,并配合所附图式,作详细说明如下:
附图说明
图1绘示依据本发明的一实施例的对多阶存储单元进行一例示的第一类型编程操作的示意图。
图2绘示依据本发明的一实施例的第二类型编程操作的示意图。
图3绘示依据本发明的一实施例的执行静态类SLC设计的存储器装置。
图4(a)至图4(c)绘示对存储区块以静态类SLC设计进行编程的例子。
图5绘示依据本发明的一实施例的执行动态类SLC设计的存储器装置。
图6(a)至图6(c)绘示对存储区块以动态类SLC设计进行编程的例子。
【符号说明】
300、500:存储器装置
302:存储器
304:第一类型存储器功能模块
306:第二类型存储器功能模块
308:有效信息记录单元
310:控制器
312:最后写入页记录表
514:低位数据页分配表
BLC1~BLC100、BLCX:存储区块
P1~P8:页
WL1~WL4:字线
BL1~BLM:位线
具体实施方式
以下是提出实施例进行详细说明,实施例仅用以作为范例说明,并不会限缩本发明欲保护的范围。此外,实施例中的图式是省略不必要的元件,以清楚显示本发明的技术特点。
本发明实施例提供一种存储器的操作方法及相关的存储器装置,其涉及了两种不同类型的编程操作:第一类型编程操作以及第二类型编程操作。当存储区块中的一页(page)为有效时,其对应的配对页(paired page)是以被第一类型的编程操作进行编程;当该页为无效时,其对应的配对页是以第二类型的编程操作进行编程。由于第二类型编程操作可提升编程速度并增加存储器的数据可靠度,故可提升整体的编程效率。
图1绘示依据本发明的一实施例的对多阶存储单元(Multi-Level-Cell,MLC)进行一例示的第一类型编程操作的示意图。第一类型编程操作例如是典型针对MLC的编程操作。此编程操作分为两阶段以将数据写入一字线中的两不同页。在此例子中,第一被写入的页称为“高位数据页”,第二被写入相同字线的页称为“低位数据页”。在第一阶段,高位数据页的数据先被写入一字线。在第二阶段,低位数据页的数据被写入相同字线。因此,在图1的例子中,高位数据页需储存数据“1”的存储单元将维持原本的逻辑状态(阈值电压(Vt)状态),而高位数据页需储存数据“0”的存储单元将被编程至较高的阈值电压。需注意的是,由于第一阶段的最终阈值电压分布是类似于对一单阶存储单元(Single-Level-Cell,SLC)页进行编程后的分布,故此阶段的编程速度相当接近对SLC页编程的速度。
在第二阶段,为了将低位数据页的数据写入同字线中,MLC需以四个逻辑状态来呈现2位的数据。举例来说,目前处于逻辑状态“1”且需另储存位数据“0”的存储单元将会被编程至逻辑状态“10”;而目前处于逻辑状态“0”且需另储存位数据“1”的存储单元将会被编程至逻辑状态“01”,以此类推。
在图1中,电压Vpass为施加于非选字线上的栅极导通电压。举例来说,当存储区块中的一页要被编程或被读取,其对应的字线将被施加编程电压或读取(感测)电压。此时,在同一存储区块中的其他字线将被施加电压Vpass以使电流通过同一存储单元串(例如NAND存储单元串)中的通道。由于阈值电压被过度编程(over-programmed)而超过电压Vpass的存储单元将会阻断对应存储单元串的通道,进而失能对存储单元的编程及读取操作,故电压Vpass可决定各存储单元阈值电压的最大值。
假设在高位数据页的数据仍为有效时,另一笔数据亦准备好被编程至相同的实体位置,如前所述,此时需要四个逻辑状态,也就是“11”、“10”、“00”及“01”,以供各存储单元呈现2位的数据。因此,原本的两个逻辑存储单元分布“1”和“0”将进一步地被编程至四个分布。在此例子中,编程验证电压PV1用以决定逻辑状态“10”的存储单元分布的下限(lowbound)。进一步说,原本在逻辑状态“1”的存储单元可例如透过增量步阶脉冲编程(Incremental Step Pulse Programming,ISPP)程序以通过编程验证电压PV1,进而被编程至逻辑状态“10”。同样地,编程验证电压PV2及PV3可用以决定逻辑状态“00”及“01”的存储单元分布下限。
需注意的是,由于阈值电压的剩余窗空间(window)只有从逻辑状态“0”的上限(high bound)至电压Vpass,故编程时需采用具有小增量步阶的ISPP程序,以降低邻近存储单元间不同逻辑状态分布的重叠,并使所有的存储单元可被编程至四种分布。一般而言,具有小增量步阶的ISPP程序需要多次的编程击发(shot),以致于编程效率降低。因此,上述第一类型编程操作在第二阶段所花费的时间通常较第一阶段来得长。
图2绘示依据本发明的一实施例的第二类型编程操作的示意图。首先,如同图1所示,存储单元的高位数据页在第一阶段是被编程至逻辑状态“1”以及“0”。接着,当系统信息传递至存储器内部,此高位数据页中的数据可能会变成无效(例如原数据已被覆写)。也就是说,此高位数据页将被虚拟地舍弃或筛除。此时,处在逻辑状态“1”或“0”的存储单元并无差别。接着,在第二阶段,低位数据页数据是被编程至包含无效高位数据页数据的存储单元。此时,由于原本处于逻辑状态“1”或“0”的存储单元是等同于处在相同的逻辑状态,故接下来低位数据页中应储存数据”1”的存储单元将维持原本的阈值电压状态,而低位数据页应储存数据”0”的存储单元将被编程至新的逻辑状态“1”的上限以及电压Vpass间的剩余窗空间。如图2所示,欲储存低数据位页数据“0”的存储单元(原本在逻辑状态“1”或“0”)是被编程,直到对应的阈值电压超过编程验证电压PV4。透过上述机制,第二类型编程操作如同进行SLC编程操作,其可达到比MLC编程操作更快的编程速度。因此,就一方面而言,第二类型编程可被视为一种类SLC编程操作。需注意的是,本发明并不限在第一阶段中对存储区块中的高位数据页进行编程,并在第二阶段中对相应的低位数据页进行编程。更通常地说,本发明所提出的编程操作亦可应用在第一阶段中对存储区块中的一页写入一数据,并在第二阶段中对其相应的配对页写入另一数据。上述的页可包含于存储区块中第一子区块(例如上半子区块),对应于该页的配对页可包含于该存储区块中第二子区块(例如下半子区块)。页的数据与配对页的数据例如皆被编程至同一条字线。
本发明所提供的存储器的操作方法及相关的存储器装置可在一字线的高位数据页的数据为无效时,以第二类型编程操作对相同字线上的低位数据页进行编程,藉此提升整体的编程速度及效率。以下,是提出两种不同的编程设计,以进一步阐明第二类型编程操作的应用。
一、静态类SLC设计
在静态类SLC设计中,存储区块中的高位数据页会先依照一第一预定顺序被编程,在完成对此些高位数据页的编程后,对应于此些高位数据页的低位数据页将依照一第二预定顺序被编程。第一预定顺序与第二预定顺序可以相同或不相同。
图3绘示依据本发明的一实施例的执行静态类SLC设计的存储器装置300。存储器装置300包括存储器302、第一类型存储器功能模块304、第二类型存储器功能模块306、有效信息记录单元308以及控制器310。
存储器302例如是NAND闪存或任一形式的储存装置。存储器302可包括多个存储区块BLC1~BLCX,各存储区块包括N条字线(如图3中N=4)。各条字线包括M个存储单元(连接M条位线)。假设一页包括M个存储单元,此页是作为读/写操作的基本单元。在一条字线中储存两页的数据相当于在相同的字线上的各存储单元储存2位的数据。如前所述,第一写入页是一高位数据页,第二写入页是一低位数据页。
第一类型存储器功能模块304用以对存储区块BLC1~BLCX执行典型/默认的存储器读取、编程以及擦除功能。举例来说,第一类型存储器功能模块304可对存储区块中的目标高/低位数据页执行如图1所示的第一类型的存储器功能。
第二类型存储器功能模块306用以对存储区块BLC1~BLCX进行第二类型存储器功能,像是类SLC读取功能、类SLC编程功能以及修整(trim)功能。举例来说,当低位数据页在相同存储单元中所对应的高位数据页的数据为无效时,第二类型存储器功能模块306可利用如图2所示的第二类型编程操作对此些低位数据页进行编程。修整功能用以使像是快闪转换层(flash translation layer)或快闪文件系统(flash file system)等较上层的虚拟层提供第二类型存储器功能模块306关于页数据的映像信息,让有效信息记录单元308可维持各页的有效性信息。
有效信息记录单元308用以记录高位数据页的有效性信息。有效信息记录单元308可透过查阅表、列表或其它储存媒体的方式来实现。有效性信息是可指示哪些高位数据页是无效的。在一实施例中,若一高位数据页并未被编程入数据(闲置),在编程对应该高位数据页的低位数据页时,控制器310会将该高位数据页设定为无效页。一般而言,有效信息记录单元308只需记录高位数据页的有效性信息,但本发明并不限于此。
控制器310可依据有效信息记录单元308所记录的有效性信息,控制第一类型存储器功能模块304以及第二类型存储器功能模块306,以选择性地执行第一类型编程操作或第二类型编程操作。在一实施例中,控制器310可依据高位数据页的有效性信息,判断一高位数据页是否为有效。若此高位数据页为有效,控制器310会将此高位数据页所对应的低位数据页进行第一类型编程操作(例如典型的MLC编程)。反之,若此高位数据页为无效,控制器310将对此高位数据页所对应的低位数据页进行第二类型编程操作(例如类SLC编程)。
举例来说,当一低位数据页所对应的高位数据页为无效,控制器310可控制第二类型存储器功能模块306执行类SLC编程功能以对此低位数据页进行编程。对于被执行SLC编程功能的低位数据页,控制器310可控制第二类型存储器功能模块306执行对应的类SLC读取功能以对其进行读取。
在一实施例中,存储器装置300更包括一最后写入页记录表(Last Written PageTable,LWPT)312,用以记录存储区块BLC1~BLCX中的最后写入页的编号。
可以理解的是,存储器装置300的上述元件,像是第一类型存储器功能模块304、第二类型存储器功能模块306、有效信息记录单元308、控制器310以及最后写入页记录表312可以软件、固件或硬件(例如处理器、微处理器、逻辑电路)来实现。在一实施例中,第一类型存储器功能模块304、第二类型存储器功能模块306、有效信息记录单元308、控制器310以及最后写入页记录表312可实现在一存储器技术装置层(Memory Technology Device Layer)当中,但本发明并不以此为限,此些元件亦可实现于存储器302内,或是存储器装置300的其他任一虚拟层当中。
在静态类SLC设计中,各个页会被静态地编程至一固定位置。如图3所示,存储区块BLC100包括4条字线WL1~WL4,各条字线包括一页的存储单元。其中,此些存储单元可被编程入两页的数据。在此例子中,高位数据页P1~P4是分别被配至字线WL1~WL4,而相应的低位数据页P5~P6亦分别被配至字线WL1~WL4。就逻辑的角度来看,存储区块BLC100中的页P1、P2、P4及P5已经被编程入用户数据;对应地,从实体的角度来看,存储区块BLC100中这四页的数据是分别被编程至字线WL1、WL2及WL4的高位数据页位置、以及字线WL1的低位数据位置。高位数据页P1~P4的有效性信息被记录在有效信息记录单元308当中。在此例子中,包含无效数据(例如过期数据)的高位数据页P1及P4会被标记为无效,而未被写入用户数据的高位数据页P3在对其它页(例如具有较高页编号的页P4)的编程之后同样会被视为无效。这是因为在大多的MLC闪存规格中,存储区块中的页是以页编号顺序依序地被编程。此外,由于目前在存储区块BLC100中最后被写入的页是P5,故页P5的编号(例如“5”)将对应地保存在最后写入页记录表312当中。
为让低位数据页可采用类SLC编程功能进行编程以加快整体编程速度,存储区块(如BLC100)中上半区块中的页(如页P1~P4)是先分别被编程至不同的字线WL1~WL4。之后,再依据页P1~P4的有效性信息,适应性地对存储区块中下半区块中的页(如图3中的页P5~P8)采用类SLC编程操作。
请参考图4(a)至图4(c),其绘示对存储区块以静态类SLC设计进行编程的例子。如图4(a)所示,高位数据页P1、P2、P4是先依序地被编程至位线WL1、WL2及WL4。由于高位数据页P1是被修整功能标记为无效,其对应的低位数据页P5是透过类SLC编程功能而被编程至相同的位线WL1。之后,任何对低位数据页P5的读取要求是由第二类型存储器功能模块306中的类SLC读取功能来负责,以提供相应的读取电压。
接着,如图4(b)所示,若写入要求被派送至存储区块BLC100的低位数据页P6,由于低位数据页P6所对应的高位数据页P2目前包含有效数据,故第一类型存储器功能模块304将服务此要求以对低位数据页P6执行第一类型的编程操作(如典型的编程功能)。然后,如图4(b)和4(c)图所示,若接着有其他的写入要求被派送至低数据位页P7及P8,第二类型存储器功能模块306将分别对页P7、P8执行类SLC编程操作以将页P7编程至字线WL3并将页P8编程至字线WL4。这是因为字线WL3及WL4上的相关高位数据页(页P3及P4)为无效页。
二、动态类SLC设计
由于有效的高位数据页在其对应的低位数据页需要被编程时有可能会变成无效页,在动态类SLC设计中,控制器310会先将低位数据页编程至具有无效高位数据页的字线,以进一步增加对低位数据页使用第二类型编程操作(例如类SLC编程操作)的机会。举例来说,若存储区块中的高位数据页包括一无效的高位数据页以及一有效的高位数据页,在对其它对应有效高位数据页的低位数据页编程之前,控制器310将优先对相应于无效高位数据页的低位数据页执行第二类型编程操作(例如类SLC编程操作)。
图5绘示绘示依据本发明的一实施例的执行动态类SLC设计的存储器装置500。存储器装置500与存储器装置300的主要差别在于,存储器装置500更包括一低位数据页分配表(Low Page Allocation Table,LPAT)514。低数据位页分配表514用以储存存储区块中各低位数据页所对应的字线编号,以支持将低位数据页动态地编程至任意的字线。举例来说,当逻辑上存储区块BLC100的低位数据页P5的数据是被编程至实体上的字线WL1,此时低位数据页分配表514会将对应的字线位置(例如存储区块BLC的字线WL1)填入页P5的字段当中。
请参考图6(a)至图6(c),其绘示对存储区块执行动态类SLC设计的例子。如图6(a)所示,若写入要求被派送至低位数据页P6,此低位数据页P6的数据将会被编程至字线WL3而非字线WL2。这是因为字线WL3的高位数据页尚未被写入数据(即闲置页),故被视为无效页,且字线WL2的高位数据页P2目前包含有效的数据。此时,低位数据页分配表514会把被编程的字线的对应编号“3”储存于低位数据页P6的字段中。
之后,如图6(b)所示,若下一个写入要求数据被派送至低位数据页P7,控制器310将持续搜索包含无效高位数据页的字线。在此例子中,由于字线WL2的高位数据页P2仍然是有效的,且字线WL4的高位数据页P4是无效的,故控制器310将选择字线WL4写入低位数据页P7的数据。
最后,若写入要求数据被派送至存储区块BLC100的低位数据页P8,且字线WL2的高位数据页P2已经变成无效,控制器310可控制第二类型存储器功能模块306以类SLC编程功能对低位数据页P8进行编程;反之,若字线WL2的高位数据页P2仍为有效,控制器310可控制第一类型存储器功能模块304以典型或默认的编程功能对低位数据页P8进行编程。
在一实施例中,控制器310可通过安排对高位数据页写入的内容,以增加高位数据页变为无效页的可能性,藉此提升对低位数据页使用类SLC功能(例如类SLC编程)的机会。举例来说,在对高位数据页写入其他数据(例如更新频率较低的冷数据(Cold Data))前,控制器310可优先将热数据(即具有较高更新频率的数据)写入高位数据页,使得编程后的高位数据页容易成为无效页,藉此提升对低位数据页使用类SLC功能的机会。
综上所述,本发明所提供的存储器的操作方法及相关的存储器装置可在字线上的高位数据页数据为无效时,以第二类型编程操作对相同字线上的低位数据页进行编程,藉此提升整体的编程速度及效率。此外,本发明更可透过优先将低位数据页编程至包含无效高位页数据或尚未写入用户数据的字线,或是优先将热数据编程至高位数据页,藉此提高使用第二类型编程操作的机会。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视随附的权利要求范围所界定的为准。
Claims (16)
1.一种针对一存储器的操作方法,该存储器包括至少一存储区块,该至少一存储区块包括多个第一页以及对应于这些第一页的多个第二页,该操作方法包括:
依据这些第一页的有效性信息,判断这些第一页中的一目标第一页是否为有效,其中该目标第一页是对应这些第二页中的一目标第二页;
若该目标第一页为有效,对该目标第二页进行一第一类型编程操作;以及
若该目标第一页为无效,对该目标第二页进行一第二类型编程操作;
其中,在对这些第一页写入一第一数据前,对这些第一页优先写入一第二数据,该第二数据的更新频率大于该第一数据的更新频率。
2.根据权利要求1所述的操作方法,更包括:
在这些第一页被编程至不同条字线后,对这些第二页进行编程。
3.根据权利要求1所述的操作方法,更包括:
依照一第一预定顺序对这些第一页进行编程;
在完成对这些第一页的编程后,依照一第二预定顺序对这些第二页进行编程。
4.根据权利要求1所述的操作方法,更包括:
当这些第一页包括一无效第一页以及一有效第一页,在对这些第二页中对应该有效第一页执行编程前,优先对这些第二页中对应该无效第一页编程。
5.根据权利要求1所述的操作方法,更包括:
透过一低位数据页分配表,记录这些第二页所对应的字线编号。
6.根据权利要求1所述的操作方法,更包括:
先将一第一数据写入这些第一页,再将一第二数据写入这些第一页的剩余空间;
其中,该第一数据的更新频率大于该第二数据的更新频率。
7.根据权利要求1所述的操作方法,更包括:
当该目标第一页未被编程入数据,设定该目标第一页为无效。
8.一种针对一存储器的操作方法,该存储器包括一存储区块,该一存储区块包括一第一子区块以及一第二子区块,该第一子区块包括多个第一页,该第二子区块包括分别对应于这些第一页的多个第二页,该操作方法包括:
依据这些第一页的有效性信息,判断这些第一页中的一目标第一页是否为有效,其中该目标第一页是对应这些第二页中的一目标第二页;
若该目标第一页为无效,对该目标第二页进行一类单阶存储单元编程操作;
其中,在对这些第一页写入一第一数据前,对这些第一页优先写入一第二数据,该第二数据的更新频率大于该第一数据的更新频率。
9.根据权利要求8所述的操作方法,更包括:
在编程该第二子区块之前,先编程该第一子区块。
10.根据权利要求8所述的操作方法,更包括:
依照一第一预定顺序对该第一子区块中的这些第一页进行编程;以及
接着,依照一第二预定顺序对该第二子区块中的这些第二页进行编程。
11.根据权利要求8所述的操作方法,更包括:
当这些第一页包括一无效第一页以及一有效第一页,在对这些第二页中对应该有效第一页执行编程前,优先对这些第二页中对应该无效第一页编程。
12.根据权利要求8所述的操作方法,更包括:
当该目标第一页未被编程入数据,设定该目标第一页为无效。
13.一种存储器装置,包括:
一存储器,包括多个存储区块,各存储区块包括多个第一页以及对应于这些第一页的多个第二页;
一第一类型存储器功能模块,对这些存储区块进行一第一类型编程操作;
一第二类型存储器功能模块,对这些存储区块进行一第二类型编程操作;
一有效信息记录单元,用以记录这些第一页的有效性信息;以及
一控制器,依据该有效信息记录单元所记录的该有效性信息,控制该第一类型存储器功能模块以及该第二类型存储器功能模块,以选择性地对这些第二页执行一第一类型编程操作或一第二类型编程操作;
其中,该控制器在对这些第一页写入一第一数据前,对这些第一页优先写入一第二数据,该第二数据的更新频率大于该第一数据的更新频率。
14.根据权利要求13所述的存储器装置,其中该控制器依据该有效性信息判断这些第一页中的一目标第一页是否为有效,其中该目标第一页是对应这些第二页中的一目标第二页;
若该目标第一页为有效,该控制器控制该第一类型存储器功能模块对该目标第二页进行一第一类型编程操作;以及
若该目标第一页为无效,该控制器控制该第二类型存储器功能模块对该目标第二页进行一第二类型编程操作。
15.根据权利要求13所述的存储器装置,其中这些第一页是依照一第一预定顺序被编程,而在这些第一页完成编程后,这些第二页接着依照一第二预定顺序被编程。
16.根据权利要求13所述的存储器装置,其中若这些第一页包括一无效第一页以及一有效第一页,该控制器在对这些第二页中对应该有效第一页执行编程前,优先对这些第二页中对应该无效第一页编程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510422297.5A CN106356093B (zh) | 2015-07-17 | 2015-07-17 | 存储器的操作方法及应用其的存储器装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510422297.5A CN106356093B (zh) | 2015-07-17 | 2015-07-17 | 存储器的操作方法及应用其的存储器装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106356093A CN106356093A (zh) | 2017-01-25 |
CN106356093B true CN106356093B (zh) | 2019-11-01 |
Family
ID=57842480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510422297.5A Active CN106356093B (zh) | 2015-07-17 | 2015-07-17 | 存储器的操作方法及应用其的存储器装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106356093B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109522237B (zh) * | 2017-09-20 | 2023-12-29 | 旺宏电子股份有限公司 | 存储器的数据管理方法及存储器装置 |
CN109710173B (zh) * | 2017-10-26 | 2021-12-03 | 旺宏电子股份有限公司 | 存储器装置及应用于其上的数据管理方法 |
US11194515B2 (en) * | 2019-09-16 | 2021-12-07 | Macronix International Co., Ltd. | Memory system, method of operating memory, and non-transitory computer readable storage medium |
TWI747532B (zh) * | 2020-05-27 | 2021-11-21 | 旺宏電子股份有限公司 | 記憶體裝置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101510442A (zh) * | 2008-02-14 | 2009-08-19 | 旺宏电子股份有限公司 | 存储器阵列的操作方法 |
TWI457937B (zh) * | 2009-06-30 | 2014-10-21 | Mediatek Inc | 固態磁碟驅動和管理記憶體裝置之方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI375962B (en) * | 2008-06-09 | 2012-11-01 | Phison Electronics Corp | Data writing method for flash memory and storage system and controller using the same |
-
2015
- 2015-07-17 CN CN201510422297.5A patent/CN106356093B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101510442A (zh) * | 2008-02-14 | 2009-08-19 | 旺宏电子股份有限公司 | 存储器阵列的操作方法 |
TWI457937B (zh) * | 2009-06-30 | 2014-10-21 | Mediatek Inc | 固態磁碟驅動和管理記憶體裝置之方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106356093A (zh) | 2017-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9727271B2 (en) | Data storage device and flash memory control method | |
US9761321B2 (en) | Storage device and operating method of storage device | |
KR102290448B1 (ko) | 불휘발성 메모리 및 불휘발성 메모리의 동작 방법 | |
US8966163B2 (en) | Non-volatile memory device and method for programming the same | |
KR102387960B1 (ko) | 컨트롤러 및 그것의 동작 방법 | |
KR100823170B1 (ko) | 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드 | |
KR102451154B1 (ko) | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법 | |
US10706938B2 (en) | Storage device and operating method for applying a program voltage to erased word line to close open memory block | |
CN106356093B (zh) | 存储器的操作方法及应用其的存储器装置 | |
US20170364265A1 (en) | Data storage device and data maintenance method thereof | |
CN101641679A (zh) | 用于系统管理的多级单元选择的多程序 | |
CN107608628A (zh) | 闪存控制器 | |
US9312024B2 (en) | Flash memory device having efficient refresh operation | |
US9342401B2 (en) | Selective in-situ retouching of data in nonvolatile memory | |
CN104850514A (zh) | 存取闪存的方法及相关的控制器与记忆装置 | |
CN102792381A (zh) | 用于多电平存储器单元(mlc)快闪存储器的防数据破坏的保护 | |
CN112420109A (zh) | 非易失性存储器设备和存储系统 | |
CN106856102B (zh) | 一种Nand Flash的编程方法 | |
CN111564171B (zh) | 非易失性存储器设备、包括其的存储设备及其操作方法 | |
TWI578320B (zh) | 記憶體的操作方法及應用其之記憶體裝置 | |
EP3783614A1 (en) | Nonvolatile memory device including a fast read page and a storage device including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |